JP3216638B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JP3216638B2
JP3216638B2 JP27420599A JP27420599A JP3216638B2 JP 3216638 B2 JP3216638 B2 JP 3216638B2 JP 27420599 A JP27420599 A JP 27420599A JP 27420599 A JP27420599 A JP 27420599A JP 3216638 B2 JP3216638 B2 JP 3216638B2
Authority
JP
Japan
Prior art keywords
internal connection
electrode
connection electrode
electronic component
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27420599A
Other languages
English (en)
Other versions
JP2001102403A (ja
Inventor
弘三 村上
邦博 藤井
聡 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17538511&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3216638(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP27420599A priority Critical patent/JP3216638B2/ja
Priority to US09/856,822 priority patent/US6804103B1/en
Priority to PCT/JP2000/006646 priority patent/WO2001024252A1/ja
Priority to CNB008020698A priority patent/CN1168126C/zh
Priority to EP00962870A priority patent/EP1143504A4/en
Priority to CNB2004100563898A priority patent/CN100392835C/zh
Priority to KR10-2001-7006636A priority patent/KR100397003B1/ko
Publication of JP2001102403A publication Critical patent/JP2001102403A/ja
Publication of JP3216638B2 publication Critical patent/JP3216638B2/ja
Application granted granted Critical
Priority to US10/932,893 priority patent/US7345362B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は例えば弾性表面波デ
バイスなどパッケージ内に素子を収納した電子部品に関
するものである。
【０００２】
【従来の技術】図５は従来の弾性表面波デバイスの上面
図、図６は同断面図である。
【０００３】内側壁の段差の上面に複数の内部接続電極
１０２を形成したパッケージ１００の内部底面の全体に
シールド電極１０１上に接着層１０５によりＳＡＷ素子
１０３を固定し、ＳＡＷ素子１０３の電極と内部接続電
極１０２とをワイヤ１０４で電気的に接続し、パッケー
ジ１００の上端面に設けたシームリング１０７にリッド
１０６を溶接して構成されていた。
【０００４】
【発明が解決しようとする課題】この構成によると、シ
ールド電極１０１と内部接続電極１０２とが同じ金属で
形成されているため、パッケージ１００を上面から見た
ときにシールド電極１０１と内部接続電極１０２との境
界の認識が難しく、内部接続電極１０２のワイヤ１０４
との接続位置を精度良く決定するのが困難であった。
【０００５】そこで本発明は、内部接続電極のワイヤと
の接続位置を精度よく決定することのできる電子部品を
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の電子部品は、内側壁に段差を有するパッケー
ジと、前記内側壁段差の上端面に設けた複数の内部接続
電極と、前記パッケージの内部底面に設けたシールド電
極と、このシールド電極上に設置した素子と、この素子
と前記内部接続電極とを接続するワイヤを備え、前記内
部接続電極とシールド電極とは同系色であり、上面から
見たときに前記内部接続電極と前記素子の接続電極との
間に少なくとも二個のシールド電極非形成部が存在する
ものである。この構成とすることにより、内部接続電極
の一辺とシールド電極非形成部の一辺との交点を少なく
とも二点検出し、この二点とパッケージ寸法から内部接
続電極とワイヤとの接続位置を精度良く決定することが
できる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、内側壁に段差を有するパッケージと、前記内側壁段
差の上端面に設けた複数の内部接続電極と、前記パッケ
ージの内部底面に設けたシールド電極と、このシールド
電極上に設置した素子と、この素子と前記内部接続電極
とを接続するワイヤを備え、前記内部接続電極とシール
ド電極とは同系色であり、上面から見たときに前記内部
接続電極と前記素子の接続電極との間に少なくとも二個
のシールド電極非形成部が存在する電子部品であり、内
部接続電極とワイヤとの接続位置を精度良く決定するこ
とができる。
【０００８】請求項２に記載の発明は、シールド電極非
形成部は、パッケージの内部底面の前記内部接続電極側
端部に存在し、かつ前記シールド電極非形成部と前記内
部接続電極はいずれも略長方形あるいは略正方形であ
り、その各辺が前記パッケージの各辺に平行とした請求
項１に記載の電子部品であり、より高精度に内部接続電
極とワイヤとの接続位置を決定することができる。
【０００９】請求項３に記載の発明は、内部接続電極を
対向する内側壁の段差の上端面に設けるとともに、シー
ルド電極非形成部を素子の両側に表出するように設けた
請求項１に記載の電子部品であり、高精度に内部接続電
極とワイヤとの接続位置を決定することができる。
【００１０】請求項４に記載の発明は、パッケージの内
側壁の段差の開口部より内部底面側を広くした請求項１
に記載の電子部品であり、より高精度に内部接続電極と
ワイヤとの接続位置を決定することができる。
【００１１】請求項５に記載の発明は、内部接続電極と
素子の上面が略同一平面上に存在する請求項１に記載の
電子部品であり、より高精度に内部接続電極とワイヤと
の接続位置を決定することができる。
【００１２】請求項６に記載の発明は、内部接続電極と
素子間方向のシールド電極非形成部の長さを前記内部接
続電極と前記シールド電極非形成部との境界を画像認識
するレンズのピントずれの幅よりも長くした請求項１に
記載の電子部品であり、内部接続電極の一辺とシールド
電極非形成部との一辺の交点を確実に認識することがで
きる。
【００１３】請求項７に記載の発明は、シールド電極非
形成部の内部接続電極側の長さは、内部接続電極間の長
さよりも長くした請求項１に記載の電子部品であり、シ
ールド電極非形成部に位置ずれが生じたとしても、内部
接続電極の端部をシールド電極非形成部と対向させるこ
とができ、内部接続電極の一辺とシールド電極非形成部
の一辺との交点を確実に認識することができる。
【００１４】請求項８に記載の発明は、内側壁に段差
と、この段差の上端面に複数の内部接続電極と、内部底
面に前記内部接続電極と同系色のシールド電極と、前記
内部底面の前記内部接続電極側端部にシールド電極非形
成部を有するパッケージの前記シールド電極上に素子を
実装する第１の工程と、次に前記素子と前記内部接続電
極とを接続するワイヤの接続位置を決定する第２の工程
と、次いで前記素子と前記内部接続電極とを前記ワイヤ
で接続する第３の工程と、その後前記パッケージをリッ
ドで封止する第４の工程とを備え、前記内部接続電極及
び前記シールド電極非形成部の各辺は前記パッケージの
各辺に平行であり、前記第２の工程における接続位置の
決定は、前記内部接続電極の一辺と前記シールド電極非
形成部の一辺の交点を少なくとも二点検出し、この二点
と前記パッケージ寸法から行うものである電子部品の製
造方法であり、内部接続電極とワイヤとの接続位置を精
度よく決定することができる。
【００１５】請求項９に記載の発明は、内部接続電極を
対向する内側壁の段差の上端面に設けるとともに、シー
ルド電極非形成部を素子の両側に表出するように設けた
請求項８に記載の電子部品の製造方法であり、より高精
度に内部接続電極とワイヤとの接続位置を決定すること
ができる。
【００１６】請求項１０に記載の発明は、パッケージは
段差の開口部より内部底面側を広いものを用いる請求項
８に記載の電子部品の製造方法であり、高精度に素子を
実装することができると共に、より高精度に内部接続電
極とワイヤとの接続位置を決定することができる。
【００１７】請求項１１に記載の発明は、内部接続電極
と素子の上面が略同一平面上に存在するようなパッケー
ジを用いる請求項８に記載の電子部品の製造方法であ
り、画像認識する際、内部接続電極と素子の両方に焦点
を合わせることができるので、より高精度に内部接続電
極とワイヤとの接続位置を決定することができる。 請求
項１２に記載の発明は、内部接続電極と素子間方向のシ
ールド電極非形成部の長さを前記内部接続電極と前記シ
ールド電極非形成部との境界を画像認識するレンズのピ
ントずれの幅よりも長くする請求項８に記載の電子部品
の製造方法であり、内部接続電極の一辺とシールド電極
非形成部との一辺の交点を確実に認識することができ
る。 請求項１３に記載の発明は、シールド電極非形成部
の内部接続電極側の長さは、内部接続電極間の長さより
も長くした請求項８に記載の電子部品の製造方法であ
り、シールド電極非形成部に位置ずれが生じたとして
も、内部接続電極の端部をシールド電極非形成部と対向
させることができ、内部接続電極の一辺とシールド電極
非形成部との一辺の交点を確実に認識することができ
る。
【００１８】以下、本発明の一実施の形態について図面
を参照しながらＳＡＷデバイスを例に説明する。
【００１９】（実施の形態１）図１は本発明の実施の形
態１、２のＳＡＷデバイスの上面図、図２は図１のＡ−
Ｂ断面図である。
【００２０】１０はセラミック基板、１１は第１のセラ
ミック枠体、１２は第２のセラミック枠体でこのセラミ
ック基板１０と第１のセラミック枠体１１と第２のセラ
ミック枠体１２で内側壁に段差２２を有したパッケージ
１３を構成している。また１４は第１のセラミック枠体
１１の上面および第１のセラミック枠体１１とセラミッ
ク基板１０の外側面、さらにセラミック基板１０の底面
の一部に形成した内部接続電極、１５はパッケージ１３
の内底面に形成したシールド電極、１６はシールド電極
１５上に設けた接着層、１７はＳＡＷ素子、１８ａ，１
８ｂはシールド電極非形成部、１９はワイヤ、２０はシ
ームリング、２１はリッドである。
【００２１】まず、セラミック基板１０の表面、裏面お
よび側面に形成しようとするシールド電極１５及び内部
接続電極１４と同じ形状のメッキ下地層を形成する。
【００２２】次に、このセラミック基板１０上に第１の
セラミック枠体１１を配置する。この第１のセラミック
枠体１１の表面及び外側面にも形成しようとする内部接
続電極１４と同じ形状のメッキ下地層を形成する。
【００２３】次いで、この第１のセラミック枠体１１と
外周形状が同じで幅が第１のセラミック枠体１１よりも
小さい第２のセラミック枠体１２を第１のセラミック枠
体１１の上に配置して内側壁に段差２２を有する構成と
して焼成し、セラミック基板１０と第１及び第２のセラ
ミック枠体１１，１２を一体化させてパッケージ１３を
作製する。この第２のセラミック枠体１２の上面にもメ
ッキ下地層を形成している。
【００２４】ここでセラミック基板１０、第１のセラミ
ック枠体１１、第２のセラミック枠体１２はすべて酸化
アルミニウムを主成分とし、メッキ下地層はタングステ
ンを主成分とするものである。
【００２５】その後、パッケージ１３のメッキ下地層上
にニッケルメッキを行い、パッケージ１３の第２のセラ
ミック枠体１２の上端面部分に銀ろうを用いてパッケー
ジ１３と同じか同等の熱膨張係数を有するシームリング
２０を設ける。
【００２６】次に再びニッケルメッキを行った後金メッ
キを行い、内部接続電極１４及びシールド電極１５を形
成する。
【００２７】図１を見るとわかるように、内部接続電極
１４はパッケージ１３の内側壁の段差２２の上端面（第
１のセラミック枠体１１の上端面）にそれぞれ複数個、
内周端部に至るように形成され、その各辺はパッケージ
１３の各辺（第１のセラミック枠体１１の各辺）に平行
である。すなわち内部接続電極１４は略長方形あるいは
正方形である。
【００２８】また、パッケージ１３の内部底面のシール
ド電極非形成部１８ａ，１８ｂの各辺はパッケージ１３
の各辺に平行で、第１のセラミック枠体１１の内周下端
部に至るように設けてある。すなわちシールド電極非形
成部１８ａ，１８ｂも略長方形あるいは正方形であり、
内部接続電極１４とシールド電極非形成部１８ａ，１８
ｂは略直交して形成されたことになる。
【００２９】更にシールド電極非形成部１８ａ，１８ｂ
の第１のセラミック枠体１１の内周下端部の一辺と内部
接続電極１４の一辺が直交するように、パッケージ１３
を上面から見たときに内部接続電極１４のパッケージ１
３の内周側端部とシールド電極非形成部１８ａ，１８ｂ
とを対応させて、かつＳＡＷ素子１７の両側に表出する
シールド電極１５に一つずつシールド電極非形成部１８
ａ，１８ｂを形成している。
【００３０】一方、圧電基板上に入、出力用の櫛形電
極、この櫛形電極の両側に反射器及び櫛形電極に電気的
に接続された接続電極を複数形成してＳＡＷ素子１７を
得る。
【００３１】次にパッケージ１３の内部底面のシールド
電極１５上にＳＡＷ素子１７を接着層１６を介して固定
する。この時、内部接続電極１４とＳＡＷ素子１７の接
続電極とは略同一面上に存在している。また上面から見
たときに内部接続電極１４とＳＡＷ素子１７の接続電極
の間にシールド電極非形成部１８ａ，１８ｂが存在して
いる。
【００３２】次いでパッケージ１３を上面から画像認識
し、パッケージ１３の相対向する側壁上端面それぞれに
おいてシールド電極非形成部１８ａ，１８ｂの第１のセ
ラミック枠体１１の内周下端部の一辺と内部接続電極１
４の一辺の直交点を検出し、この二点を結ぶ直線の中点
を基準とし、パッケージ１３の各種寸法とから内部接続
電極１４とワイヤ１９との接続部を決定する。
【００３３】また、ＳＡＷ素子１７の表面に設けた櫛形
電極、接続電極などの電極パターンの認識を行い、この
接続電極とワイヤ１９とを接続する位置も決定する。
【００３４】その後ワイヤ１９の一端を内部接続電極１
４と、他端をＳＡＷ素子１７の接続電極と電気的に接続
する。
【００３５】次いで、リッド２１をパッケージ１３の上
端面に設けたシームリング２０に溶接することにより、
ＳＡＷ素子１７をパッケージ１３内に封止する。
【００３６】（実施の形態２）まず、実施の形態１と同
様の内部接続電極１４及びシールド電極１５を有するパ
ッケージ１３及びＳＡＷ素子１７を形成する。
【００３７】次に、パッケージ１３のシールド電極１５
上に接着層１６を介してＳＡＷ素子１７を実装する。
【００３８】次にパッケージ１３を上面から画像認識
し、パッケージ１３の相対向する側壁上端面それぞれに
おいてシールド電極非形成部１８ａ，１８ｂの第１のセ
ラミック枠体１１の内周下端部の一辺と内部接続電極１
４の一辺の直交点を検出し、この二点を結ぶ直線の中点
を基準とし、パッケージ１３の各種寸法とからＳＡＷ素
子１７の実装位置を決定する。
【００３９】その後、パッケージ１３のシールド電極１
５上に接着層１６を介してＳＡＷ素子１７を実装する。
【００４０】次いでＳＡＷ素子１７の接続電極と内部接
続電極１４とをワイヤ１９で接続後、パッケージ１３の
上端面に設けたシームリング２０にリッド２１を溶接し
てＳＡＷ素子１７をパッケージ１３内に封止する。
【００４１】（実施の形態３）図３は本発明の実施の形
態３におけるパッケージの上面図であり、図１と同番号
を付している部分については、実施の形態１で説明した
通りであるので説明を省略する。
【００４２】以下に実施の形態１と異なる点についての
み説明する。
【００４３】実施の形態１ではパッケージ１３を上面か
ら見たときに、シールド電極非形成部１８ａ，１８ｂと
内部接続電極１４の第１のセラミック枠体１１の内周側
端部とを対応させているが、本実施の形態においては、
シールド電極非形成部１８ａ，１８ｂと内部接続電極１
４の第１のセラミック枠体１１の内周側端部とを離して
形成している。
【００４４】従って、パッケージ１３を上面から画像認
識する際、パッケージ１３の相対向する側壁上端面それ
ぞれにおいてシールド電極非形成部１８ａ，１８ｂの第
１のセラミック枠体１１の内周下端部の一辺の延長線と
内部接続電極１４の一辺の延長線の交点を検出し、この
二点を結ぶ直線の中点を基準とし、パッケージ１３の各
種寸法とから内部接続電極１４とワイヤ１９との接続部
を決定する。
【００４５】（実施の形態４）図３は本発明の実施の形
態４におけるパッケージの上面図であり、図１と同番号
を付している部分については、実施の形態１、２で説明
した通りであるので説明を省略する。
【００４６】以下に実施の形態１、２と異なる点につい
てのみ説明する。
【００４７】実施の形態１、２ではパッケージ１３を上
面から見たときに、シールド電極非形成部１８ａ，１８
ｂと内部接続電極１４の第１のセラミック枠体１１の内
周側端部とを対応させているが、本実施の形態４におい
ても実施の形態３と同様に、シールド電極非形成部１８
ａ，１８ｂと内部接続電極１４の第１のセラミック枠体
１１の内周側端部とを離して形成している。
【００４８】従って、パッケージ１３を上面から画像認
識し、パッケージ１３の相対向する側壁上端面それぞれ
においてシールド電極非形成部１８ａ，１８ｂの第１の
セラミック枠体１１の内周下端部の一辺の延長線と内部
接続電極１４の一辺の延長線の直交点を検出し、この二
点を結ぶ直線の中点を基準とし、パッケージ１３の各種
寸法とからＳＡＷ素子１７の実装位置を決定する。
【００４９】（実施の形態５）図４は本発明の実施の形
態５におけるＳＡＷデバイスの断面図であり、図１と同
番号を付している部分については、実施の形態１で説明
した通りであるので説明を省略する。
【００５０】以下に実施の形態１と異なる点についての
み説明する。
【００５１】実施の形態１においては第１のセラミック
枠体１１において内周側面と上端面とのなす角は直角で
あるが、本実施の形態５においては第１のセラミック枠
体１１ａにおいて内周側面と上端面とのなす角が鋭角と
なるようにしている。これで、第１のセラミック枠体１
１ａの上面の段差部の開口よりパッケージ１３の内底面
側を広く構成したことになる。
【００５２】第１のセラミック枠体１１ａは、セラミッ
クシートを所望の形状に打ち抜くことにより形成する。
従って、必ず内周側面はテーパー状となる。仮に内周側
面と上端面とのなす角が鋭角の場合、パッケージ１３を
上面から画像認識したとき、シールド電極非形成部１８
ａ，１８ｂの第１のセラミック枠体１１ａの内周下端部
の一辺あるいはその延長線と内部接続電極１４の一辺あ
るいはその延長線の直交点を精度良く検知することがで
きる。
【００５３】このことは実施の形態２から実施の形態４
のＳＡＷデバイスについても同様のことが言える。
【００５４】以下に、本発明のポイントについて説明す
る。
【００５５】（１）実施の形態１、３においては、シー
ルド電極非形成部１８ａ，１８ｂの第１のセラミック枠
体１１の内周下端部の一辺あるいはその延長線と内部接
続電極１４の一辺あるいはその延長線の直交点を画像認
識し、ＳＡＷ素子１７の接続電極と内部接続電極１４と
をワイヤ１９で確実に接続する場合について説明した。
【００５６】また、実施の形態２、４においては、ＳＡ
Ｗ素子１７をパッケージ１３内に実装する前に、シール
ド電極非形成部１８ａ，１８ｂの第１のセラミック枠体
１１の内周下端部の一辺あるいはその延長線と内部接続
電極１４の一辺あるいはその延長線の直交点を画像認識
し、ＳＡＷ素子１７の実装位置を決定する場合について
説明した。
【００５７】このようにシールド電極非形成部１８ａ，
１８ｂを内部接続電極１４と略直交するように形成する
ことにより、ＳＡＷ素子１７の実装位置や内部接続電極
１４とワイヤ１９の接続位置を特定することができる。
もちろん一つのＳＡＷデバイスを製造する際に、ＳＡＷ
素子１７の実装位置と内部接続電極１４とワイヤ１９と
の接続位置を特定するために二度画像認識を行っても構
わない。
【００５８】（２）実施の形態１、３のように、内部接
続電極１４とワイヤ１９の接続位置を特定するために画
像認識を行う場合、シールド電極非形成部１８ａ，１８
ｂの幅は画像認識を行うレンズのピントずれの幅よりも
広くすることにより、誤認識を防止することができる。
【００５９】（３）ＳＡＷ素子１７の上面と内部接続電
極１４とを略同一面上に存在するようにすることによ
り、画像認識の際、焦点がＳＡＷ素子１７の内部接続電
極１４の両方に合うこととなり、シールド電極非形成部
１８ａ，１８ｂの第１のセラミック枠体１１ａの内周下
端部の一辺あるいはその延長線と内部接続電極１４の一
辺あるいはその延長線の直交点と、ＳＡＷ素子１７の接
続電極や櫛形電極などの電極パターンの認識を同時に行
うことができる。
【００６０】（４）実施の形態１、２においては、シー
ルド電極非形成部１８ａ，１８ｂの内部接続電極１４の
側端部に接する一辺と、内部接続電極１４のパッケージ
１３の内周側端部に接する一辺の交点を検出するので、
パッケージ１３の内周端部と内部底面端部との境界を確
実に認識できる。一方、実施の形態３、４においてはシ
ールド電極非形成部１８ａ，１８ｂの第１のセラミック
枠体１１ａの内周下端部の一辺と内部接続電極１４の一
辺の直交点を検出するため、例えばパッケージ１３の形
状精度にばらつきがある場合は、実施の形態１、２と比
較するとその位置認識精度は劣ることとなる。
【００６１】従って、実施の形態１、２のようにパッケ
ージ１３を上面から見たときに、シールド電極非形成部
１８ａ，１８ｂと内部接続電極１４の第１のセラミック
枠体１１の内周側端部とが対応するように、シールド電
極非形成部１８ａ，１８ｂを形成することが望ましい。
またシールド電極非形成部１８ａ，１８ｂを形成する際
多少の位置ずれが生じても影響のないように、同一面上
の内部接続電極１４間の距離よりも、シールド電極非形
成部１８ａ，１８ｂの内部接続電極１４の側端部の辺の
距離を長くしておくことが望ましい。
【００６２】（５）上記各実施の形態においては、シー
ルド電極非形成部１８ａ，１８ｂをパッケージ１３の段
差２２に設けた内部接続電極１４側の両端部に設けてい
る。一方の内部接続電極１４側にシールド電極非形成部
１８ａ，１８ｂを二つ設けて、シールド電極非形成部１
８ａ，１８ｂの第１のセラミック枠体１１ａの内周下端
部の一辺あるいはその延長線と内部接続電極１４の一辺
あるいはその延長線の直交点を認識し、位置決めを行う
ことができるが、より精度良く認識するためには、シー
ルド電極非形成部１８ａ，１８ｂをパッケージ１３の底
部のＳＡＷ素子１７の両側に表出するシールド電極１５
に、両者の距離ができるだけ長くなるように形成するこ
とが望ましい。
【００６３】（６）シールド電極１５と内部接続電極１
４とを同じ材料を用いて形成していたため、従来パッケ
ージ１３を上面から見た場合、パッケージ１３の内周端
部と内部底面端部との境界認識が非常に困難であった。
従ってＳＡＷ素子１７の実装精度を悪化させないよう
に、パッケージ１３の内部を必要以上に大きくしてＳＡ
Ｗ素子１７を実装していた。しかしながら本発明におい
ては、パッケージ１３の内周端部と底面端部との境界認
識ができ、ＳＡＷ素子１７の実装位置を決定できるの
で、パッケージ１３の内部の大きさをＳＡＷ素子１７を
実装できる必要最小限にすることができる。従って、Ｓ
ＡＷデバイスの小型化を行うことができる。
【００６４】（７）シールド電極１５はできるだけ大き
い方がそのシールド効果も大きい。シールド電極非形成
部１８ａ，１８ｂは三つ以上形成しても構わないが、二
つ形成すればＳＡＷ素子１７の実装位置を決定できるの
で、シールド電極非形成部１８ａ，１８ｂの数は二つ、
その大きさは必要最小限とすることが望ましい。
【００６５】（８）上記実施の形態においてはＳＡＷデ
バイスを例に説明したが、パッケージの上端面と底面に
電極を設けて、内部に素子を実装する電子部品において
は同様の効果が得られるものである。
【００６６】
【発明の効果】以上本発明によると、内部接続電極のワ
イヤとの接続位置を精度良く決定できるので素子と内部
接続電極とを確実に接続することができる。
【００６７】また、素子のパッケージへの実装精度も向
上させることができるのでパッケージの内部の大きさを
必要最小限にすることができ、電子部品の小型化を図る
ことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１、２におけるリッドで封
止前のＳＡＷデバイスの上面図
【図２】図１に示すＳＡＷデバイスのＡ−Ｂ断面図
【図３】本発明の実施の形態３、４におけるリッドで封
止前のＳＡＷデバイスの上面図
【図４】本発明の実施の形態５におけるＳＡＷデバイス
の断面図
【図５】従来のＳＡＷデバイスのリッドで封止前の上面
図
【図６】図５に示すＳＡＷデバイスの断面図
【符号の説明】
１０ セラミック基板 １１ 第１のセラミック枠体 １１ａ 第１のセラミック枠体 １２ 第２のセラミック枠体 １３ パッケージ １４ 内部接続電極 １５ シールド電極 １６ 接着層 １７ ＳＡＷ素子 １８ａ シールド電極非形成部 １８ｂ シールド電極非形成部 １９ ワイヤ ２０ シームリング ２１ リッド ２２ 段差
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−42138（ＪＰ，Ａ) 特開 平４−213845（ＪＰ，Ａ) 特開 平６−77265（ＪＰ，Ａ) 特開 昭64−332（ＪＰ，Ａ) 特開 昭57−8737（ＪＰ，Ａ) 実開 平１−123342（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 23/12

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 内側壁に段差を有するパッケージと、前
    記内側壁段差の上端面に設けた複数の内部接続電極と、
    前記パッケージの内部底面に設けたシールド電極と、こ
    のシールド電極上に設置した素子と、この素子と前記内
    部接続電極とを接続するワイヤを備え、前記内部接続電
    極とシールド電極とは同系色であり、上面から見たとき
    に前記内部接続電極と前記素子の接続電極との間に少な
    くとも二個のシールド電極非形成部が存在する電子部
    品。
  2. 【請求項２】 シールド電極非形成部は、パッケージの
    内部底面の前記内部接続電極側端部に存在し、かつ前記
    シールド電極非形成部と前記内部接続電極はいずれも略
    長方形あるいは略正方形であり、その各辺が前記パッケ
    ージの各辺に平行とした請求項１に記載の電子部品。
  3. 【請求項３】 内部接続電極を対向する内側壁の段差の
    上端面に設けるとともに、シールド電極非形成部を素子
    の両側に表出するように設けた請求項１に記載の電子部
    品。
  4. 【請求項４】 パッケージの内側壁の段差の開口部より
    内部底面側を広くした請求項１に記載の電子部品。
  5. 【請求項５】 内部接続電極と素子の上面が略同一平面
    上に存在する請求項１に記載の電子部品。
  6. 【請求項６】 内部接続電極と素子間方向のシールド電
    極非形成部の長さを前記内部接続電極と前記シールド電
    極非形成部との境界を画像認識するレンズのピントずれ
    の幅よりも長くした請求項１に記載の電子部品。
  7. 【請求項７】 シールド電極非形成部の内部接続電極側
    の長さは、内部接続電極間の長さよりも長くした請求項
    １に記載の電子部品。
  8. 【請求項８】 内側壁に段差と、この段差の上端面に複
    数の内部接続電極と、内部底面に前記内部接続電極と同
    系色のシールド電極と、前記内部底面の前記内部接続電
    極側端部にシールド電極非形成部を有するパッケージの
    前記シールド電極上に素子を実装する第１の工程と、次
    に前記素子と前記内部接続電極とを接続するワイヤの接
    続位置を決定する第２の工程と、次いで前記素子と前記
    内部接続電極とを前記ワイヤで接続する第３の工程と、
    その後前記パッケージをリッドで 封止する第４の工程と
    を備え、前記内部接続電極及び前記シールド電極非形成
    部の各辺は前記パッケージの各辺に平行であり、前記第
    ２の工程における接続位置の決定は、前記内部接続電極
    の一辺と前記シールド電極非形成部の一辺の交点を少な
    くとも二点検出し、この二点と前記パッケージ寸法から
    行うものである電子部品の製造方法。
  9. 【請求項９】 内部接続電極を対向する内側壁の段差の
    上端面に設けるとともに、シールド電極非形成部を素子
    の両側に表出するように設けた請求項に８記載の電子部
    品の製造方法。
  10. 【請求項１０】 パッケージは段差の開口部より内部底
    面側を広いものを用いる請求項８に記載の電子部品の製
    造方法。
  11. 【請求項１１】 内部接続電極と素子の上面が略同一平
    面上に存在するようなパッケージを用いる請求項８に記
    載の電子部品の製造方法。
  12. 【請求項１２】 内部接続電極と素子間方向のシールド
    電極非形成部の長さを前記内部接続電極と前記シールド
    電極非形成部との境界を画像認識するレンズのピントず
    れの幅よりも長くする請求項８に記載の電子部品の製造
    方法。
  13. 【請求項１３】 シールド電極非形成部の内部接続電極
    側の長さは、内部接続電極間の長さよりも長くした請求
    項８に記載の電子部品の製造方法。
JP27420599A 1999-09-28 1999-09-28 電子部品及びその製造方法 Expired - Fee Related JP3216638B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP27420599A JP3216638B2 (ja) 1999-09-28 1999-09-28 電子部品及びその製造方法
EP00962870A EP1143504A4 (en) 1999-09-28 2000-09-27 ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2000/006646 WO2001024252A1 (en) 1999-09-28 2000-09-27 Electronic device and method of manufacture thereof
CNB008020698A CN1168126C (zh) 1999-09-28 2000-09-27 电子部件及其制造方法
US09/856,822 US6804103B1 (en) 1999-09-28 2000-09-27 Electronic component and method for manufacturing the same
CNB2004100563898A CN100392835C (zh) 1999-09-28 2000-09-27 电子部件及其制造方法
KR10-2001-7006636A KR100397003B1 (ko) 1999-09-28 2000-09-27 전자 부품 및 그 제조 방법
US10/932,893 US7345362B2 (en) 1999-09-28 2004-09-02 Electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27420599A JP3216638B2 (ja) 1999-09-28 1999-09-28 電子部品及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000397702A Division JP3438721B2 (ja) 2000-12-27 2000-12-27 電子部品の製造方法
JP2000397701A Division JP3438720B2 (ja) 2000-12-27 2000-12-27 電子部品

Publications (2)

Publication Number Publication Date
JP2001102403A JP2001102403A (ja) 2001-04-13
JP3216638B2 true JP3216638B2 (ja) 2001-10-09

Family

ID=17538511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27420599A Expired - Fee Related JP3216638B2 (ja) 1999-09-28 1999-09-28 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP3216638B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100497A (ja) * 2004-09-29 2006-04-13 Kyocera Corp 電子部品収納用パッケージ及び電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158039A (ja) * 2005-12-06 2007-06-21 Epson Toyocom Corp 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100497A (ja) * 2004-09-29 2006-04-13 Kyocera Corp 電子部品収納用パッケージ及び電子装置

Also Published As

Publication number Publication date
JP2001102403A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
US6303470B1 (en) Semiconductor wafer and method for manufacturing semiconductor devices
US7654139B2 (en) Vibratory gyrosensor having a vibration element provided with terminals
CN113646149B (zh) 氮化物陶瓷基板的制造方法及氮化物陶瓷基材
JP3216638B2 (ja) 電子部品及びその製造方法
JP3301419B2 (ja) 電子部品の製造方法
KR100397003B1 (ko) 전자 부품 및 그 제조 방법
JP3438721B2 (ja) 電子部品の製造方法
JP3438720B2 (ja) 電子部品
JP4436096B2 (ja) 静電容量式センサおよびその製造方法
JP3967788B2 (ja) 静電容量型圧力センサ
JP2007158039A (ja) 電子部品
JPH08293756A (ja) 表面弾性波装置のパッケージ
JP2906756B2 (ja) 電子部品搭載用基板
JPS61255039A (ja) 半導体素子
JP3336834B2 (ja) リードフレーム
JP3032922B2 (ja) リードフレームの製造方法
JP4661568B2 (ja) 電子部品及び電子部品の製造方法
KR0158594B1 (ko) 수율향상을 위한 쏘소자 전극구조
US20020175601A1 (en) Manufacturing method of piezoelectric components
JPH09191222A (ja) 積層電子部品の特性調整方法
JPH0656870B2 (ja) Ｉｃ用リ−ドフレ−ム
JPH07211849A (ja) リードフレーム
JP2006186704A (ja) 弾性表面波装置の製造方法
JPS62245981A (ja) 反射型ホトセンサ及びその製造方法
JP2001223398A (ja) 焦電素子およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees