JP3032922B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP3032922B2
JP3032922B2 JP11632392A JP11632392A JP3032922B2 JP 3032922 B2 JP3032922 B2 JP 3032922B2 JP 11632392 A JP11632392 A JP 11632392A JP 11632392 A JP11632392 A JP 11632392A JP 3032922 B2 JP3032922 B2 JP 3032922B2
Authority
JP
Japan
Prior art keywords
plating
lead
lead frame
area
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11632392A
Other languages
English (en)
Other versions
JPH05315496A (ja
Inventor
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP11632392A priority Critical patent/JP3032922B2/ja
Publication of JPH05315496A publication Critical patent/JPH05315496A/ja
Application granted granted Critical
Publication of JP3032922B2 publication Critical patent/JP3032922B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレームの製造方
法に係り、特にリードフレームの部分めっきにおける位
置決め方法に関する。
【0002】
【従来の技術】ICなどの半導体装置の実装に用いられ
るリ―ドフレ―ムは、図4に1例を示す如く、半導体素
子を搭載するためのダイパッド2と、先端が該ダイパッ
ドをとり囲むように延在せしめられた多数のインナーリ
―ド4と、該インナーリ―ドとほぼ直交する方向に延び
これらインナーリ―ドを一体的に支持するタイバ―7
と、該タイバ―の外側に前記各インナーリ―ドに接続す
るように配設せしめられたアウターリ―ド8とダイパッ
ド2を支持するサポ―トバ―9とから構成されている。
【0003】ところで、インナーリードの先端にはボン
ディング性の向上のために貴金属めっきが施されてい
る。
【0004】通常、このようなリードフレームは、金属
板または金属条材をフォトエッチングまたはプレス打抜
きによりリードおよび素子搭載部を形成した後、所定の
領域に貴金属めっきを施したものが一般的である。
【0005】このような部分めっきを施す際、各リード
間の若干の間隙にめっき液が侵入しリードの両側面にめ
っきもれが生じることがある。これが樹脂と外界との境
界付近に達すると、外界の湿気の影響を受けてリード間
にエレクトロマイグレーションが発生して短絡するとい
う問題がある。
【0006】特に、最近半導体素子の集積度の向上に従
って素子搭載部の大きさも大きくなり、樹脂封止領域の
端部とリード先端部のめっき領域との間隔およびインナ
ーリード間の間隔も狭くなりめっき洩れによる短絡が避
けられない問題となってきている。
【0007】このような問題を解決するため、リードお
よび素子搭載部の形状加工を行う前に、金属条材などの
金属素材上の所要部分に貴金属の部分めっきを施し、し
かる後、プレス加工等によりリードフレームの形状加工
を行うという方法が提案されている。
【0008】
【発明が解決しようとする課題】しかしながら、この方
法では、最終的にリードフレームの形状加工を行わない
ことには、めっき位置が適切かどうかを容易に判断でき
ないという欠点がある。
【0009】このため、リードフレームの形状加工を行
った後、位置ずれがあるか否かを判定して、その判定に
基づきフィードバックを行い、めっきヘッドの位置の再
調整を行うというプロセスをとらねばならないため、め
っき不良が多発するという問題があった。
【0010】本発明は、前記実情に鑑みてなされたもの
で、めっき位置が適切であるか否かを直ちに判定するこ
とができ、位置調整を迅速に行うことのできるリードフ
レームの部分めっきを用いたリードフレームの製造方法
を提供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、金属条材の所定の領域を選択的にめっきし、その後
めっき領域に少なくともインナーリードの先端が含まれ
るようにインナーリードおよびアウタリードの形状加工
を行うことでリードフレームを形成するリードフレーム
の製造方法において、前記所定の領域全体を肉薄化する
ことにより前記めっき領域を形成するための基準領域を
形成する第1の工程と、前記第1の工程により肉薄化さ
れた基準領域に基づきめっきする第2の工程と、前記第
2の工程によりめっきされためっき領域内に少なくとも
インナーリードの先端が含まれるようにインナーリード
を形成する第3の工程とを具備する。
【0012】
【作用】本発明の方法によれば、めっき領域が金属素材
表面の段差で規定されているため、めっき位置の確認が
容易であり、また、めっきを行った直後にめっき位置ず
れがあるか否かを例えば画像処理装置等を用いて自動的
に判定することができる。
【0013】このため、ずれがある場合は即時にずれの
発生を検知し、めっきヘッドの位置調整をすることがで
きる。なお、この基準部が貫通穴ではなく段差で構成さ
れているため検出に際して誤動作を生じることなく、高
精度の位置ずれ検出が可能である。
【0014】また、めっき領域内に少なくともインナー
リードの先端が含まれるようにインナーリードを形成す
るため、高精度の微細パターンを必要とするインナーリ
ード先端領域が肉薄となっており、パターニングが容易
となる。
【0015】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【0016】図1は、本発明実施例のリードフレームの
製造工程を示す図である。
【0017】まず、アロイ42と指称されている42%
ニッケル鋼からなる帯状材料を加工し、選択的にエッチ
ングを行うことにより、めっき許容領域23を肉薄化す
ることにより凹部からなる基準領域24を形成する。
【0018】ここでは図1(a)および(b)に示すよ
うに(図1(b)は図1(a)のA−A断面図)、めっ
き許容領域23全体を肉薄化して基準領域24とし、こ
の基準領域24を基準にしてめっき許容領域23にめっ
きを施して、めっき層を形成する(ステップ102)。
【0019】ここでは、短冊状リードフレーム用のバッ
チ方式あるいは連続体リードフレームの連続方式の部分
めっき法を用い、めっき液としては、銀めっき液(シル
バージェット220:ジャナンロール製)を用いてスポ
ットめっきを行い、ダイパッドおよびインナーリード先
端部に膜厚約3μmの銀めっき層22を形成する。
【0020】このとき、めっき後、二次元の光電変換装
置を用いて金属素材表面からの反射光を検出し、凹凸を
読み取るとともにめっき領域の端縁近傍を読取り(ステ
ップ103)、画像処理装置によって、基準領域24と
端縁とを抽出し(ステップ104)、端縁よりもめっき
領域が内側にあるか否かを判断し(ステップ105)、
めっき位置がめっき許容領域内にあるか否かを判定す
る。
【0021】この判断ステップ105で、そのずれ量は
どの位か、めっき厚、めっきむら、光沢は良好か否か等
についても判断する。そしてめっきがめっき基準領域内
に施されていない場合は、当該金属素材を不良として棄
却するとともに、ただちにめっきヘッドを調整する(ス
テップ106)。
【0022】一方、めっき位置がめっき許容領域内にあ
ると判定された場合は、当該金属素材を次の形状加工工
程に移すと共に、さらにめっきヘッドで次の金属素材の
めっきに入る(ステップ107)。
【0023】このように、本発明の方法によれば、めっ
き許容領域を示すめっき基準領域が設けられており、め
っき後直ちに、画像処理を用いた自動的処理によって極
めて容易にめっき位置が内にあるか否かを判定すること
ができる。
【0024】そして、めっき位置がめっき基準領域内に
ない場合は、ただちにめっきヘッドを調整することによ
り、めっき位置の位置ずれによる不良を最小限度に維持
することができる。
【0025】なお、基準ラインが打ち抜きでなく所定の
領域全体を肉薄化した段差によって構成されているた
め、読取り画像が鮮明であり高精度の読取りが可能とな
る。
【0026】また打ち抜きにより形成される貫通孔の場
合に比べ、本発明では側面への付着がないため、めっき
材料の節減が可能となる上、マイグレーションのおそれ
もない。
【0027】さらにまた、めっき領域が基準ライン内に
入っているか否かを判断するのは必ずしも画像処理に限
定されることなく、目視によって行うようにしてもよ
い。
【0028】そして、図1(c) に示すように、スタン
ピング法により、半導体素子を搭載するためのダイパッ
ド2と、先端が該ダイパッドをとり囲むように延在せし
められた多数のインナーリ―ド4と、該インナーリ―ド
とほぼ直交する方向に延びこれらインナーリ―ドを一体
的に支持するタイバ―7と、該タイバ―の外側に前記各
インナーリ―ドに接続するように配設せしめられたアウ
ターリ―ド8とダイパッド2を支持するサポ―トバ―9
とを含むリードフレームを成型する。
【0029】このようにして形成されたリードフレーム
は、図3に要部拡大図を示すように、インナーリード側
面にめっき層が形成されることなく、膜質が良好でボン
ディング性の良好な銀めっき層を有するリードフレーム
が形成される。
【0030】また、めっき領域22が肉薄化されている
ため、高精度の微細パターンを必要とするインナーリー
ド先端領域が肉薄となっており、パターニングが容易と
なる。
【0031】さらに、このようにして形成されたリード
フレームによれば、高精度に位置決めがなされ、製造歩
留まりが高く、信頼性の高い半導体装置を得ることが可
能となる。
【0032】なお、上記実施例では貴金属めっきとして
銀めっきを用いた場合について説明したが、金めっきを
用いる場合にも適用可能であることはいうまでもない。
【0033】また、リードフレームの形状についても、
ダイパッドを有するリードフレームに限定されることな
く、適宜変形可能である。
【0034】さらに、この肉薄化工程および溝の形成は
エッチングによって行ったが、歪発生のおそれがない場
合はプレスによってもよい。
【0035】また、さらにアウターリードの形成は、所
定の領域全体を肉薄化してめっき領域を形成する前後い
ずれでもよく、さらに、インナーリード形成の前後いず
れでもよい。
【0036】
【発明の効果】以上説明してきたように、本発明の方法
によれば、めっき許容領域に対応して所定の領域全体を
肉薄化した基準領域が形成されているため、位置ずれの
自動検出が容易に可能であり、また、めっきを行った直
後に位置ずれを迅速に修正し、位置ずれ不良の発生を大
幅に低減することができ、歩留まりの大幅な向上を図る
ことができる。加えて、肉薄化しためっき領域内に少な
くともインナーリードの先端が含まれるようにインナー
リードを形成するため、高精度の微細パターンを必要と
するインナーリード先端領域が肉薄となっており、パタ
ーニングが容易となる。
【図面の簡単な説明】
【図1】本発明の実施例のリードフレームを製造する工
程を示す図
【図2】同工程のフローチャート図
【図3】同工程で形成されたリードフレームのインナー
リード先端拡大図
【図4】通常のリードフレームを示す図
【符号の説明】
1 リードフレーム 2 ダイパッド 3 半導体素子 4 インナーリード 5 ボンディングワイヤ 6 樹脂 7 タイバー 8 アウターリード 9 サポートバー 22 めっき層 23 めっき許容領域 24 基準領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】金属条材の所定の領域を選択的にめっき
    し、その後めっき領域に少なくともインナーリードの先
    端が含まれるようにインナーリードおよびアウタリード
    の形状加工を行うことでリードフレームを形成するリー
    ドフレームの製造方法において、 前記所定の領域全体を肉薄化することにより前記めっき
    領域を形成するための基準領域を形成する第1の工程
    と、 前記第1の工程により肉薄化された基準領域に基づきめ
    っきする第2の工程と、 前記第2の工程によりめっきされためっき領域内に少な
    くともインナーリードの先端が含まれるようにインナー
    リードを形成する第3の工程とを具備することを特徴と
    するリードフレームの製造方法。
JP11632392A 1992-05-08 1992-05-08 リードフレームの製造方法 Expired - Fee Related JP3032922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11632392A JP3032922B2 (ja) 1992-05-08 1992-05-08 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11632392A JP3032922B2 (ja) 1992-05-08 1992-05-08 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH05315496A JPH05315496A (ja) 1993-11-26
JP3032922B2 true JP3032922B2 (ja) 2000-04-17

Family

ID=14684139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11632392A Expired - Fee Related JP3032922B2 (ja) 1992-05-08 1992-05-08 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3032922B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009105A (ja) * 2000-06-10 2002-01-11 Amkor Technology Korea Inc パターンの認識方法及びこのためのクランプ

Also Published As

Publication number Publication date
JPH05315496A (ja) 1993-11-26

Similar Documents

Publication Publication Date Title
US5126818A (en) Semiconductor device
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP3032922B2 (ja) リードフレームの製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2661540B2 (ja) 半導体チップ、tabテープ及びインナーリードボンダー並びに半導体装置の製造方法
JPH05114680A (ja) リードフレームの製造方法
JP2918073B2 (ja) リードフレームの製造方法
US6212077B1 (en) Built-in inspection template for a printed circuit
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH03127856A (ja) リードフレームの製造方法
JP2666383B2 (ja) 半導体装置
JPH02210854A (ja) 半導体装置に用いるリードフレームの製造方法
JPH1056118A (ja) リードフレームの製造方法およびそのリードフレーム
JPH04363056A (ja) 集積回路用リードフレーム及びその製造方法
US20020182370A1 (en) Semiconductor packaging part and method producing the same
TW202147537A (zh) 引線框架
JP2717728B2 (ja) リードフレームの製造方法
JPH0141034B2 (ja)
JPH0834275B2 (ja) リードフレームの製造方法
JPH03241767A (ja) リードフレームの製造方法
JPS6143455A (ja) リ−ドフレ−ムの製造方法
JPH0685009A (ja) テ−プキャリアパッケ−ジ用テ−プ
JPH0284758A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110218

LAPS Cancellation because of no payment of annual fees