JP5187299B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5187299B2
JP5187299B2 JP2009253022A JP2009253022A JP5187299B2 JP 5187299 B2 JP5187299 B2 JP 5187299B2 JP 2009253022 A JP2009253022 A JP 2009253022A JP 2009253022 A JP2009253022 A JP 2009253022A JP 5187299 B2 JP5187299 B2 JP 5187299B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
collet
outer peripheral
manufacturing
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009253022A
Other languages
English (en)
Other versions
JP2011100774A (ja
Inventor
幹生 杉木
隆重 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009253022A priority Critical patent/JP5187299B2/ja
Publication of JP2011100774A publication Critical patent/JP2011100774A/ja
Application granted granted Critical
Publication of JP5187299B2 publication Critical patent/JP5187299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Description

本発明は、コレットを用いて半導体チップを基材上に搭載する半導体装置の製造方法に関する。
従来より、この種の製造方法は、板状の半導体チップをその一面側にてコレットに吸着させることによってコレットに半導体チップを保持させ、このコレットによって半導体チップを基材上に搭載するものである。このコレットとしては、一般的には特許文献1に記載されているように、平コレットや角錐コレットが用いられている。
また、角錐コレットを用いた場合に、半導体チップの角部の欠け等を防止する目的で、半導体チップの角部を面取りした方法が提案されている(たとえば特許文献2〜特許文献5参照)。
特開平10−4258号公報 特開昭58−143519号公報 特開昭61−99354号公報 特開昭63−262834号公報 特開平8−148512号公報
ところで、たとえば半導体チップとしてダイアフラムなどの薄膜部を有するセンサ素子などを、基材に搭載する場合、樹脂接着剤など介して半導体チップを基材に固定するため、コレットに保持された半導体チップを基材に加熱・加圧して接着することになる。
このような場合、平コレットを選択すれば、加熱・加圧が可能であるが、半導体チップの表面をコレットで押す形となるため、半導体チップの表面に傷が発生するという問題が生じる。また、平コレットの場合には、横方向すなわち半導体チップの板面と平行な方向において、コレットと半導体チップとの位置合わせが難しいという問題もある。
一方、上記特許文献2〜5等に記載されているように、角部を面取りした半導体チップを角錐コレットで保持する場合、コレットと半導体チップとの間の空間が吸着の圧力によって減圧となり、その減圧を受けて半導体チップがダメージを受ける可能性がある。たとえば、半導体チップがダイアフラムを有する脆弱な構造である場合、当該ダイアフラムが破壊してしまう恐れがある。
本発明は、上記問題に鑑みてなされたものであり、半導体チップをコレットに吸着・保持して基材上に搭載する半導体装置の製造方法において、加熱・加圧によるマウントを可能としつつ半導体チップの損傷による不具合を抑制することを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、半導体チップ(20)として、その一面側の周縁に位置する角部がテーパ状に面取りされた面取り部(22)を有するものを用い、コレット(100)として、半導体チップ(20)の面取り部(22)に対向する部位に、面取り部(22)に対応したテーパ状のテーパ面(101)を有し、且つ、このテーパ面(101)に半導体チップ(20)を吸着するための吸引用の穴(103)が設けられているものを用い、コレット(100)のテーパ面(101)を面取り部(22)に接触させた状態で吸引用の穴(103)によって半導体チップ(20)の吸着を行い、コレット(100)による半導体チップ(20)の保持を行うようにしたことを特徴とする。
それによれば、半導体チップ(20)の一面のうち損傷を受けても比較的問題の少ない周縁部を、テーパ状の面取り部(22)とし、そこに同形状のコレット(100)のテーパ面(101)を沿わせるように合致させて接触させるから、半導体チップ(20)の横方向の位置合わせが容易となり、さらにその接触部分にて吸引を行うから、チップ吸着および加熱のための接触面積が確保される。
そして、当該接触部すなわち面取り部(22)以外では半導体チップ(20)には吸着の圧力が加わらない。よって、本発明によれば、加熱・加圧によるマウントを可能としつつ半導体チップ(20)の損傷による不具合を抑制することが可能となる。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置の製造方法においては、コレット(100)による半導体チップ(20)の搭載時には、コレット(100)のうち半導体チップ(20)に対向する部位の外周端部が、基材(10)上における半導体チップ(20)と隣り合う部位に非接触の状態とされるようになっているようにしてもよい。
ここで、基材(10)上における半導体チップ(20)と隣り合う部位とは、半導体チップ(20)に隣り合う基材(10)自身の突起や、他の搭載部品などである。それによれば、半導体チップ(20)の搭載時に、基材(10)上にて半導体チップ(20)とこれに隣り合う部位との距離が小さい場合であっても、コレット(100)と当該隣り合う部位との干渉を回避しつつ、マウントが行える。
この場合、具体的には、請求項3に記載の発明のように、コレット(100)は、半導体チップ(20)を吸着した状態で半導体チップ(20)に対向する部位の外周端部が、半導体チップ(20)の一面の外周端部と同一位置もしくはその内側に位置するものであることが、好ましい。
また、請求項4に記載の発明は、請求項1に記載の半導体装置の製造方法において、基材(10)には、その表面より凹んだ凹部(11)が設けられており、この凹部(11)の底部に半導体チップ(20)を搭載するものであるときに、さらに、以下のような工程を行うようにしたものである。
・コレット(100)は、半導体チップ(20)の吸着時に半導体チップ(20)に対向する部位の外周端部が、半導体チップ(20)の一面の外周端部よりはみ出して当該一面の外側に位置するものであって、半導体チップ(20)の搭載時には、このコレット(100)の外周端部における外周面(104)と凹部(11)の開口縁部とが接触するものであること。
・さらに、凹部(11)の開口縁部のうちコレット(100)の外周端部における外周面(104)と接触する部位に、凹部(11)の底部に向かって窄まるテーパ面(12)を設けるとともに、コレット(100)の外周端部における外周面(104)を、凹部(11)の開口縁部のテーパ面(12)に対応したテーパ形状とすること。
・半導体チップ(20)の搭載時には、凹部(11)の開口縁部のテーパ面(12)に、コレット(100)の外周端部における外周面(104)を沿わせるように接触させること。この請求項4は、以上の点を特徴とするものである。
それによれば、凹部(11)の開口縁部のテーパ面(12)と、コレット(100)の外周端部における外周面(104)とのテーパ形状を合致させ、チップ搭載時にこれら両面(12、104)が沿うように接触させていくことで、半導体チップ(20)の横方向の搭載位置および縦方向(半導体チップの厚さ方向)の搭載位置について位置精度よく、搭載を行うことができる。
また、請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の半導体装置の製造方法において、面取り部(22)は、複数個のものが半導体チップ(20)一面側の周縁に部分的に設けられたものとすることを特徴とする。
この面取り部(22)は、半導体チップ(20)の一面側の周縁の全周に設けられていてもよいが、接触面積および吸着面積が確保されるので、部分的に設けたものでもよい。その場合、半導体チップの活用面積の減少を極力抑制できる。
また、請求項6に記載の発明では、請求項1ないし5のいずれか1つに記載の半導体装置の製造方法において、半導体チップ(20)として、その一面側のうち面取り部(22)以外の部位に、当該半導体チップにおける他の部位よりも薄肉とされた薄膜部(21)を有するものを用いることを特徴とする。
このような薄膜部(21)を有する脆弱構造の半導体チップ(20)であっても、有効である。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略断面図、(b)は(a)中の半導体チップの上面図である。 第1実施形態に係る半導体装置の製造方法のチップ搭載工程を示す工程図である。 図2のチップ搭載工程に用いるコレットの概略構成を示す図であり、(a)はコレットの一端側の概略平面図、(b)は(a)のA矢視図である。 本発明の第2実施形態に係る半導体装置の製造方法のチップ搭載工程を示す工程図である。 図4に続くチップ搭載工程の工程図である。 本発明の第3実施形態に係る半導体装置の製造方法のチップ搭載工程の要部を示す工程図である。 本発明の第4実施形態に係る半導体装置の製造方法のチップ搭載工程の要部を示す工程図である。 他の実施形態に係る半導体チップを示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、図1において(a)は概略断面図、(b)は(a)中の半導体チップ20の上面図である。この半導体装置は、大きくは、基材10上に半導体チップ20を搭載してなるものである。
基材10は、たとえばエポキシ樹脂などの樹脂やセラミックなどよりなるパッケージやケース、あるいは、リードフレームなどである。また、半導体チップ20は、シリコン半導体などよりなる板状をなすものであり、一般的な半導体プロセスにより形成されるものである。
たとえば、半導体チップ20としては、流量センサや圧力センサなどのセンサチップ、または回路チップなどが挙げられる。図1では、半導体チップ20は、薄膜部21を有するセンサチップとして表わされており、この薄膜部21は、たとえば流量センサにおけるメンブレンまたは圧力センサにおけるダイアフラムとして構成されるものである。
また、半導体チップ20は、その両板面の一面側の周縁に位置する角部がテーパ状に面取りされた面取り部22を有している。そして、薄膜部21は、半導体チップ20の当該一面側のうち面取り部22以外の部位、具体的には面取り部22よりも半導体チップ20の一面の中央寄りに設けられており、半導体チップ20における他の部位よりも薄肉とされている。ここでは、薄膜部21は、半導体チップ20の両板面の他面からエッチングなどで窪みを形成することにより一面側に形成されたものである。
ここで、面取り部22は、半導体チップ20の一面側の周縁に位置する角部がテーパ状に面取りされた部位である。このような面取り部22は、一般的な半導体プロセスにおいて、エッチングや切削などにより形成される。また、エッチングの場合、薄膜部21と面取り部22は同時にエッチングしてもよいし、別々にエッチングしてもよい。また、アルカリエッチングなどによれば、面方位による異方性エッチングでテーパ状の面取りが可能である。
ここでは、面取り部22は、複数個のものが半導体チップ20の一面側の周縁の全周ではなく、部分的に設けられている。具体的には、図1(b)に示されるように、半導体チップ20の対向する2辺における各辺の両端寄りに1個ずつ、合計4個の面取り部22が設けられている。そして、半導体チップ20の一面側の周縁のうちこれら面取り部22を除く部位は角部となっている。
そして、半導体チップ20は、その両板面の他面を基材10に対向させた状態で、基材10上に搭載され、接着剤30を介して基材10に接続・固定されている。ここでは、図1(a)に示されるように、基材10には、その表面より凹んだ凹部11が設けられており、この凹部11の底部に半導体チップ20が搭載されている。
この接着剤30は、樹脂などの接着剤やはんだなどが挙げられるが、ここでは、シリコーン樹脂やエポキシ樹脂などの加熱・加圧により接着が行われるものが採用されている。
こうして、半導体チップ20は基材10上に搭載され固定されている。
また、図示しないが、基材10には、リードフレームなどの端子や他の回路チップなどが設けられており、これらと半導体チップ20とは、ボンディングワイヤなどによって電気的に接続されることで、半導体チップ20と外部との電気的な接続が行われるようになっている。
次に、本実施形態の半導体装置の製造方法について、図2、図3を参照して述べる。図2は、本製造方法のうち半導体チップ20を基材10に搭載するチップ搭載工程を(a)、(b)、(c)の順に示す工程図であり、各ワークの状態を断面的に示している。なお、図2では、接着剤30は省略してある。
また、図3は、このチップ搭載工程に用いるコレット100の概略構成を示す図であり、(a)はコレット100のうち半導体チップ20に対向して半導体チップ20を吸着する一端側の概略平面図、(b)は(a)のA矢視図である。なお、図2に示されるコレット100の断面は図3(a)中の一点鎖線B−Bに沿った断面に対応している。
本製造方法は、大きくは、板状の半導体チップ20をその一面側にてコレット100に吸着させることによってコレット100に半導体チップ20を保持させ(図2(a)、(b)参照)、コレット100によって半導体チップ20を基材10上に搭載する(図2(c)参照)ものである。
本製造方法では、まず、半導体プロセスにより上記半導体チップ20を形成する。そして、半導体チップ20として、その一面側の周縁に位置する角部がテーパ状に面取りされた面取り部22とされ、さらに上記薄膜部22が形成されたものを用意する。
また、用いられるコレット100は、一般のものと同様、一端側が半導体チップ20に対向し、半導体チップ20に接触して吸着を行うとともに、他端側は、半導体チップ20の搭載を行うために当該コレット100を上下、左右に移動させるための図示しないアクチュエータなどに連結されたものである。
ここでは、コレット100のうち半導体チップ20を吸着する一端側の平面形状は、半導体チップ20の一面と実質的に同一形状、同一サイズの矩形である。コレット100の材質は一般と同様にできるが、たとえば金属やセラミックなど、マウント加重で変形しない硬さがあれば特に制限はない。
そして、本実施形態では、コレット100は、図2(a)、図3に示されるように、半導体チップ20の面取り部22に対向する部位に、面取り部22に対応したテーパ状のテーパ面101を有している。具体的には、コレット100における面取り部22に対向する部位に半導体チップ20側に突出する突出部102が設けられ、この突出部102の内側の側壁面にテーパ面101が設けられている。
ここで、面取り部22に対応したテーパ状のテーパ面101は、面取り部22のテーパ角度と同じテーパ角度を有するテーパ面101である。そして、このテーパ面101に、半導体チップ20を吸着するための吸引用の穴103が設けられている。吸引用の穴103は、テーパ面101にて開口しており、コレット100の内部をコレット100の他端側に向かって延びている。
そして、図示しないが、この吸引用の穴103は、コレット100の他端側にて図示しない吸引ポンプなどに接続されて、吸引用の穴103に吸引力が加わるようになっている。なお、当該吸引力のオンオフすなわち半導体チップ20の吸着および取り外しは、上記吸引ポンプのオンオフなどにより行える。
また、コレット100は、図示しない通電ヒータなどに接続されてコレット100およびこれに吸着された半導体チップ20を所望の温度に加熱できるようになっている。
こうして、本実施形態の製造方法では、図2(a)に示されるように、半導体チップ20の一面上にコレット100の一端側を対向させ、半導体チップ20の面取り部22とコレット100のテーパ面101とが正対するように両者を位置合わせする。
そして、図2(b)に示されるように、コレット100のテーパ面101を面取り部22に沿わせるように接触させる。ここで、この接触のとき、コレット100のうちテーパ面101を除く部位は半導体チップ20とは非接触となる。言い換えれば、半導体チップ20のうち面取り部22を除く部位はコレット100とは非接触となる。
そして、この接触状態で吸引用の穴103に吸引力を作用させて、半導体チップ20の吸着を行い、コレット100による半導体チップ20の保持を行う。そして、この保持状態で、コレット100とともに半導体チップ20を基材10上に移動させ、半導体チップ20を基材10の凹部11に投入する。
ここで、基材10の凹部11の底部には、上記接着剤30が設置されており、コレット100によって半導体チップ20を加熱しながら、半導体チップ20を接着剤30に押し付けるように加圧する。この加熱・加圧により、半導体チップ20は接着剤30を介して基材10に接着・固定される。
こうして、半導体チップ20を搭載するチップ搭載工程が完了する。その後は、ワイヤボンディングなど、半導体チップ20と各部との電気的接続などを適宜行うことにより、本実施形態の半導体装置ができあがる。
ところで、本実施形態の上記製造方法によれば、半導体チップ20の一面のうち損傷を受けても比較的問題の少ない周縁部を、テーパ状の面取り部22とし、そこに同形状のコレット100のテーパ面101を沿わせるように接触させている。
このように、両テーパ状の面22、101を形状的に合致させるようにしているため、従来の平コレットのように、半導体チップ20の一面と平行な方向すなわち半導体チップ20の横方向において、半導体チップ20とコレット100との位置ずれが抑制され、当該横方向における両者の位置合わせが容易となる。
さらに、半導体チップ20とコレット100とは面接触であり、その接触部分にて吸引を行うから、チップ吸着および加熱のための接触面積が確保される。そして、当該接触部すなわち面取り部22以外では半導体チップ20には吸着の圧力が加わらない。よって、本製造方法によれば、加熱・加圧によるマウントを可能としつつ半導体チップ20の損傷による不具合を抑制することが可能となる。
また、本実施形態では、半導体チップ20として、複数個の面取り部22が半導体チップ20の一面側の周縁の全周ではなく部分的に設けられたものを、用いている。この面取り部22は、半導体チップ20の一面側の周縁の全周に設けられていてもよいが、接触面積、吸着面積が確保されるならば、本実施形態のように、部分的に設けたものであってもよい。本実施形態によれば、半導体チップ20の一面側の周縁の全周を面取り部22とした場合に比べて、半導体チップ20の活用面積の減少が少ないという利点がある。
なお、このように半導体チップ20の角部の全周ではなく、部分的に面取りを行うことは、上記した特許公報のような従来の角錐コレット+面取りの方法では、チップの吸着ができなくなってしまうことから、想到し得ない技術思想である。
また、半導体チップ20とコレット100との接触において、半導体チップ20の加熱および吸着のための必要な面積が確保されるならば、面取り部22は、半導体チップ20の一面側の周縁の部分的に1個設けるだけでもよいが、好ましくは、上記図1(b)のように、対向する2か所以上に設けるのがよい。
また、本実施形態では、半導体チップ20として、その一面側のうち面取り部22以外の部位に、薄肉の薄膜部21を有するものを用いているが、上述したように、本製造方法によれば、面取り部22以外では半導体チップ20には吸着の圧力が加わらない。そのため、薄膜部21のような脆弱構造を有する半導体チップ20であっても、吸着による半導体チップ20の損傷が適切に抑制される。
また、上記図1、図2に示したように、本実施形態では、半導体チップ20の一面は矩形であり、コレット100のうち半導体チップ20を吸着する一端側の平面形状は、半導体チップ20の一面と実質的に同一形状、同一サイズの矩形である。
そのため、本実施形態では、コレット100は、半導体チップ20を吸着した状態(図2参照)で半導体チップ20に対向する部位の外周端部が、半導体チップ20の一面の外周端部と同一位置にある。つまりコレット100の外周側面と半導体チップ20の外周側面とが同一面上に位置している。
それによって、図2(c)に示されるように、コレット100によって半導体チップ20を基材10上に搭載する時には、コレット100のうち半導体チップ20に対向する部位の外周端部が、基材10上における半導体チップ20と隣り合う部位に非接触の状態とされる。
図2(c)では、基材10上における半導体チップ20と隣り合う部位とは、半導体チップ20の一面の外周端部すなわち半導体チップ20の外周側面に隣り合う基材10自身の突起である。さらに言うならば、この基材10自身の突起は、基材10における凹部11の側壁である。また、当該隣り合う部位としては、半導体チップ20の隣に搭載される他の搭載部品などでもよい。
そして、本実施形態によれば、半導体チップ20の搭載時に、基材10上にて半導体チップ20とこれに隣り合う部位との距離が小さい場合であっても、コレット100と当該隣り合う部位との干渉を回避しつつ、マウントが行える。つまり、高精細、高密度な実装に適したマウントが可能となる。
なお、コレット100による半導体チップ20の搭載時に、コレット100のうち半導体チップ20に対向する部位の外周端部を、基材10上における半導体チップ20と隣り合う部位に非接触の状態とするには、半導体チップ20の吸着状態で、コレット100における半導体チップ20に対向する部位の外周端部が、半導体チップ20の一面の外周端部の内側に位置するものであってもよいことはもちろんである。
また、半導体チップ20の吸着状態で、コレット100における半導体チップ20に対向する部位の外周端部が、半導体チップ20の一面の外周端部の外側に多少はみ出ている場合であっても、そのはみ出し寸法が極力小さく上記同様の効果が得られるものであればよい。
(第2実施形態)
図4、図5は、本発明の第2実施形態に係る半導体装置の製造方法のうち半導体チップ20を基材10に搭載するチップ搭載工程を図4(a)、(b)、図5(a)、(b)の順に示す工程図であり、各ワークの状態を断面的に示している。なお、図5では、接着剤30は省略してある。
本実施形態は、上記第1実施形態に比べて、コレット100における半導体チップ20に対向する部位の外周端部を、半導体チップ20の一面の外周端部の外側に位置させて位置合わせに利用するようにしたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図4に示されるように、本実施形態においても、面取り部22を有する半導体チップ20をその一面側にて、テーパ面101を有するコレット100に吸着させることによってコレット100に半導体チップ20を保持させ(図4(a)、(b)参照)、コレット100によって半導体チップ20を基材10上に搭載する(図5(a)、(b)参照)ものである。ここで、本実施形態でも、基材10に設けられた凹部11の底部に半導体チップ20を搭載する。
ここで、コレット100は、半導体チップ20の吸着時に半導体チップ20に対向する部位の外周端部が、半導体チップ20の一面の外周端部よりはみ出して当該一面の外側に位置するものである(図4(b)参照)。
そして、半導体チップ20を基材10上に搭載する時には、このコレット100の外周端部における外周面104と凹部11の開口縁部とが接触するようになっている(図5(b)参照)。このようなコレット100としては、たとえば、コレット100のうち半導体チップ20を吸着する一端側の平面形状を、半導体チップ20の一面よりも一回り大きい矩形とする。
さらに、基材10においては、凹部11の開口縁部のうちコレット100の外周端部における外周面104と接触する部位に、凹部11の底部に向かって窄まるテーパ面12を設ける。
それとともに、コレット100の外周端部における外周面104を、凹部11の開口縁部のテーパ面12に対応したテーパ形状としている(図5(a)参照)。なお、このコレット100の外周端部における外周面104は、上記した突出部102の外側の壁面に相当するものである。
そして、半導体チップ20の搭載時には、基材10上の半導体チップ20をコレット100とともに下降し、凹部11の開口縁部のテーパ面12に、コレット100の外周端部における外周面104を沿わせるように接触させ、当該両面12、104を合致させる(図5(b)参照)。
そして、この状態で、上記同様に加熱・加圧を行って接着を行うことにより、本実施形態のチップ搭載工程が完了する。その後は、上記同様、半導体チップ20と各部との電気的接続などを適宜行うことにより、本実施形態の半導体装置ができあがる。
ところで、本実施形態の製造方法によれば、凹部11の開口縁部のテーパ面12と、コレット100の外周端部における外周面104とのテーパ形状を合致させ、チップ搭載時にこれら両面12、104が沿うように接触させていくから、半導体チップ20の横方向および縦方向(つまり半導体チップ20の厚さ方向)における半導体チップ20と基材10との位置合わせについて位置精度よく、搭載を行うことができる。
(第3実施形態)
図6は、本発明の第3実施形態に係る半導体装置の製造方法のチップ搭載工程の要部を示す工程図であり、各ワークの状態を断面的に示している。本実施形態の製造方法は、半導体チップ20の外周側面の外側に位置するコレット100における外周側面を、半導体チップ20と基材10との位置合わせに利用する上記第2実施形態のチップ搭載工程について、応用例を示すものである。
本実施形態の製造方法でも、基材10においては、凹部11の開口縁部のうちコレット100の外周端部における外周面104と接触する部位に、上記テーパ面12を設けるとともに、コレット100の外周端部における外周面104を、当該テーパ面12に対応したテーパ形状としている。
ここで、本実施形態では、図6(a)に示されるように、コレット100の外周端部において対向するテーパ形状の外周面104の一方(図6では左側)が、これに対向する凹部11の開口縁部のテーパ面12に接触したとき、他方(図6では右側)がこれに対向する凹部11の開口縁部のテーパ面12とは隙間を有するようにする。
つまり、本実施形態のコレット100においては、上記第2実施形態のコレット100に比べて、当該対向するテーパ形状の外周面104の他方を一方よりも基材10に対して引っこませ、当該一方の外周面104の方を、先に基材10のテーパ面12に接触させるようにしている。
なお、図6中の破線は、上記2実施形態のコレット100を示すものであり、上記第2実施形態では、コレット100を下降させていったときに、当該対向するテーパ形状の外周面104の両方が、実質的に同時に基材10に当たるものである。
そして、本実施形態では、図6(a)に示される状態から、基材10に接触していない他方のテーパ形状の外周面104も基材10に接触するように、コレット100を図中の右斜め下方に移動させ、図6(b)に示される状態とする。そして、この状態で半導体チップ20の接着を行う。
これにより、本実施形態のチップ搭載工程が完了する。図6では、上記第2実施形態に比べて、半導体チップ20を図中の右方向および下方向に偏らせた位置にて搭載が行われる。つまり、本実施形態のように、コレット100において対向するテーパ形状の外周面104を互いに非対称な形状および位置とする方法を採用することにより、半導体チップ20の横方向や縦方向への位置制御が可能となる。
たとえば、基材10の凹部11に半導体チップ20を搭載するとき、凹部11の中心と半導体チップ20の中心とが一致する位置に搭載を行うだけでなく、これら両中心をミクロン単位でずらし、偏らせた配置としたい場合もある。
そのような場合、アクチュエータによってコレット100を、たとえば数ミクロン単位で精度よく移動させることは、現状では困難である。しかし、コレット100のテーパ部分の加工などは、エッチングなどで精度よく行えるので、本実施形態は有効である。
(第4実施形態)
図7は、本発明の第4実施形態に係る半導体装置の製造方法のチップ搭載工程の要部を示す工程図であり、各ワークの状態を断面的に示すものである。本実施形態の製造方法は、上記第3実施形態とは別に、上記第2実施形態のチップ搭載工程についての応用例を示すものである。
上記第3実施形態では、コレット100の対向するテーパ形状の外周面104を非対称な構成とすることで、半導体チップ20の横方向や縦方向への位置制御を可能としたが、本実施形態では、半導体チップ20における対向する面取り部22を非対称な構成として、同様の効果を実現するものである。
図7(a)に示されるように、本実施形態では、半導体チップ20における対向する面取り部22の一方(図7では左側)が、これに対向するコレット100のテーパ面101に接触したとき、他方(図7では右側)がこれに対向するコレット100のテーパ面101とは隙間を有するようにする。
つまり、本実施形態の半導体チップ20においては、上記第2実施形態の半導体チップ20に比べて、当該対向するテーパ形状の面取り部22の他方を一方よりもコレット100に対して引っこませ、当該一方の面取り部22の方を、先にコレット100のテーパ面101に接触させるようにしている。
なお、図7中の破線は、上記2実施形態の半導体チップ20を示すものであり、上記第2実施形態では、半導体チップ20を吸着すべくコレット100を下降させていったときに、当該対向する面取り部22の両方が、実質的に同時にコレット100に当たるものであった。
次に、本実施形態では、図7(a)に示される状態から、コレット100に接触していない他方の面取り部22もコレット100に接触するように、コレット100を図中の左斜め下方に移動させる。そして、この状態で半導体チップ20の接着を行う。この接着後の状態が図7(b)に示される。
これにより、本実施形態のチップ搭載工程が完了する。図7では、上記第2実施形態に比べて、半導体チップ20を図中の右方向および上方向に偏らせた位置にて搭載が行われる。
このように、本実施形態では、半導体チップ20において対向する面取り部22を互いに非対称な形状および位置とする方法を採用することにより、半導体チップ20の横方向や縦方向への位置制御が可能となる。この場合も、半導体チップ20の面取り部22の加工は、エッチングなどで精度よく行えるので、本実施形態は有効である。
(他の実施形態)
図8は、本発明の他の実施形態に係る半導体チップ20の概略断面構成を示す図である。上記第1実施形態では、薄膜部21は、半導体チップ20の両板面の他面から窪みを形成することにより一面側に形成されたものであったが、図8(a)に示されるように、半導体チップ20の内部に形成された空間を密閉する薄膜であってもよい。たとえば、当該空間を基準圧力とする絶対圧型の圧力センサなどが挙げられる。
また、半導体チップ20としては、上記薄膜部21を有するものに限定されるものではなく、図8(b)に示されるような薄膜部21を持たないチップであってもよいことはもちろんである。
10 基材
11 基材の凹部
12 凹部の開口縁部のテーパ面
20 半導体チップ
21 薄膜部
22 面取り部
100 コレット
101 コレットのテーパ面
103 吸引用の穴
104 コレットの外周端部における外周面

Claims (6)

  1. 板状の半導体チップ(20)をその一面側にて前記コレット(100)に吸着させることによって前記コレット(100)に前記半導体チップ(20)を保持させ、前記コレット(100)によって前記半導体チップ(20)を基材(10)上に搭載する半導体装置の製造方法において、
    前記半導体チップ(20)として、その一面側の周縁に位置する角部がテーパ状に面取りされた面取り部(22)を有するものを用い、
    前記コレット(100)として、前記半導体チップ(20)の前記面取り部(22)に対向する部位に、前記面取り部(22)に対応したテーパ状のテーパ面(101)を有し、且つ、このテーパ面(101)に前記半導体チップ(20)を吸着するための吸引用の穴(103)が設けられているものを用い、
    前記コレット(100)の前記テーパ面(101)を前記面取り部(22)に接触させた状態で前記吸引用の穴(103)によって前記半導体チップ(20)の吸着を行い、前記コレット(100)による前記半導体チップ(20)の保持を行うようにしたことを特徴とする半導体装置の製造方法。
  2. 前記コレット(100)による前記半導体チップ(20)の搭載時には、前記コレット(100)のうち前記半導体チップ(20)に対向する部位の外周端部が、前記基材(10)上における前記半導体チップ(20)と隣り合う部位に非接触の状態とされるようになっていることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記コレット(100)は、前記半導体チップ(20)を吸着した状態で前記半導体チップ(20)に対向する部位の外周端部が、前記半導体チップ(20)の一面の外周端部と同一位置もしくはその内側に位置するものであることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記基材(10)には、その表面より凹んだ凹部(11)が設けられており、この凹部(11)の底部に前記半導体チップ(20)を搭載するものであり、
    前記コレット(100)は、前記半導体チップ(20)の吸着時に前記半導体チップ(20)に対向する部位の外周端部が、前記半導体チップ(20)の一面の外周端部よりはみ出して当該一面の外側に位置するものであって、前記半導体チップ(20)の搭載時には、このコレット(100)の外周端部における外周面(104)と前記凹部(11)の開口縁部とが接触するものであり、
    さらに、前記凹部(11)の開口縁部のうち前記コレット(100)の外周端部における外周面(104)と接触する部位に、前記凹部(11)の底部に向かって窄まるテーパ面(12)を設けるとともに、前記コレット(100)の外周端部における外周面(104)を、前記凹部(11)の開口縁部のテーパ面(12)に対応したテーパ形状とし、
    前記半導体チップ(20)の搭載時には、前記凹部(11)の開口縁部のテーパ面(12)に、前記コレット(100)の外周端部における外周面(104)を沿わせるように接触させることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記面取り部(22)は、複数個のものが前記半導体チップ(20)一面側の周縁に部分的に設けられたものとすることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  6. 前記半導体チップ(20)として、その一面側のうち前記面取り部(22)以外の部位に、当該半導体チップにおける他の部位よりも薄肉とされた薄膜部(21)を有するものを用いることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
JP2009253022A 2009-11-04 2009-11-04 半導体装置の製造方法 Expired - Fee Related JP5187299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009253022A JP5187299B2 (ja) 2009-11-04 2009-11-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009253022A JP5187299B2 (ja) 2009-11-04 2009-11-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011100774A JP2011100774A (ja) 2011-05-19
JP5187299B2 true JP5187299B2 (ja) 2013-04-24

Family

ID=44191750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253022A Expired - Fee Related JP5187299B2 (ja) 2009-11-04 2009-11-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5187299B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824641B2 (ja) * 2012-01-20 2015-11-25 パナソニックIpマネジメント株式会社 吸着ノズル及び部品実装装置
JP6985580B2 (ja) * 2016-09-29 2021-12-22 日亜化学工業株式会社 コレット及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563011A (ja) * 1991-06-13 1993-03-12 Nec Corp ダイボンダー・ヘツドの構造
JP2757664B2 (ja) * 1992-02-26 1998-05-25 日本電気株式会社 ダイピックアップ方法及びコレット
JPH0831916A (ja) * 1994-07-15 1996-02-02 Canon Inc ウエハチップの実装方法およびその装置
JP2001127496A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の実装方法
JP4223164B2 (ja) * 1999-10-28 2009-02-12 パナソニック株式会社 バンプ付電子部品のボンディング方法及びボンディング装置
JP2001353401A (ja) * 2000-06-14 2001-12-25 Kyowa Yuka Kk 蒸留装置及びそれを用いた蒸留方法
JP2007134505A (ja) * 2005-11-10 2007-05-31 Konica Minolta Holdings Inc 半導体ユニット及び半導体ユニットの製造方法

Also Published As

Publication number Publication date
JP2011100774A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP6305302B2 (ja) 半導体装置およびその製造方法
US9627347B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP4867990B2 (ja) メモリカード
JP6338555B2 (ja) 吸着機構及び吸着方法並びに製造装置及び製造方法
KR20050028802A (ko) 반도체 장치의 제조 방법
KR20120018800A (ko) 반도체 장치
US7207554B2 (en) Semiconductor element holding apparatus and semiconductor device manufactured using the same
JP5325535B2 (ja) センサ装置およびその製造方法
KR100614797B1 (ko) 반도체 제조공정용 척테이블
JP5878054B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008218744A (ja) 半導体装置の製造方法
JP6542464B2 (ja) 剥離装置
JP5187299B2 (ja) 半導体装置の製造方法
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP6990102B2 (ja) アタッチメントツールおよびこれを備えた実装装置ならびに実装方法
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
JP2008060489A (ja) 電子部品吸着保持具
JP4674548B2 (ja) ボンディング装置及びボンディングツール
JP4635047B2 (ja) 半導体装置及びその製造方法
JP2003229637A (ja) レーザダイオード装置及びその実装装置
KR200460715Y1 (ko) 반도체 칩 픽업 장치
JP6511584B2 (ja) チップモジュールの製造方法
JP2011228383A (ja) 位置ずれ防止方法並びに装置
JP2006269796A (ja) 配線基板のピン構造
JP2007149735A (ja) 半導体素子用ピックアップジグおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5187299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees