JP2007134505A - 半導体ユニット及び半導体ユニットの製造方法 - Google Patents

半導体ユニット及び半導体ユニットの製造方法 Download PDF

Info

Publication number
JP2007134505A
JP2007134505A JP2005326164A JP2005326164A JP2007134505A JP 2007134505 A JP2007134505 A JP 2007134505A JP 2005326164 A JP2005326164 A JP 2005326164A JP 2005326164 A JP2005326164 A JP 2005326164A JP 2007134505 A JP2007134505 A JP 2007134505A
Authority
JP
Japan
Prior art keywords
semiconductor element
support
semiconductor
solid
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005326164A
Other languages
English (en)
Inventor
Hisaki Tsuboi
央樹 坪井
Toshiya Eguchi
俊哉 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2005326164A priority Critical patent/JP2007134505A/ja
Publication of JP2007134505A publication Critical patent/JP2007134505A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子である撮像素子を支持体に接着固定するに際し、基準となる支持体の面に精度良く平行に接着され、支持体に対し傾きや反りのない正確に位置決めされた半導体ユニットを得る。
【解決手段】半導体素子20と半導体素子20が接着により固定された支持体10とで形成される半導体ユニットにおいて、半導体素子20は、支持体10に接着される側の面に凹部21が形成され、凹部21は半導体素子20の外縁に延伸され、外部の空間に連通するよう形成されている半導体ユニットとする。
【選択図】図4

Description

本発明は、撮像素子等の半導体素子を基板等の支持体に固定した半導体ユニット及び半導体ユニットの製造方法に関するものである。
近年、撮像光学系によって結像された被写体像を光電変換する固体撮像素子を用いた撮像装置は、ビデオカメラ、スチルカメラだけでなく、携帯電話機、PDA(Personal Digital Assistant)等の小型、薄型の電子機器である携帯端末にも搭載されるようになっている。
これらの固体撮像装置には撮像素子として、CCD(Charge Coupled Device)型イメージセンサやCMOS(Complementary Metal−Oxide Semiconductor)型イメージセンサ等が用いられている。これら固体撮像装置は、パッケージに接着して収納されているものと、支持体がプリント基板であり、撮像素子がベアチップの状態で接着固定されているものがある。いずれにおいても、撮像素子のチップを支持体に対し接着する際には、撮像光学系による画像を正確に再現するために、支持体に対し所定の取り付け精度で接着固定する必要がある。
この撮像素子の接着に際し、支持体に対し所定の取り付け精度を確保するために、素子搭載部に突起部を形成し、突起部の内側の空間と素子外部との空間とが連通するよう形成し、該突起部上に接着剤を塗布して、素子を接着固定した半導体パッケージが知られている(例えば、特許文献1参照)。
特開2001−298032号公報
しかしながら、上記特許文献1に記載の半導体パッケージでは、突起部上に接着剤を塗布するため、同特許文献1の図6にあるように、実質的には撮像素子が接着剤層を介してパッケージに固定されることになり、接着剤層の厚みのバラツキによる撮像素子面の傾きや反りの発生や、厚み方向の位置が不安定となる問題が発生する。
本発明は上記問題に鑑み、半導体素子である撮像素子を支持体に接着固定するに際し、基準となる支持体の面に精度良く平行に接着され、支持体に対し傾きや反りのない正確に位置決めされた半導体ユニットを得ることを目的とするものである。
上記の目的は、下記に記載する発明により達成される。
1.半導体素子と該半導体素子が接着により固定された支持体とで形成される半導体ユニットにおいて、前記半導体素子は、前記支持体に接着される側の面に凹部が形成され、前記凹部は前記半導体素子の外縁に延伸され、外部の空間に連通するよう形成されていることを特徴とする半導体ユニット。
2.前記半導体素子は、固体撮像素子であることを特徴とする1に記載の半導体ユニット。
3.前記凹部に対応する位置に接着剤が塗布されていることを特徴とする1又は2に記載の半導体ユニット。
4.前記凹部の深さは、100μm以上、200μm以下であることを特徴とする1〜3のいずれかに記載の半導体ユニット。
5.半導体素子と該半導体素子が接着により固定された支持体とで形成される半導体ユニットの製造方法において、前記半導体素子の、前記支持体と接着される側の面に凹部を形成する工程と、前記支持体の、前記半導体素子の前記凹部に対応する位置に接着剤を塗布する工程と、前記半導体素子を前記支持体に載置する工程と、を有することを特徴とする半導体ユニットの製造方法。
6.前記凹部を形成する工程は、ウエハー上に形成された半導体素子を切断分離する工程の前であることを特徴とする5に記載の半導体ユニットの製造方法。
本発明によれば、半導体素子である固体撮像素子を支持体に接着固定するに際し、基準となる支持体に精度良く平行に接着され、支持体に対し傾きや反りが無く、正確に位置決めされた半導体ユニットを得ることが可能となる。
以下に、固体撮像素子が支持体に接着固定された半導体ユニットに、本発明を適用した場合の実施の形態について、図面を参照し説明する。
図1は、本実施の形態に係る半導体ユニット50の構造を示す図である。同図(a)はCOB(Chip On Board)実装の半導体ユニット50を示しており、同図(b)は箱形のパッケージに固体撮像素子を搭載した場合の半導体ユニット50を示している。
同図(a)に示すCOB実装の半導体ユニット50は、支持体であるプリント基板10上に、半導体素子である固体撮像素子20が撮像面を表側にして接着固定され、固体撮像素子20とプリント基板10の間で不図示のワイヤボンディングにより、電気的接続がなされるものである。
同図(b)に示す半導体ユニット50は、箱形のパッケージ11内の空間に半導体素子である固体撮像素子20が撮像面を表側にして接着固定され、固体撮像素子20と段部12の間で、不図示のワイヤボンディングにより電気的接続がなされるものである。
本発明は、上記のいずれの場合にも適用可能なものであるが、以下、COB実装の半導体ユニット50を例に取り、詳細に説明する。なお、本例の説明においては、固体撮像素子20の撮像面側を表面側、支持体に接着される側の面を裏面側と称して説明する。
図2は、本実施の形態に係る半導体素子である固体撮像素子20の裏面側の形状例を示す斜視図である。同図は、固体撮像素子20の裏面側に形成された凹部の形状例を示している。
同図(a)は、固体撮像素子20の裏面側に凹部21を十文字状に形成したものである。また、同図(b)は、凹部21を碁盤目状に形成したものであり、同図(c)は、外縁部を一部だけ残して中央部分を凹部21としたものである。
同図(a)〜(c)に示す如く、凹部21は半導体素子である固体撮像素子20の外縁まで延伸され、外部の空間に連通するよう形成されている。
以下に、凹部の形成について説明する。
図3は、裏面加工工程の流れを示すフローチャートである。同フローの右には、各工程での加工状態を模式的に示す図を付加した。同図に示すフローは、ウエハー表面に固体撮像素子が形成された後の、流れを示している。以下、フローに従い、説明する。
裏面加工工程は、ウエハー表面に固体撮像素子が形成された後、まずバックグラインディングが行われる(ステップS101)。この工程では、同図(a)に示すように裏面側を加工して、約750μmのウエハーを400μmの厚みに薄く形成する。
次いで、ダイシング装置により、凹部を形成する(ステップS102)。ここでは、ダイシング装置を用いて、ウエハーに同図(b)に示すような直線を刻んで、凹部を形成する。
次いで、固体撮像素子を個々に分割する(ステップS103)。これにより、固体撮像素子個々の裏面側に、図2に示す様な所望の凹部形状を形成することができる。
なお、ダイシング装置を用いた凹部形成の例で説明したが、エッチング等で形成しても良いのは勿論である。
このように、凹部を形成する工程を、ウエハー上に形成された半導体素子を切断分離する工程の前とすることで、1個ずつ固体撮像素子の凹部を形成するのに比べ大幅に低コストで、凹部の形成を行うことができる。
図4は、支持体であるプリント基板10に接着剤を塗布する工程と、固体撮像素子20をプリント基板10に載置する工程と、を示す図である。なお、同図は図2(a)に示す形状の凹部が裏面に形成された固体撮像素子20をCOB実装する場合を示している。
まず、同図(a)に示すように、支持体であるプリント基板10上の、固体撮像素子に形成した凹部に対応する位置に接着剤14を塗布する。同図の斜線部が固体撮像素子が配置される位置であり、図示の如く、凹部に対応する位置に接着剤14が塗布される。この接着剤14には銀ペースト等が用いられる。なお、塗布方式としては、メタルマスクやスタンピング法等でもよい。接着剤14は、その高さが凹部の深さより高くなるように塗布される。
次いで、同図(b)に示すように、固体撮像素子20がプリント基板10に載置され、押圧後、加熱により接着剤14は凹部21とプリント基板10との間で固化し固体撮像素子20がプリント基板10に固定される。
以上のようにして、本実施の形態に係る半導体ユニットは製作される。
このように、凹部を固体撮像素子の外縁まで延伸し、外部の空間に連通するよう形成し、凹部に対応する位置に接着剤を塗布して接着することで、プリント基板と固体撮像素子の間にある空気や接着剤の余剰部分を凹部を介して外部の空間に逃がすことができ、固体撮像素子の凸部とプリント基板の間に接着剤が挟まれないようにすることで、接着剤層の厚みのバラツキによる撮像素子面の傾きや反りの発生や、厚み方向の位置が不安定となる問題を解消することができる。
固体撮像素子は、撮像光学系の結像面に配置され、被写体像を光電変換した後、公知の所定の処理が施され、画像データとして記録される。このような用途の場合、固体撮像素子の撮像面の反りや傾きを許容範囲内に収めないと、撮像光学系による像の再現に支障をきたすことになる。このため、本発明者は、固体撮像素子20に形成する凹部21の深さの最適値を求めるため以下のような実験をおこなった。
図5は、実験に用いた撮像素子及び測定ポイントを示す図である。同図(a)は実験に用いた固体撮像素子を示し、同図(b)は測定ポイントを示している。同図を用いて実験条件を説明する。
実験に用いた固体撮像素子は、同図(a)に示すように外形が18mm×24mmのものを用い、凹部21の幅を6mmとした。凹部21の深さは、50μm、100μm、200μmの3種のものを製作し、プリント基板10上に上記実施の形態で説明したように接着固定した。
測定ポイントは、同図(b)に示すように固体撮像素子20の表面側外縁部近傍の8点と中央部1点とし、プリント基板10の面からの高さを測定した。9個の測定値のうち、最大値と最小値の差を反り量とした。
図6は、図5に示す条件での実験結果の反り量をグラフにしたものである。同図に示すように、凹部21の深さが深いほど反り量が小さい結果が得られた。
外形が18mm×24mm程度の撮像素子の場合、主として一眼レフカメラの撮像素子として用いられることが多く、この場合、交換レンズとして開放Fno.が1.2の明るいレンズを用いた場合にも、片ぼけ等が発生しない条件を勘案すると、反り量の許容最大値は20μm程度となる。また、主としてレンズ固定のカメラ等に使用される小型の撮像素子においても撮像光学系の焦点距離が短いため、焦点深度が浅くなり同様の許容最大値となる。
一方、固体撮像素子の厚みに対し凹部の深さが深くなりすぎると折れやすくなり、強度の点で問題が発生する。本例のような、固体撮像素子の厚みが400μm程度の場合、凹部の深さは200μm以下に形成されることが望ましい。
以上のことより、凹部の深さは、固体撮像素子の反り量が20μm以下となる、100μm以上、200μm以下に形成するのが最適となる。
なお、凹部の深さを、125μm以上、175μm以下とすれば、反り量、強度の双方を満足させる条件として、より好ましいものとなる。
なお、上記の説明では、COB実装する場合を例にして説明したが、箱形のパッケージに固体撮像素子を搭載する場合にも適用可能であるのは勿論である。
本実施の形態に係る半導体ユニットの構造を示す図である。 本実施の形態に係る半導体素子である固体撮像素子の裏面側の形状例を示す斜視図である。 裏面加工工程の流れを示すフローチャートである。 支持体であるプリント基板に接着剤を塗布する工程と、固体撮像素子をプリント基板に載置する工程と、を示す図である。 実験に用いた撮像素子及び測定ポイントを示す図である。 図5に示す条件での実験結果の反り量をグラフにしたものである。
符号の説明
10 プリント基板
11 パッケージ
12 段部
14 接着剤
20 固体撮像素子
21 凹部
50 半導体ユニット

Claims (6)

  1. 半導体素子と該半導体素子が接着により固定された支持体とで形成される半導体ユニットにおいて、
    前記半導体素子は、前記支持体に接着される側の面に凹部が形成され、前記凹部は前記半導体素子の外縁に延伸され、外部の空間に連通するよう形成されていることを特徴とする半導体ユニット。
  2. 前記半導体素子は、固体撮像素子であることを特徴とする請求項1に記載の半導体ユニット。
  3. 前記凹部に対応する位置に接着剤が塗布されていることを特徴とする請求項1又は2に記載の半導体ユニット。
  4. 前記凹部の深さは、100μm以上、200μm以下であることを特徴とする請求項1〜3のいずれか1項に記載の半導体ユニット。
  5. 半導体素子と該半導体素子が接着により固定された支持体とで形成される半導体ユニットの製造方法において、
    前記半導体素子の、前記支持体と接着される側の面に凹部を形成する工程と、
    前記支持体の、前記半導体素子の前記凹部に対応する位置に接着剤を塗布する工程と、
    前記半導体素子を前記支持体に載置する工程と、を有することを特徴とする半導体ユニットの製造方法。
  6. 前記凹部を形成する工程は、ウエハー上に形成された半導体素子を切断分離する工程の前であることを特徴とする請求項5に記載の半導体ユニットの製造方法。
JP2005326164A 2005-11-10 2005-11-10 半導体ユニット及び半導体ユニットの製造方法 Pending JP2007134505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005326164A JP2007134505A (ja) 2005-11-10 2005-11-10 半導体ユニット及び半導体ユニットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005326164A JP2007134505A (ja) 2005-11-10 2005-11-10 半導体ユニット及び半導体ユニットの製造方法

Publications (1)

Publication Number Publication Date
JP2007134505A true JP2007134505A (ja) 2007-05-31

Family

ID=38155915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005326164A Pending JP2007134505A (ja) 2005-11-10 2005-11-10 半導体ユニット及び半導体ユニットの製造方法

Country Status (1)

Country Link
JP (1) JP2007134505A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100774A (ja) * 2009-11-04 2011-05-19 Denso Corp 半導体装置の製造方法
CN104332448A (zh) * 2013-03-05 2015-02-04 弗莱克斯电子有限责任公司 溢出通路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100774A (ja) * 2009-11-04 2011-05-19 Denso Corp 半導体装置の製造方法
CN104332448A (zh) * 2013-03-05 2015-02-04 弗莱克斯电子有限责任公司 溢出通路

Similar Documents

Publication Publication Date Title
US9484372B2 (en) Substrate for embedding imaging device and method for manufacturing same, and imaging apparatus
JP2007042879A (ja) 半導体撮像装置およびその製造方法
JP6067262B2 (ja) 半導体装置およびその製造方法、ならびにカメラ
JP2006237051A (ja) 半導体装置の製造方法
JP2007300428A (ja) カメラモジュール
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
CN106684107B (zh) 图像传感器芯片的封装方法
JP2015177310A (ja) カメラモジュール
JP4818750B2 (ja) 撮像装置
JP7449920B2 (ja) 半導体装置
JP2007134505A (ja) 半導体ユニット及び半導体ユニットの製造方法
JP6576708B2 (ja) 固体撮像装置及びカメラモジュール
JP4169938B2 (ja) 固体撮像素子保持ブロックおよび固体撮像素子取り付け構造
KR100756245B1 (ko) 카메라 모듈
JP4017908B2 (ja) カメラ
JP4923967B2 (ja) 固体撮像装置及び電子機器
JP2007142312A (ja) 半導体ユニット及び半導体ユニットの製造方法
TWI543613B (zh) 影像感測模組
JP2006173890A (ja) 固体撮像素子ユニット及びその製造方法並びに撮像装置
JP2007158184A (ja) 固体撮像装置
JP2007194271A (ja) 撮像素子の実装構造
JP2015088498A (ja) 固体撮像装置及び電子カメラ
JP2000307907A (ja) 撮像装置および写真撮影装置
JP2007019116A (ja) 固体撮像装置とその製造方法
JP2005101306A (ja) 個体撮像素子パッケージ