JP2015069981A - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP2015069981A
JP2015069981A JP2013200033A JP2013200033A JP2015069981A JP 2015069981 A JP2015069981 A JP 2015069981A JP 2013200033 A JP2013200033 A JP 2013200033A JP 2013200033 A JP2013200033 A JP 2013200033A JP 2015069981 A JP2015069981 A JP 2015069981A
Authority
JP
Japan
Prior art keywords
insulating substrate
mounting portion
electronic component
wiring board
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013200033A
Other languages
English (en)
Other versions
JP6121860B2 (ja
Inventor
憲章 平田
Noriaki Hirata
憲章 平田
剛士 川代
Takeshi Kawashiro
剛士 川代
陽介 森山
Yosuke Moriyama
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013200033A priority Critical patent/JP6121860B2/ja
Publication of JP2015069981A publication Critical patent/JP2015069981A/ja
Application granted granted Critical
Publication of JP6121860B2 publication Critical patent/JP6121860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 電子部品を搭載部に搭載する場合に電子部品の傾きを抑制することができる配線基板とすること。
【解決手段】配線基板１は、上面に電子部品２を搭載するための搭載部11ａを有する絶縁基板11を含み、絶縁基板11は、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なり、該外周部に沿った形状の凹部13を有し、搭載部11ａの中央部は下面側に湾曲している。
【選択図】 図２

Description

本発明は、配線基板および電子装置に関するものである。
従来、上面に電子部品を搭載するための搭載部を有する配線基板が知られている。（例えば、特許文献１を参照。）。
特開2003−133454号公報
しかしながら、配線基板の中には搭載部が上面側に湾曲したものがある。配線基板の搭載部が上面側に湾曲していると、電子部品を搭載部に搭載する場合に電子部品が傾いてしまい、例えば、電子部品が撮像素子の場合には正常な画像が得られなくなり、電子部品が発光素子の場合には、所定の方向に良好に光を放射することができなくなることが懸念される。
本発明の一つの態様による配線基板は、上面に電子部品を搭載するための搭載部を有する絶縁基板を含み、該絶縁基板は、該絶縁基板の下面に平面透視で前記搭載部の外周部と重なり、該外周部に沿った形状の凹部を有し、前記搭載部の中央部は下面側に湾曲している。
本発明の他の態様による電子装置は、上記構成の配線基板と、前記搭載部に搭載された前記電子部品とを有する。
本発明の一つの態様による配線基板によれば、上面に電子部品を搭載するための搭載部を有する絶縁基板を含み、絶縁基板は、絶縁基板の下面に平面透視で搭載部の外周部と重なり、外周部に沿った形状の凹部を有し、搭載部の中央部は下面側に湾曲している。上記構成により、電子部品を搭載部に搭載する場合に電子部品が傾くことはなく、電子部品が撮像素子の場合には正常な画像が得られるものとすることができる。
本発明の他の態様による電子装置によれば、上記構成の配線基板を有していることによって、電子部品が搭載部に良好に搭載され、特性に関して向上されたものとなる。
（ａ）は、本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図１（ａ）に示された電子装置のＡ−Ａ線における断面図、（ｂ）は、（ａ）のＡ部おける要部拡大断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態における配線基板の製造方法における工程の一例を示す断面図である。 （ａ）は、本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図４（ａ）に示された電子装置のＡ−Ａ線における断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本発明の第１の実施形態における電子装置は、図１および図２に示されているように、配線基板１と、配線基板１の上面に搭載された電子部品２とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
配線基板１は、上面に電子部品２を搭載するための搭載部11ａすなわちキャビティ11ｂの底面を有している絶縁基板11と、絶縁基板11の表面および内部に設けられている配線導体12とを有している。絶縁基板11は、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有している。絶縁基板11は、搭載部11ａの中央部が下面側に湾曲している。図１および図２において、電子装置は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１および図２において、上方向とは、仮想のｚ軸の正方向のことをいう。
絶縁基板11は、複数の絶縁層からなり、電子部品２の搭載領域11ａを含む上面を有しており、平面視において矩形の板状の形状を有している。絶縁基板11は、電子部品２を支持するための支持体として機能し、上面中央部の搭載領域11ａ上に電子部品２が樹脂等の接合剤を介して接着され固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。
絶縁基板11が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム，酸化珪素，酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法、カレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温（約1600℃）で焼成することによって製作される。
キャビティ11ｂは、絶縁基板11の上面側に開口しており、電子部品２を収納し、搭載するための領域となる。このようなキャビティ11ｂは、絶縁基板11用のセラミックグリーンシートのいくつかに、レーザー加工、金型による打ち抜き加工等によって、キャビティ11ｂとなる貫通孔を形成しておくことにより形成される。
配線導体12は、絶縁基板11の表面および内部に設けられている。配線導体12の一端部は、キャビティ11ｂ内に導出されており、配線導体12の他端部は、絶縁基板11の下面に導出している。配線導体12は、配線基板１に搭載された電子部品２と外部の回路基板とを電気的に接続するためのものである。配線導体12は、絶縁基板11の表面または内部に設けられた配線導体と、絶縁基板11を構成する絶縁層を貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。
配線導体12は、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属材料を用いることができる。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基板11となる
セラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11となるセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。配線導体12が貫通導体である場合は、金型、パンチングによる打ち抜き加工、レーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体12用の導体ペーストを充填しておくことによって形成される。
配線導体12の露出する表面には、電解めっき法によってめっき層が被着される。めっき層は、ニッケル，銅，金または銀等の耐食性、接続部材３との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜５μｍ程度のニッケルめっき層と0.1〜３μｍ程度の金めっき層とが、あるいは厚さ１〜10μｍ程度のニッケルめっき層と0.1〜１μｍ程度の銀
めっき層とが、順次被着される。これによって、配線導体12が腐食することを効果的に抑制できるとともに、配線導体12と電子部品２との固着、配線導体12とボンディングワイヤ等の接続部材３との接合、配線導体12と外部の回路基板の配線との接合を強固にできる。
絶縁基板11は、図１および図２に示す例のように、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有しており、搭載部11ａの中央部は下面側に湾曲している。図１および図２に示す例において、一対の溝状の凹部13が、絶縁基板11の最下層の絶縁層に形成されている。キャビティ11ｂの底面は、平面透視にて凹部13と重なる領域が上面側に凸状に湾曲して形成されている。湾曲部14は、絶縁基板11の上面が、一対の凹部13に挟まれる部分において下面側に凸状に湾曲して形成されている。
凹部13および湾曲部14の形成は、例えば、以下の製造方法により製作できる。
絶縁基板11用のセラミックグリーンシート111、211、311、411を準備し、図３（ａ）に示された例のように、それぞれのセラミックグリーンシート111、211、311、411に配線導体12用の導体ペーストをクリーン印刷法等によって所定のパターンに印刷塗布あるいは配線導体12用の貫通孔に充填する。また、上面側となるセラミックグリーンシート111、112には、キャビティ11ｂとなる貫通孔113を形成する。下面側となるセラミックグリーンシ
ート411には、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なる領域に、外周
部に沿った形状の凹部13となる貫通孔113を形成する。
次に、これらのセラミックグリーンシートを積層して加圧することにより、図３（ｂ）に示された例のように、上面側にキャビティ11ｂと下面側に凹部13とを有するセラミック積層体511を形成する。
そして、このセラミック積層体511を焼成することにより、図３（ｃ）に示された例の
ように、湾曲部14を有する絶縁基板11を形成する。セラミック積層体511の下面に平面透
視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13となる貫通孔113を設け
ることによって、セラミック積層体511を焼成した際に、焼成時に発生する搭載部11ａの
反りをセラミック積層体511の下面側に凸とすることが可能となり、下面に平面透視で搭
載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有し、搭載部11ａの中央部は下面側に湾曲している絶縁基板11とすることができる。
なお、図３（ｂ）に示す例のように、平面透視にて、セラミック積層体511のキャビテ
ィ11ｂの底面の凹部13と重なる領域が予め上面側に凸状となるようにしておくと、焼成時に、下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有し、搭載部11ａの中央部は下面側に湾曲している絶縁基板11を形成しやすくなる。
また、キャビティ11ｂ内の凹部13とは平面透視にて重ならない領域と凹部13内とにそれぞれ焼成用治具を入れておくと、セラミック積層体511を焼成する際に、キャビティ11ｂ
の底面において、平面透視にて凹部13と重なる領域を上面側に凸状にするとともに、絶縁基板11の搭載部11ａの中央部が下面側に凸状に湾曲している湾曲部14を形成することができる。
なお、上述の例では、セラミック積層体511を焼成する際に、絶縁基板11の上面に湾曲
部14を形成しているが、セラミック積層体511の上面を予め下面側に凸状となるように湾
曲状に形成した後、セラミック積層体511を焼成することにより、湾曲部14を有する絶縁
基板11を形成しても構わない。このようなセラミック積層体511は、例えば、セラミック
積層体511のキャビティ11ｂの底面を押圧したり、あるいはセラミック積層体511の下面側から吸引することにより形成することができる。
また、セラミック積層体511の下面に設けられる凹部13は、平面透視において、上面に
設けられたキャビティ11ｂの側壁よりも内側から外側となる位置に設けておくことにより、下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有する配線基板１を効率よく製作することができる。
また、上述に示す例では、絶縁基板11は４層の絶縁層より形成しているが、これ以外の層数であっても構わない。
配線基板１の上面に、電子部品２が搭載することによって電子装置を作製できる。配線基板１に搭載される電子部品２は、ＩＣチップ，ＬＳＩチップ等の半導体素子，発光素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって搭載領域11ａに固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と配線導体12とが電気的に接続されることによって配線基板１に搭載される。また、配線基板１には、複数の電子部品２を搭載しても良いし、必要に応じて、抵抗素子、容量素子等の小型の電子部品を搭載しても良い。また、電子部品２は必要に応じて、樹脂、ガラス等からなる封止材、樹脂、ガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の配線基板１によれば、上面に電子部品２を搭載するための搭載部11ａを有する絶縁基板11を含み、絶縁基板11は、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有し、搭載部11ａの中央部は下面側に湾曲していることにより、電子部品２を搭載部11ａに搭載する場合に電子部品２が傾くことはなくなる。
電子部品２が、例えば、撮像素子の場合には、正常な画像が得られるものとすることができる。電子部品２が、例えば、発光素子の場合には、所定の方向に良好に光を放射することができる。
本実施形態の電子装置によれば、上記構成の配線基板１と、配線基板１に搭載された電子部品２とを有していることから、電子部品が搭載部に良好に搭載され、特性に関して向上されたものとなる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図４および図５を参照しつつ説明する。
本発明の第２の実施形態における電子装置において、上記した第１の実施形態の電子装
置と異なる点は、図４および図５に示された例のように、絶縁基板11の下面に、平面透視において絶縁基板11の搭載部11ａよりも小さい領域に、金属層15が形成されている点である。
金属層15は、上述の配線導体12と同様の方法により製作されるが、金属層15用の導体ペーストは、セラミック積層体を焼成した際に、セラミック積層体よりも焼成収縮率が小さい、すなわち、セラミック積層体の焼成収縮率よりも小さくなるように焼成収縮率を調整したものが有効に用いられる。例えば、セラミック積層体のキャビティ11ｂの底面を予め上面側に凸状に湾曲となるように形成した後、焼成時に、平面透視で金属層15と重なる領域が下面側に凸状に湾曲するようにしても構わない。
本発明の第２の実施形態の配線基板１によれば、上面に電子部品２を搭載するための搭載部11ａを有する絶縁基板11を含み、絶縁基板11は、絶縁基板11の下面に平面透視で搭載部11ａの外周部と重なり、外周部に沿った形状の凹部13を有し、搭載部11ａの中央部は下面側に湾曲していることにより、電子部品２を搭載部11ａに搭載する場合に電子部品２が傾くことはなくなる。
第２の実施形態は、第１の実施形態と比較して、絶縁基板１の厚みが薄い場合に有効に利用することが出来る。
また、配線基板１は、図１〜図５に示す例のように、搭載部11ａは平面視で矩形状であり、平面透視で矩形状の搭載部11ａの対向する２辺にそれぞれ重なる２つの凹部を有していることから、平面透視で矩形状の搭載部11ａの対向する４辺にそれぞれ重なる４つの凹部を有している場合よりも、搭載部11ａの中央部を下面側に容易に湾曲させることができ、また電子部品２を搭載部11ａに搭載する場合に電子部品２が傾くのを効果的に抑制することができる。
なお、第２の実施形態においては、絶縁基板11の下面に金属層15を設けているが、金属層15の代わりに、セラミック積層体を焼成する際に、セラミック積層体よりも焼成収縮率が小さい絶縁補助層を用いても構わないし、金属層15の表面を、部分的あるいは全体的に絶縁補助層により被覆しても構わない。
このような絶縁補助層は、絶縁基板11と実質的に同質のセラミック粉末に適当な有機バインダーおよび溶媒等を添加混合して得たセラミックペーストを、絶縁基板11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11となるセラミックグリーンシートと同時に焼成することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、配線導体12の他端部は、絶縁基板11の下面に導出しているが、絶縁基板11の上面や側面に導出しても構わない。例えば、絶縁基板11の側面に溝が設けられており、溝の内面に導体の被着された、いわゆるキャスタレーション導体を有していてもよい。
また、図１に示される例のように、絶縁基板11の下面に凹部13が形成されている場合、凹部13の下面に配線導体12の他端部を導出させていても構わない。
また、図１〜図５に示す例において、凹部13は、平面透視において、電子部品２の対向する２辺に沿って設けているが、例えば、平面透視において、電子部品２の４辺に沿ってて形成しても構わない。
また、図１〜図５に示す例において、キャビティ11ｂは、平面視における開口が矩形状
であって、断面視における内壁面が垂直形状としているが、平面視における開口が円形状であって、断面視における内壁面が傾斜した形状であっても構わない。キャビティ11ｂが円形状である場合には、搭載される電子部品２の大きさに合わせて、絶縁基板11の下面に平面透視で搭載部11ａの外周に部と重なり、外周部に沿った形状の凹部13を形成しておけばよい。
また、配線基板１は、平板形状のものであっても構わないし、絶縁基板11の両面にキャビティ11ｂを有するものであっても構わない。
また、配線基板１は、多数個取り配線基板の形態で製作されていても構わない。
１・・・・配線基板
11・・・・絶縁基板
11ａ・・・搭載部
11ｂ・・・キャビティ
12・・・・配線導体
13・・・・凹部
14・・・・湾曲部
15・・・・金属層
２・・・・電子部品
３・・・・接続部材

Claims (3)

  1. 上面に電子部品を搭載するための搭載部を有する絶縁基板を含み、
    該絶縁基板は、該絶縁基板の下面に平面透視で前記搭載部の外周部と重なり、該外周部に沿った形状の凹部を有し、前記搭載部の中央部は下面側に湾曲していることを特徴とする配線基板。
  2. 前記搭載部は平面視で矩形状であり、平面透視で前記矩形状の前記搭載部の対向する２辺にそれぞれ重なる２つの前記凹部を有していることを特徴とする請求項１に記載の配線基板。
  3. 請求項１に記載の配線基板と、
    前記搭載部に搭載された前記電子部品とを有することを特徴とする電子装置。
JP2013200033A 2013-09-26 2013-09-26 配線基板および電子装置 Active JP6121860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013200033A JP6121860B2 (ja) 2013-09-26 2013-09-26 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013200033A JP6121860B2 (ja) 2013-09-26 2013-09-26 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2015069981A true JP2015069981A (ja) 2015-04-13
JP6121860B2 JP6121860B2 (ja) 2017-04-26

Family

ID=52836418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013200033A Active JP6121860B2 (ja) 2013-09-26 2013-09-26 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP6121860B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225580A (ja) * 2015-06-04 2016-12-28 日本特殊陶業株式会社 セラミックパッケージおよびその製造方法
WO2022137503A1 (ja) * 2020-12-25 2022-06-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005071A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005071A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225580A (ja) * 2015-06-04 2016-12-28 日本特殊陶業株式会社 セラミックパッケージおよびその製造方法
WO2022137503A1 (ja) * 2020-12-25 2022-06-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ
JP7554285B2 (ja) 2020-12-25 2024-09-19 Ｎｇｋエレクトロデバイス株式会社 パッケージおよびセラミックス基板

Also Published As

Publication number Publication date
JP6121860B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6133854B2 (ja) 配線基板および電子装置
JP6140834B2 (ja) 配線基板および電子装置
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP2009170499A (ja) パッケージ
JP2014127678A (ja) 配線基板および電子装置
US9883589B2 (en) Wiring board, and electronic device
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP6121860B2 (ja) 配線基板および電子装置
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
JP2005160007A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2012114278A (ja) 配線基板および多数個取り配線基板
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
JP6140831B2 (ja) 発光素子搭載用パッケージおよび発光装置
JPWO2018097313A1 (ja) 配線基板、電子装置および電子モジュール
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2017055056A (ja) 光素子搭載用パッケージおよび電子装置
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6001464B2 (ja) 配線基板および電子装置
JP5806164B2 (ja) センサ装置用部品およびセンサ装置
JP6258768B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150