CN114300437A - 一种无框架的半导体封装结构及其制备工艺 - Google Patents

一种无框架的半导体封装结构及其制备工艺 Download PDF

Info

Publication number
CN114300437A
CN114300437A CN202210102864.9A CN202210102864A CN114300437A CN 114300437 A CN114300437 A CN 114300437A CN 202210102864 A CN202210102864 A CN 202210102864A CN 114300437 A CN114300437 A CN 114300437A
Authority
CN
China
Prior art keywords
layer
nickel
chip
plated
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210102864.9A
Other languages
English (en)
Inventor
雒继军
林品旺
梁晓峰
徐周
李伟光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Original Assignee
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOSHAN BLUE ROCKET ELECTRONICS CO LTD filed Critical FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority to CN202210102864.9A priority Critical patent/CN114300437A/zh
Publication of CN114300437A publication Critical patent/CN114300437A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种无框架的半导体封装结构及其制备工艺，半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；至少一个镀银层的顶面通过粘结层连接有一个芯片，引线的一端与一个芯片的顶部连接，引线的另一端与另一个芯片的顶部或另一个镀银层的顶部连接；塑封体由上至下包围引线、芯片、粘结层、镀银层和镀镍支撑体，且塑封体向下包围镀金层的顶部和外侧面，镀金层的底面平齐于塑封体的底面，镀金层的底面与外部电性连接；通过引线连接的芯片与镀银层、镀镍支撑体和镀金层构成电气连接通道；电镀成型的载体基岛之间相互独立，且具有更小的厚度。

Description

一种无框架的半导体封装结构及其制备工艺
技术领域
本发明涉及半导体技术领域，尤其涉及一种无框架的半导体封装结构及其制备工艺。
背景技术
现有技术的半导体是以框架为基岛进行封装生产的，框架为金属材质，采用冲压或者蚀刻成型，框架的背面覆有粘胶层，容易出现拱起，导致塑封后出现溢胶和残胶现象，影响产品的管脚可焊性，并且背面有粘胶层的框架，成型切割后四周有连筋露出，容易出现分层和毛刺，影响产品的可靠性和成品合格率；再者，框架本体的厚度为0.2mm以上，在结构上的自身缺陷阻碍了更薄的封装要求的实现。
因此，现有技术的含有框架的半导体结构，难于满足目前的轻便化、多功能化、高集成度和高可靠性的消费电子产品的品质要求。
发明内容
针对上述问题，本发明的目的在于提出一种无框架的半导体封装结构，以满足更薄的封装要求。
本发明的另一目的在于提出一种无框架的半导体封装结构的制备工艺，可制备具有良好的导电和导热性能的超薄半导体以满足市场需求。
为达此目的，本发明采用以下技术方案：
一种无框架的半导体封装结构，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；
所述载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；
至少一个所述镀银层的顶面通过所述粘结层连接有一个所述芯片，所述引线的一端与一个所述芯片的顶部连接，所述引线的另一端与另一个所述芯片的顶部或另一个所述镀银层的顶部连接；
所述塑封体由上至下包围所述引线、所述芯片、所述粘结层、所述镀银层和所述镀镍支撑体，且所述塑封体向下包围所述镀金层的顶部和外侧面，所述镀金层的底面平齐于所述塑封体的底面，所述镀金层的底面与外部电性连接。
进一步的，还包括金属基板；
所述金属基板位于所述塑封体和所述镀金层的下方，所述金属基板的顶面用于承载所述半导体封装单元中的所述镀金层和所述塑封体。
具体的，所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的顶部边缘的表面弯曲下垂；
所述镀银层的边缘外突出于所述镀镍支撑体的顶部边缘0.005-0.055mm；
所述镀镍支撑体的底面与所述镀金层的顶面的形状大小一致；
所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；
所述镀银层的边缘和所述镀镍支撑体的顶部边缘分别与所述塑封体形成相互卡扣的机械连接结构。
优选的，所述镀银层的底面与所述镀镍支撑体的顶面的形状大小一致；
所述镀银层的厚度不小于0.002mm。
优选的，所述镀金层的厚度不小于0.00005mm。
优选的，所述载体基岛的整体厚度为0.060±0.02mm，所述镀镍支撑体的厚度为0.05±0.005mm。
进一步的，每一所述半导体封装单元中的位于同一侧的所述载体基岛的一角均经倒角处理，用于标识所述半导体封装单元的极性方向。
进一步的，本发明还提出了以上所述的无框架的半导体封装结构的制备工艺，包括以下步骤：
S1)以平直无翘曲的金属基板的顶面为所述载体基岛的电镀生长平面，在所述金属基板的顶面等间距地设置四个块作为支撑所述载体基岛生长的区域；
S2)在每个所述块内等间距地以阵列排布并电镀生成所述镀金层；
S3)采用逐层生长技术，在所述镀金层的表面生长形成所述镀镍支撑体；
S4)在所述镀镍支撑体的表面电镀生长形成所述镀银层，制得所述载体基岛，按照阵列分布且相邻的两个所述载体基岛配对组成一个封装基体，将所述封装基体中的一个所述载体基岛的一角进行倒直角加工处理，并定义该所述载体基岛为第一引脚，定义与之配对的另一所述载体基岛为第二引脚；
S5)以匹配所述镀金层的尺寸对晶圆划片，制得所述芯片；
S6)在所述载体基岛的表面涂刷粘结材料，将所述芯片安放于所述载体基岛的表面，得到含所述粘结材料的待封装体；
S7)若选用单芯结构的，先通过高温固化方式使所述粘结材料固化形成所述粘结层，再通过所述引线将位于所述第一引脚的所述芯片顶部的焊点与所述第二引脚的顶面的所述镀银层连接；若选用双芯结构，先通过高温固化方式使所述粘结材料固化形成所述粘结层；再通过所述引线将位于所述第一引脚的所述芯片的焊点与位于所述第二引脚的所述芯片的焊点进行连接；
S8)通过注塑机和模具，将四个所述块内的所述引线、所述芯片、所述粘结层和所述基岛载体用塑封料进行注塑包封，形成四个封装块；
S9)使用物理方法去除位于所述封装块底部的所述金属基板，露出所述镀金层的底面，得到以所述块为单位的封装体；
S10)采用金属刀将所述封装体分划成以所述封装基体为单位的个体，制得所述半导体封装单元。
优选的，步骤S2)中，所述镀金层的尺寸设置为0.23mm*0.19mm，所述镀金层的厚度不小于0.00005mm；
步骤S3)中，所述镀镍支撑体的顶部的尺寸设置为0.27mm*0.23mm，所述镀镍支撑体的厚度为0.05±0.005mm；所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的所述顶部边缘的表面弯曲下垂；
步骤S4)中，所述镀银层的厚度不小于0.002mm，所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；所述镀银层向下投影的尺寸与所述镀镍支撑体向下投影的尺寸相同；制得所述载体基岛的整体厚度为0.060±0.02mm；
步骤S5)中，所述芯片为100±50μm厚度芯片，使用单刀或双刀划片。
优选的，步骤S6)中，所述芯片的贴片方式采用粘胶方式、回流焊焊接或波峰焊焊接方式。
本发明的技术方案的有益效果为：所述无框架的半导体封装结构，采用无框架连筋的布局，相比传统的带框架结构的半导体封装单元具有更小的厚度，有利于实现更轻薄且小型化的封装半导体器件的生产，还可提升半导体封装成品的划片工序的生产效率及稳定性；塑封体5全包封芯片3，芯片3与载体基岛1形成垂直连接结构，可缩减热传导的路径，提高快速向外导热的性能，气密性高，产品可靠性好。
进一步的，本发明提出的所述无框架的半导体封装结构的制备工艺，在金属基板6上，通过载体基岛1上可同步进行单芯封装单元和双芯封装单元批量生产，还可根据需要划分为含多个封装单元的多芯封装体，以满足不同的封装设置要求，可节约开模费用，降低生产成本,提升产品的竞争力。
附图说明
图1是本发明的无框架的半导体封装结构的一个实施例的含有单芯结构的封装单元的结构示意图；
图2是本发明的无框架的半导体封装结构的一个实施例的含有双芯结构的封装单元的结构示意图；
图3是本发明的无框架的半导体封装结构的一个实施例的含有多个双芯结构的多芯封装体的结构示意图；
图4是本发明的无框架的半导体封装结构的一个实施例的含有多个单芯结构的多芯封装体的结构示意图；
图5是本发明的无框架的半导体封装结构的一个实施例的金属基板的俯视向的结构示意图；
图6是本发明的无框架的半导体封装结构的一个实施例的制备过程中的载体基岛的结构示意图；
图7是图5的A部分的局部放大图；
图8是采用倒装芯片工艺的多芯封装体的制备过程中的结构示意图；
其中：载体基岛1；粘结层2；芯片3；引线4；塑封体5；金属基板6；镀金层11；镀镍支撑体12；镀银层13。
具体实施方式
下面结合附图1-8并通过具体实施方式来进一步说明本发明的技术方案。
附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以是通过中间媒介间接连接，可以说两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明的具体含义。
在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
一种无框架的半导体封装结构，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体5、引线4、芯片3、粘结层2和两个载体基岛1；
所述载体基岛1包括由下向上逐层电镀形成的镀金层11、镀镍支撑体12和镀银层13；
至少一个所述镀银层13的顶面通过所述粘结层2连接有一个所述芯片3，所述引线4的一端与一个所述芯片3的顶部连接，所述引线4的另一端与另一个所述芯片3的顶部或另一个所述镀银层13的顶部连接；
所述塑封体5由上至下包围所述引线4、所述芯片3、所述粘结层2、所述镀银层13和所述镀镍支撑体12，且所述塑封体5向下包围所述镀金层11的顶部和外侧面，所述镀金层11的底面平齐于所述塑封体5的底面，所述镀金层11的底面与外部电性连接。
如图1-2所示的本发明的所述无框架的半导体封装结构，镀金层11、镀镍支撑体12和镀银层13的组合体定义为载体基岛1，引线4的一端与一个芯片3的顶部连接，引线4的另一端与另一个芯片3的顶部连接，形成双芯片的半导体封装单元；或者，引线4的一端与一个芯片3的顶部连接，引线4的另一端与另一个镀银层13的顶部连接，形成单芯片的半导体封装单元；通过引线4连接的芯片3与镀银层13、镀镍支撑体12和镀金层11构成电气连接通道；电镀成型的载体基岛1之间相互独立，所述半导体封装单元的封装结构采用无框架连筋的布局，相比传统的带框架结构的半导体封装单元具有更小的厚度，有利于实现更轻薄且小型化的封装半导体器件的生产，还可提升半导体封装成品的划片工序的生产效率及稳定性；塑封体5全包封芯片3，芯片3与载体基岛1形成垂直连接结构，可缩减热传导的路径，提高快速向外导热的性能，气密性高，产品可靠性好。
进一步的，还包括金属基板6；
所述金属基板6位于所述塑封体5和所述镀金层11的下方，所述金属基板6的顶面用于承载所述半导体封装单元中的所述镀金层11和所述塑封体5。
如图5-7所示，所采用的金属基板6可选用不锈钢板或铜板，可提高镀银层13、镀镍支撑体12和镀金层11的电镀的生产效率；制备过程中的金属基板6和引线4连接的芯片3与镀银层13、镀镍支撑体12和镀金层11构成电气回路；另外，传统带有框架的半导体封装工艺只能采用树脂刀片进行划片为封装单元，本发明的去除金属基板6后的半导体封装体的划片工序可采用金属刀片进行划片，相比可再度节省材料成本，并且划片的生产速度也可大幅提升，具有良好的制造成本优势。
进一步的，所述镀镍支撑体12的顶部边缘向四周突出于所述镀镍支撑体12的外侧面，且所述镀镍支撑体12的顶部边缘的表面弯曲下垂；
所述镀银层13的边缘外突出于所述镀镍支撑体12的顶部边缘0.005-0.055mm；
所述镀镍支撑体12的底面与所述镀金层11的顶面的形状大小一致；
所述镀银层13的边缘向四周突出于所述镀镍支撑体12的顶部边缘；
所述镀银层13的边缘和所述镀镍支撑体12的顶部边缘分别与所述塑封体5形成相互卡扣的机械连接结构。
如图1-4所示，镀银层13的边缘和镀镍支撑体12的顶部边缘分别与塑封体5形成相互卡扣的机械连接结构，可避免切割过程中所述半导体封装单元的内部结构受外力作用产生分层现象，可有效防止芯片3松脱，还可提高所述半导体封装单元的气密性，防止水汽渗入，提高产品的可靠性。
镀银层13的边缘向四周突出于镀镍支撑体12的顶部边缘，可增加镀银层13的导电和导热面积，还可防止镀银层13厚度过大而引起芯片3出现漏电现象。
具体的，所述镀银层13的底面与所述镀镍支撑体12的顶面的形状大小一致；
所述镀银层13的厚度不小于0.002mm。
镀银层13的厚度不小于0.002mm，可以保证载体基岛1的导电导热性能，满足生产过程中的焊接要求，并且可防止镍层出现迁移现象。
优选的，所述镀金层11的厚度不小于0.00005mm。
镀金层11的厚度不小于0.00005mm，既可保证所述半导体封装成品的导电性能，还可避免镀金层11过厚导致生产成本的增加。
优选的，所述载体基岛1的整体厚度为0.060±0.02mm，所述镀镍支撑体12的厚度为0.05±0.005mm。
常规的框架的厚度均在0.2mm以上，本实施例的载体基岛1的整体厚度控制为0.060±0.02mm，载体基岛1的厚度小于常规的框架厚度的1/3，所述半导体封装单元的总厚度不大于0.3mm，可满足高集成度的封装要求，可实现超薄半导体封装成品的生产。
进一步的，每一所述半导体封装单元中的位于同一侧的所述载体基岛1的一角均经倒角处理，用于标识所述半导体封装单元的极性方向。
如图7所示的在金属基板6的一个电镀生长的块(Block)中,位于封装阵列同一行或列上的每个所述半导体封装单元中的同一侧的其中一个载体基岛1的一角都经过倒角处理，通过倒角的载体基岛1可以识别所述半导体封装单元的极性方向，以便于后期的电子产品制备中使用，可定义经倒角处理的载体基岛1为第一引脚，未做倒角处理的另一载体基岛1为第二引脚。
进一步的，本发明还提出了以上所述的无框架的半导体封装结构的制备工艺，包括以下步骤：
S1)以平直无翘曲的金属基板6的顶面为所述载体基岛1的电镀生长平面，在所述金属基板6的顶面等间距地设置四个块作为支撑所述载体基岛1生长的区域；
S2)在每个所述块内等间距地以阵列排布并电镀生成所述镀金层11；
S3)采用逐层生长技术，在所述镀金层11的表面生长形成所述镀镍支撑体12；
S4)在所述镀镍支撑体12的表面电镀生长形成所述镀银层13，制得所述载体基岛1，按照阵列分布且相邻的两个所述载体基岛1配对组成一个封装基体，将所述封装基体中的一个所述载体基岛1的一角进行倒角加工处理，并定义该所述载体基岛1为第一引脚，定义与之配对的另一所述载体基岛1为第二引脚；
S5)以匹配所述镀金层11的尺寸对晶圆划片，制得所述芯片3；
S6)在所述载体基岛1的表面涂刷粘结材料，将所述芯片3安放于所述载体基岛1的表面，得到含所述粘结材料的待封装体；
S7)若选用单芯结构的，先通过高温固化方式使所述粘结材料固化形成所述粘结层2，再通过所述引线4将位于所述第一引脚的所述芯片3顶部的焊点与所述第二引脚的顶面的所述镀银层13连接；若选用双芯结构，先通过高温固化方式使所述粘结材料固化形成所述粘结层2，通过所述引线4将位于所述第一引脚的所述芯片3的焊点与位于所述第二引脚的所述芯片3的焊点进行连接；
S8)通过注塑机和模具，将四个所述块内的所述引线4、所述芯片3、所述粘结层2和所述基岛载体1用塑封料进行注塑包封，形成四个封装块；
S9)使用物理方法去除位于所述封装块底部的所述金属基板6，露出所述镀金层11的底面，得到以所述块为单位的封装体；
S10)采用金属刀将所述封装体分划成以所述封装基体为单位的个体，制得所述半导体封装单元。
图5所示的是上述实施例的金属基板6，图6和图7所示的制备过程中的金属基板6上的载体基岛1。
在金属基板6上，通过载体基岛1可同步进行单芯封装单元和双芯封装单元批量生产，还可根据需要划分为含多个封装单元的多芯封装体，以满足不同的封装设置要求，可节约开模费用，降低生产成本,提升产品的竞争力。
为了方便产品控制电路的方向识别，步骤S7)中，选用单芯结构时，芯片3可选择放置于第一引脚的上表面，也可选择放置于第二引脚的上表面。
优选的，步骤S2)中，所述镀金层11的尺寸设置为0.23mm*0.19mm，所述镀金层11的厚度不小于0.00005mm；
步骤S3)中，所述镀镍支撑体12的顶部的尺寸设置为0.27mm*0.23mm，所述镀镍支撑体12的厚度为0.05±0.005mm；所述镀镍支撑体12的顶部边缘向四周突出于所述镀镍支撑体12的外侧面，且所述镀镍支撑体12的所述顶部边缘的表面弯曲下垂；
步骤S4)中，所述镀银层13的厚度不小于0.002mm，所述镀银层13的边缘向四周突出于所述镀镍支撑体12的顶部边缘；所述镀银层13向下投影的尺寸与所述镀镍支撑体12向下投影的尺寸相同；制得所述载体基岛1的整体厚度为0.060±0.02mm；
步骤S5)中，所述芯片3为100±50μm厚度芯片，使用单刀或双刀划片。
以上实施例中，镀金层11尺寸为0.23mm*0.19mm，可为后期的所述半导体封装单元使用时提供足够的焊接面积；镀银层13和镀镍支撑体12的尺寸均为0.27mm*0.23mm，镀银层13外突0.04mm，可扩大引线2焊接时焊接面的有效面积；芯片3的厚度为100±50μm可为引线2的焊接弧度预留足够的空间，制得的所述半导体封装单元的厚度不超过0.3mm。
优选的，步骤S6)中，所述芯片3的贴片方式采用粘胶方式、回流焊焊接或波峰焊焊接方式。
芯片3的贴片方式可选择采用粘胶方式、回流焊焊接或波峰焊焊接方式，以适应不同的芯片3，并获得较好的芯片3的安装牢固度。
需要说明的是，如图8所示，若芯片3采用的是倒装芯片工艺，芯片3的两端分别架在两个载体基岛1上，再通过波峰焊或回流焊焊接在两个载体基岛1的顶面，所述芯片3与两个载体基岛1和金属基板6连接形成了电气回路，不需要使用引线4连接并进行步骤S7)的压焊工序。
综上所述，如图1-8所示的本发明的实施例，所述无框架的半导体封装结构，采用无框架连筋的布局，相比传统的带框架结构的半导体封装单元具有更小的厚度，有利于实现更轻薄且小型化的封装半导体器件的生产，还可提升半导体封装成品的划片工序的生产效率及稳定性；塑封体5全包封芯片3，芯片3与载体基岛1形成垂直连接结构，可缩减热传导的路径，提高快速向外导热的性能，气密性高，产品可靠性好。
进一步的，本发明提出的所述无框架的半导体封装结构的制备工艺，在金属基板6上，通过载体基岛1上可同步进行单芯封装单元和双芯封装单元批量生产，还可根据需要划分为含多个封装单元的多芯封装体，以满足不同的封装设置要求，可节约开模费用，降低生产成本,提升产品的竞争力。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种无框架的半导体封装结构，其特征在于，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；
所述载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；
至少一个所述镀银层的顶面通过所述粘结层连接有一个所述芯片，所述引线的一端与一个所述芯片的顶部连接，所述引线的另一端与另一个所述芯片的顶部或另一个所述镀银层的顶部连接；
所述塑封体由上至下包围所述引线、所述芯片、所述粘结层、所述镀银层和所述镀镍支撑体，且所述塑封体向下包围所述镀金层的顶部和外侧面，所述镀金层的底面平齐于所述塑封体的底面，所述镀金层的底面与外部电性连接。
2.根据权利要求1所述的无框架的半导体封装结构，其特征在于，还包括金属基板；
所述金属基板位于所述塑封体和所述镀金层的下方，所述金属基板的顶面用于承载所述半导体封装单元中的所述镀金层和所述塑封体。
3.根据权利要求1所述的无框架的半导体封装结构，其特征在于，所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的顶部边缘的表面弯曲下垂；
所述镀银层的边缘外突出于所述镀镍支撑体的顶部边缘0.005-0.055mm；
所述镀镍支撑体的底面与所述镀金层的顶面的形状大小一致；
所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；
所述镀银层的边缘和所述镀镍支撑体的顶部边缘分别与所述塑封体形成相互卡扣的机械连接结构。
4.根据权利要求3所述的无框架的半导体封装结构，其特征在于，所述镀银层的底面与所述镀镍支撑体的顶面的形状大小一致；
所述镀银层的厚度不小于0.002mm。
5.根据权利要求1所述的无框架的半导体封装结构，其特征在于，所述镀金层的厚度不小于0.00005mm。
6.根据权利要求1所述的无框架的半导体封装结构，其特征在于，所述载体基岛的整体厚度为0.060±0.02mm，所述镀镍支撑体的厚度为0.05±0.005mm。
7.根据权利要求1所述的无框架的半导体封装结构，其特征在于，每一所述半导体封装单元中的位于同一侧的所述载体基岛的一角均经倒角处理，用于标识所述半导体封装单元的极性方向。
8.根据权利要求1-7任一所述的无框架的半导体封装结构的制备工艺，其特征在于，包括以下步骤：
S1)以平直无翘曲的金属基板的顶面为所述载体基岛的电镀生长平面，在所述金属基板的顶面等间距地设置四个块作为支撑所述载体基岛生长的区域；
S2)在每个所述块内等间距地以阵列排布并电镀生成所述镀金层；
S3)采用逐层生长技术，在所述镀金层的表面生长形成所述镀镍支撑体；
S4)在所述镀镍支撑体的表面电镀生长形成所述镀银层，制得所述载体基岛，按照阵列分布且相邻的两个所述载体基岛配对组成一个封装基体，将所述封装基体中的一个所述载体基岛的一角进行倒角加工处理，并定义该所述载体基岛为第一引脚，定义与之配对的另一所述载体基岛为第二引脚；
S5)以匹配所述镀金层的尺寸对晶圆划片，制得所述芯片；
S6)在所述载体基岛的表面涂刷粘结材料，将所述芯片安放于所述载体基岛的表面，得到含所述粘结材料的待封装体；
S7)若选用单芯结构的，先通过高温固化方式使所述粘结材料固化形成所述粘结层，再通过所述引线将位于所述第一引脚的所述芯片顶部的焊点与所述第二引脚的顶面的所述镀银层连接；若选用双芯结构，先通过高温固化方式使所述粘结材料固化形成所述粘结层；再通过所述引线将位于所述第一引脚的所述芯片的焊点与位于所述第二引脚的所述芯片的焊点进行连接；
S8)通过注塑机和模具，将四个所述块内的所述引线、所述芯片、所述粘结层和所述基岛载体用塑封料进行注塑包封，形成四个封装块；
S9)使用物理方法去除位于所述封装块底部的所述金属基板，露出所述镀金层的底面，得到以所述块为单位的封装体；
S10)采用金属刀将所述封装体分划成以所述封装基体为单位的个体，制得所述半导体封装单元。
9.根据权利要求8所述的无框架的半导体封装结构的制备工艺，其特征在于，步骤S2)中，所述镀金层的尺寸设置为0.23mm*0.19mm，所述镀金层的厚度不小于0.00005mm；
步骤S3)中，所述镀镍支撑体的顶部的尺寸设置为0.27mm*0.23mm，所述镀镍支撑体的厚度为0.05±0.005mm；所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的所述顶部边缘的表面弯曲下垂；
步骤S4)中，所述镀银层的厚度不小于0.002mm，所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；所述镀银层向下投影的尺寸与所述镀镍支撑体向下投影的尺寸相同；制得所述载体基岛的整体厚度为0.060±0.02mm；
步骤S5)中，所述芯片为100±50μm厚度芯片，使用单刀或双刀划片。
10.根据权利要求8所述的无框架的半导体封装结构的制备工艺，其特征在于，步骤S6)中，所述芯片的贴片方式采用粘胶方式、回流焊焊接或波峰焊焊接方式。
CN202210102864.9A 2022-01-27 2022-01-27 一种无框架的半导体封装结构及其制备工艺 Pending CN114300437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210102864.9A CN114300437A (zh) 2022-01-27 2022-01-27 一种无框架的半导体封装结构及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210102864.9A CN114300437A (zh) 2022-01-27 2022-01-27 一种无框架的半导体封装结构及其制备工艺

Publications (1)

Publication Number Publication Date
CN114300437A true CN114300437A (zh) 2022-04-08

Family

ID=80978260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210102864.9A Pending CN114300437A (zh) 2022-01-27 2022-01-27 一种无框架的半导体封装结构及其制备工艺

Country Status (1)

Country Link
CN (1) CN114300437A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504742A (zh) * 2023-06-21 2023-07-28 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504742A (zh) * 2023-06-21 2023-07-28 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法
CN116504742B (zh) * 2023-06-21 2023-12-08 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
US7956459B2 (en) Semiconductor device and method of assembly
CN102074541A (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN114300437A (zh) 一种无框架的半导体封装结构及其制备工艺
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
KR20000035739A (ko) 반도체 장치의 제조 방법
CN1855450A (zh) 高散热性的半导体封装件及其制法
KR100369203B1 (ko) 반도체 장치의 제조 방법
CN216671626U (zh) 一种无框架的半导体封装结构
JP4073098B2 (ja) 半導体装置の製造方法
TW451365B (en) Semiconductor package with dual chips
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
JP4979661B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
CN212113712U (zh) 一种半导体封装引线框架
JP5121807B2 (ja) 半導体装置の製造方法
JP5555065B2 (ja) 半導体装置およびその製造方法
JP2002050720A (ja) 半導体装置の製造方法
JP2017183417A (ja) 半導体装置
JP4162303B2 (ja) 半導体装置の製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
JP2020205451A (ja) 半導体装置用基板、半導体装置の製造方法
CN202339913U (zh) 一种无载体栅格阵列ic芯片封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination