JP6502874B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6502874B2
JP6502874B2 JP2016027371A JP2016027371A JP6502874B2 JP 6502874 B2 JP6502874 B2 JP 6502874B2 JP 2016027371 A JP2016027371 A JP 2016027371A JP 2016027371 A JP2016027371 A JP 2016027371A JP 6502874 B2 JP6502874 B2 JP 6502874B2
Authority
JP
Japan
Prior art keywords
support tape
daf
nominal
tape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016027371A
Other languages
English (en)
Other versions
JP2016201533A (ja
Inventor
努 藤田
努 藤田
向田　秀子
秀子 向田
佳史 杉沢
佳史 杉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to TW105106578A priority Critical patent/TWI624029B/zh
Priority to CN201610213415.6A priority patent/CN106057792B/zh
Publication of JP2016201533A publication Critical patent/JP2016201533A/ja
Application granted granted Critical
Publication of JP6502874B2 publication Critical patent/JP6502874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Description

本実施形態は、半導体装置の製造方法に関する。
ウェハは半導体チップに個片化される前に、サポートテープに接着されて取り扱われる場合がある。
特開２００２−９０１８号明細書 特開２００４−１８６３９８号明細書 特開２０１４−１３５３７６号明細書 特開２０１４−８２４４５号明細書
本実施形態の課題は、チップの個片化を安定して行うことである。
本実施形態の半導体装置の製造方法は、半導体ウェハの第一の面に第一のサポートテープを貼りつける工程と、前記半導体ウェハを複数の半導体チップに個片化する工程と、前記複数の半導体チップの第二の面に第二のサポートテープを第一方向に貼り付ける工程と、前記複数の半導体チップから前記第一のサポートテープを剥離する工程と、前記第二のサポートテープを延伸させることで、前記半導体チップの間の距離を広げる工程と、を備える半導体装置の製造方法であって、前記第二の半導体サポートテープは、第一方向の伸びに対して生ずる公称応力と前記第一方向と直交し前記サポートテープの面内にある方向である第二方向の伸びに対して生ずる公称応力の比が、０．７〜１．４であり、降伏時伸び率が９０％以上であり、幅２０ｍｍのとき２％伸ばすために必要な力が、２４℃において２．８[Ｎ]より大きく、７０℃において、１．６[Ｎ]より大きく、貼付け後に常温において、前記第一方向への公称ひずみが１．９％以下である。
第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 （Ａ）図１２のＳ１領域の拡大図であって、エキスパンド前の第二のサポートテープ１００及び半導体チップ８０を示した模式的な断面図、（Ｂ）図１３のＳ２領域の拡大図であって、エキスパンドした後の第二のサポートテープ１００及び半導体チップ８０を示した模式的な断面図。 （Ａ）ＤＡＦ剥がれ不良を説明した模式的な断面図、（Ｂ）ＤＡＦ割断不良を説明した模式的な断面図。 （Ａ）公称ひずみにおける降伏時伸び率が小さい場合の第二のサポートテープの公称ひずみと公称応力の関係を示した模式的なグラフ、（Ｂ）公称ひずみにおける降伏時伸び率が大きい場合の第二のサポートテープの公称ひずみと公称応力の関係を示した模式的なグラフ。 公称ひずみにおける第二のサポートテープの降伏時伸び率が異なる実施例と比較例について、エキスパンドした後の距離Ｄを測定した結果を示したグラフ。 （Ａ）異方性が大きい場合の第二のサポートテープの公称ひずみと公称応力の関係を示した模式的なグラフ、（Ｂ）異方性が小さい場合の第二のサポートテープの公称ひずみと公称応力の関係を示した模式的なグラフ。 （Ａ）エキスパンドした後における、半導体チップ８０の上面からの平面図、（Ｂ）異方性が大きい場合の図（Ａ）におけるＳ３領域の拡大図、（Ｃ）異方性が小さい場合の図（Ａ）におけるＳ３領域の拡大図。 第二のサポートテープのＸ方向とＹ方向の公称応力の比が異なる実施例と比較例について、エキスパンドした後の距離Ｄを測定した結果を示したグラフ。 第二のサポートテープのＸ方向のテープの公称ひずみと、ＤＡＦ割断不良率の関係を示したグラフ。 比較例１、比較例２、実施例の第二のサポートテープについて、エキスパンドした後の貼り付け時のテープ公称ひずみ、距離Ｄ、ＤＡＦ割断不良を測定した結果を示した表。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な斜視図。 第一の実施形態に係る半導体装置の製造方法を説明する模式的な断面図。 公称ひずみ・公称応力と、真ひずみ・真応力とを説明する模式的な図。 （Ａ）あるサンプルにおける公称ひずみと公称応力との関係を示したグラフと、（Ｂ）同じサンプルにおける真ひずみ・真応力との関係を示したグラフ。 複数のサンプルのＤＡＦ割断不良の評価結果と、公称ひずみ・公称応力を用いた際の降伏時伸び率と、真応力を用いた際の破断時又は降伏時における公称ひずみと真ひずみと、をまとめた表。
以下、図面を参照して実施形態について説明する。以下の説明において、略同一の機能及び構成要素については、同一符号を付す。
なお、本明細書及び図面においては、半導体ウェハ１０が半導体チップ８０と欠けチップ８５に個片化されていたとしても、それらがテープなどで固定化され、およそウェハの形状を維持している場合は、半導体ウェハ１０と記載する場合がある。
（第１実施形態の半導体装置の製造方法）
図１〜図１４は、第一の実施形態の半導体装置の製造方法を説明する図である。
図１及び図２に示すように、半導体ウェハ１０はダイシングされる。
半導体ウェハ１０は、第一の面１０ａと第二の面１０ｂを有する。第一の面１０ａは、ＮＡＮＤ素子、トランジスタ、配線等（図示せず）が形成された素子面である。第二の面１０ｂは、第一の面１０ａとは反対側の面である。
図１及び図２に示すように、半導体ウェハ１０の第一の面１０ａには、ダイシングブレード２０を用いて、ブレード溝３０が形成される。ブレード溝３０は、例えば、格子状に設けられる。ブレード溝３０は、半導体ウェハ１０の厚さよりも浅く形成される。
図３及び図４に示すように、第一の面１０ａに第一のサポートテープ５０が貼り付けられる。第一のサポートテープ５０は、例えば、バックグラインドテープである。第一のサポートテープ５０は、ローラー４０を用いて、第一の面１０ａに貼り付けられる。
図５及び図６に示すように、第二の面１０ｂは、研削砥石６０を用いて、研削される。
第二の面１０ｂは、研削により、第一の面１０ａに近づく。そして、第二の面１０ｂは、ブレード溝３０と接触する。すると、ブレード溝３０は、第一の面１０ａと第二の面１０ｂに貫通する。そして、半導体ウェハ１０は、ブレード溝３０により、複数の半導体チップ８０と欠けチップ８５に個片化される。半導体チップ８０及び欠けチップ８５は、第一のサポートテープに貼り付けられた状態のままなので、離散しない。
なお、半導体チップ８０は半導体装置の製品として出荷されるチップをいい、欠けチップ８５は、半導体装置の製品としては出荷されないチップをいう。半導体ウェハ１０の半導体チップ８０又は欠けチップ８５への分割の個数は任意である。
半導体チップ８０も、半導体ウェハ１０と同様に、第一の面８０ａと第二の面８０ｂを有する。第一の面８０ａは，ＮＡＮＤ素子、トランジスタ、配線等（図示せず）が形成された素子面である。第一の面８０ａは、第一のサポートテープ５０に貼り付けられた面である。第二の面８０ｂは、第一の面８０ａとは反対側の面である。
欠けチップ８５は、以降の説明において、半導体チップ８０と同様に処理されればよい。そこで、欠けチップ８５の説明は、必要な場合を除いて省略する。
図７及び図８に示すように、第二のサポートテープ１００が、半導体チップ８０の第二の面８０ｂとサポートリング１１０に貼り付けられる。
第一のサポートテープ５０に貼り付けられた半導体チップ８０は、第一のサポートテープ５０とともに、上下が反転される。サポートリング１１０は、複数の半導体チップ８０の外側に配置される。そして、第二のサポートテープ１００は、ローラー１１５を用いて、第二の面８０ｂ及びサポートリング１１０に貼り付けられる。
第二のサポートテープ１００は、例えばモーター１１７等を用いて、引っ張られた状態で、第二の面８０ｂおよびサポートリング１１０に貼り付けられる。第二のサポートテープ１００は引っ張られながら貼り付けられるため、第二のサポートテープ１００と第二の面８０ｂ、第二のサポートテープ１００とサポートリング１１０の間に隙間を少なく、第二のサポートテープ１００は貼り付けられる。
なお、ローラー１１５とモーター１１７の間には、任意の数のローラー等を配置して構わない。モーターは、任意の種類のモーターで構わない。また、モーターでなくとも、第二のサポートテープ１００を引っ張ることができれば、任意の手段で構わない。
ローラー１１５を用いて、第二のサポートテープが接着されていく方向をＸ方向と呼び、Ｘ方向と直交する方向をＹ方向と呼ぶ。別の言い方をすれば、ローラー１１５の半導体チップ８０に対する相対的な進行方向がＸ方向であり、ローラー１１５の延伸方向がＹ方向である。
なお、Ｘ方向は、第二のサポートテープのＭＤ（Machine Direction）と一致する場合がある。また、Ｙ方向は第二のサポートテープのＴＤ（Transverse Direction）と一致する場合がある。
第二のサポートテープ１００については、後に詳しく説明する。
図９及び図１０は、第二のサポートテープ１００が第二の面８０ｂ及びサポートリング１１０に貼り付けられた後、再度上下を反転された状態を示した模式的な斜視図及び断面図である。
なお、図９及び図１０は、第二のサポートテープ１００が、サポートリング１１０の下面で切断された状態を示しているが、これに限られない。例えば、第二のサポートテープ１００は、サポートリング１１０の外側で切断されていても構わないし、切断されていなくとも構わない。
図１１及び図１２に示すように、第一のサポートテープ５０が半導体チップ８０から剥離される。半導体チップ８０は、第二のサポートテープ１００に貼り付けられている。つまり、半導体チップ８０は、第二のサポートテープ１００を介して、サポートリング１１０と繋がっているため、第一のサポートテープ５０を半導体チップ８０から剥離可能である。
図１３に示すように、第二のサポートテープ１００は、伸長（エキスパンド）される。
半導体チップ８０は、治具１２０を用いて、サポートリング１１０に対して上方に押し出される。この第二のサポートテープ１００が押し出された長さをエキスパンド量Ｈと呼ぶ。第二のサポートテープ１００がエキスパンドされることで、個片化された半導体チップ８０間の距離Ｄは広がる。
より詳細に、エキスパンド時の第二のサポートテープ１００の伸び方について説明する。エキスパンド時に第二のサポートテープ１００はサポートリング１１０に貼り付けられている。そして、第二のサポートテープ１００は、治具１２０で引き伸ばされる。そして、治具１２０と第二のサポートテープ１００の間には摩擦力が生じるため、まず引き伸ばされるのは、サポートリング１１０と治具１２０の間の領域Ａである。
領域Ａが十分に引き伸ばされ、第二のサポートテープ１００に生じた応力が治具１２０と第二のサポートテープの摩擦力を上回ると半導体チップ８０の下方の領域Ｂが引き伸ばされる。
そこで、例えば、第二のサポートテープ１００が伸びやすい、即ち、第二のサポートテープの伸ばした長さ（公称ひずみ（Normal Strain））に対して生じる公称応力(Normal Stress)が小さいと、領域Ｂは引き伸ばされにくい。逆に、第二のサポートテープ１００が伸びにくい、即ち、公称ひずみに対して生じる公称応力が大きいと、領域Ｂは引き伸ばされやすい。
図１４に示すように、半導体チップ８０は、例えば、吸着コレット１４０を備えたピックアップ機構１５０を用いて、ピックアップされて、基板、あるいは他の半導体チップへの実装工程などの、半導体装置の所定の製造工程に搬送される。なお、半導体チップ８０は、ピックアップ時に、第二のサポートテープの一部が付着した状態であっても構わない。なお、具体的には、後述するＤＡＦ（図示せず）が、半導体チップ８０とともに、ピックアップされてもよい。
（第二のサポートテープについて）
図１５（Ａ）及び図１５（Ｂ）を用いて、第二のサポートテープ１００についてさらに詳細を説明する。図１５（Ａ）及び図１５（Ｂ）は、それぞれ、エキスパンド前及びエキスパンドした後の第二のサポートテープ１００及び半導体チップ８０を示した模式的な断面図である。
第二のサポートテープ１００は、例えば、基材層２２０、粘着剤層２１０、ＤＡＦ(Die Attach Film)２００を有する。
基材層２２０は、例えば、ポリエチレンテレフタラート、ポリオレフィン、等の合成樹脂を含む。
粘着剤層２１０は、基材層２２０及びＤＡＦ２００を貼り合わせる任意の材料である。粘着剤層２１０は、例えば、エポキシ樹脂、ポリイミド、アクリル樹脂、ポリオレフィン、シリコーン等の合成樹脂を含む。
ＤＡＦ２００は、例えば、アクリル樹脂、ポリイミド、エポキシ樹脂を含む。
図１５（Ｂ）に示すように、第二のサポートテープ１００の一部は、エキスパンドによって、半導体チップ毎に切断される。具体的には、第二のサポートテープに含まれるＤＡＦ２００が、エキスパンドによって切断される。
このエキスパンドによるＤＡＦの切断の際、例えば、ＤＡＦ割断不良、及びＤＡＦ剥がれ不良が発生する可能性がある。図１６（Ａ）及び図１６（Ｂ）を用いて、この不良について説明する。なお、図１６（Ａ）及び図１６（Ｂ）は、図１３のＳ２領域の拡大図相当の図である。
図１６（Ａ）は、ＤＡＦ剥がれ不良を示した模式的な断面図である。ＤＡＦ剥がれ不良は、ＤＡＦ２００が粘着剤層２１０から剥がれる不良である。半導体チップ８０及びＤＡＦ２００は、その位置がずれ、場合によっては、飛散する。そのため、半導体チップ８０及びＤＡＦ２００のピックアップが困難となる。
エキスパンド時に、半導体チップ８０及びその下部のＤＡＦ２００は、粘着剤層２１０の張力により四方に引っ張られている。ここで、例えば、エキスパンド量Ｈが大きい場合、粘着剤層２１０の張力が粘着剤層２１０とＤＡＦ２００との密着力を上回る場合がある。この張力が密着力を上回る場合、ＤＡＦ２００は、粘着剤層２１０に付着できなくなる。すなわち、図１６（Ａ）に示すようなＤＡＦ剥がれ不良が生じる。
今回は、出願人の実験により、ＤＡＦ剥がれ不良とエキスパンド量Ｈとの関係が確認された。そして、エキスパンド量Ｈが８ｍｍより大きい場合に、特にＤＡＦ剥がれ不良が顕著に発生した。また、ＤＡＦ２００と粘着剤層２１０との間の粘着力が、０．１Ｎ／２５ｍｍ以上であるほうがＤＡＦ剥がれ不良の防止には好ましい。
図１６（Ｂ）は、ＤＡＦ割断不良を示した模式的な断面図である。ＤＡＦ割断不良は、ＤＡＦ２００が十分に割断されない不良である。ＤＡＦ２００は複数の半導体チップ８０に接着しているため、個別の半導体チップ８０をＤＡＦ２００と共にピックアップすることは困難である。
ＤＡＦ割断不良が発生している場合、ＤＡＦ２００が切断されていないため、距離Ｄは十分に広がらない。そこで、距離Ｄを測定することで、ＤＡＦ割断不良を評価することが可能である。
ＤＡＦ割断不良は、第二のサポートテープ１００の特性に依存する。
以下、ＤＡＦ割断不良と第二のサポートテープ１００の特性の関係について、さらに説明をする。
まず、第二のサポートテープ１００の降伏時伸び率とＤＡＦ割断不良の関係について説明する。
図１７（Ａ）及び図１７（Ｂ）は、第二のサポートテープ１００の公称ひずみと公称応力の関係を示した模式的なグラフである。図１７（Ａ）に示される通り、第二のサポートテープは、公称ひずみを０％から増やすと、ある公称ひずみを越した時点で公称応力が低下（降伏）する。この公称応力が最初に低下する点を降伏点と呼び、この降伏点に対応する公称ひずみを降伏時伸び率と呼ぶ。例えば、図１７（Ａ）の比較例に比べて、図１７（Ｂ）の実施例は降伏時伸び率が大きい。
図１８は、第二のサポートテープの降伏時伸び率が異なる実施例及び比較例に対して、エキスパンド量Ｈと半導体チップ８０の間の距離Ｄとの関係をプロットした、実験データである。本実験において、距離Ｄが４０ｕｍ以上であれば、ＤＡＦ割断不良が少ないことを意味している。図１８のデータは、異なるチップ間の距離を２５か所の測定点でＸ方向の距離、及びＹ方向の距離を測定した、約５０点の測定データである。
図１８に示すように、降伏時伸び率が４０％の比較例ではエキスパンド量Ｈを８ｍｍにしたとしても、ＤＡＦ割断不良を抑制することができない。降伏時伸び率が５５％の比較例でも、降伏時伸び率が４０％の比較例よりも改善はするものの、依然ＤＡＦ割断不良は発生する。それに対して、降伏時伸び率が９０％のサンプルでは、エキスパンド量Ｈを８ｍｍにすることにより、ＤＡＦ割断不良は大きく抑制される。これは、例えば、降伏時伸び率が高いサンプルのほうが、第二のサポートテープ１００のバラツキ等によらず、均等に伸ばすことが可能なためと考えられる。
次に、ＤＡＦ割断不良をさらに抑制するため、エキスパンドした際の第二のサポートテープ１００のＸ方向及びＹ方向に生ずる公称応力の異方性と、ＤＡＦ割断不良と、の関係について説明する。第二のサポートテープ１００は、例えば第二のサポートテープ１００の製造上の理由により、Ｘ方向とＹ方向で生じる公称応力が異なる場合がある。
図１９（Ａ）及び図１９（Ｂ）は、第二のサポートテープ１００の公称ひずみと公称応力の関係を示した模式的なグラフである。それぞれのグラフにおいて、（ａ）がＸ方向の関係を示し、（ｂ）がＹ方向の関係を示している。公称ひずみは、自然状態を１としたときに、そこから伸びた長さの割合である。
図１９（Ａ）の比較例は、公称ひずみがeの時に、Ｘ方向の公称応力がＹ方向の公称応力のおよそ２倍である。他方、図１９（Ｂ）の実施例は、公称ひずみがeの時に、Ｘ方向の公称応力がＹ方向の公称応力のおよそ１倍である。すなわち、比較例は、Ｙ方向がＸ方向に比べて伸びやすいのに対して、実施例は、Ｙ方向とＸ方向の伸びやすさの差が小さい。
この比較例及び実施例の第二のサポートテープ１００をエキスパンドした後の状態を、図２０（Ａ）〜（Ｃ）を用いて説明する。
図２０（Ａ）は、図１３相当のエキスパンドした後の模式的な平面図である。図２０（Ｂ）又は図２０（Ｃ）は、図２０（Ａ）の領域Ｓ３の模式的な拡大図である。図２０（Ｂ）は、図１９（Ａ）に相当する比較例の場合を示す。図２０（Ｃ）は、図１９（Ｂ）に相当する実施例の場合を示す。
まず、比較例の場合を説明する。前述したように、第二のサポートテープ１００が伸びやすいと、図１３における第二のサポートテープ１００の領域Ｂは引き伸ばされにくい。逆に、第二のサポートテープ１００が伸びにくいと、第二のサポートテープ１００の領域Ｂは引き伸ばされやすい。そして、比較例において第二のサポートテープ１００は、Ｙ方向はＸ方向に比べて伸びやすい。
そのため、図２０（Ｂ）に示されるように、領域Ｂにおいては、第二のサポートテープ１００は、Ｘ方向に伸びやすく、Ｙ方向に伸びにくい。つまり、Ｘ方向の半導体チップ８０間の距離Ｄ１は、Ｙ方向の半導体チップ８０間の距離Ｄ２よりも大きくなる。そのため、第二のサポートテープ１００に含まれるＤＡＦ２００は、Ｘ方向には割断されやすいのに対し、Ｙ方向には割断されにくい。
他方、図２０（Ｃ）に示すように、Ｘ方向の公称応力とＹ方向の伸びやすさの差が小さい場合、Ｘ方向とＹ方向はほぼ均等に広がる。つまり、Ｘ方向の半導体チップ８０の距離D３は、Ｙ方向の距離Ｄ４とほぼ等しくなる。そのため、第二のサポートテープ１００に含まれるＤＡＦ２００は、Ｘ方向及びＹ方向に均等に割断される。
以上をまとめれば、ＤＡＦ割断不良を防ぐためには、第二のサポートテープは、Ｘ方向の公称応力とＹ方向の公称応力の比が１に近い、すなわち、異方性が小さいほうが好ましい。
図２１は、第二のサポートテープ１００の異方性の異なるサンプルに対して、エキスパンド量Ｈと半導体チップ８０の間の距離Ｄとの関係をプロットした、実験データである。
なお、本実験に用いた第二のサポートテープ１００はいずれも降伏時伸び率は９０％以上である。また、本実験においても、距離Ｄが４０ｕｍ以上であれば、ＤＡＦ割断不良が少ないことを意味し、測定点は前述した実験と同じく約５０点の測定データである。
図２１に示すように、公称応力の比が１．７の場合、エキスパンド量Ｈを８ｍｍにしても、距離Ｄが４０ｕｍ以下のＤＡＦ割断不良が発生している。他方、公称応力の比が１．４及び１．０の場合、エキスパンド量Ｈを８ｍｍにすれば、測定データ全てにおいて、ＤＡＦが割断されていることが確認された。したがって、第二のサポートテープ１００のＸ方向の公称応力とＹ方向の公称応力の比は、１．４以下であることが望ましい。なお、勿論であるが、Ｙ方向の公称応力のほうがＸ方向の公称応力が強い場合は、この比は１．４の逆数である約０．７以上となる。
なお、上記のようにＸ方向とＹ方向に生ずる公称応力を１に近づけることは、必ずしも第二のサポートテープ１００のＭＤとＴＤに生ずる公称応力を１に近づけることを意味しない。ＭＤとＴＤに生ずる公称応力に異方性があっても、第二のサポートテープ１００が半導体チップ８０に傾けて貼り付けられることで、Ｘ方向とＹ方向に生ずる公称応力を１に近づけることは可能である。
さらに、貼り付けられた状態の第二のサポートテープ１００の公称ひずみ、及び第二のサポートテープ１００の引張強さと、ＤＡＦ割断不良との関係について説明する。
図８を参照して説明したように、第二のサポートテープ１００は、引っ張られながら、Ｘ方向に貼り付けられる。そのため、第二のサポートテープ１００は、Ｘ方向に伸びた状態で、第二の面８０ｂに貼り付けられる。そして、第二のサポートテープ１００はＸ方向に伸びて貼り付けられているため、第二のサポートテープ１００はエキスパンドされると、Ｘ方向とＹ方向の伸びやすさが異なる。仮にＸ方向とＹ方向の伸びやすさが異なると、公称応力の異方性で説明した通り、ＤＡＦ割断不良を悪化させる可能性がある。
別の言い方をすれば、前述した第二のサポートテープ１００の降伏時伸び率及び、公称応力の異方性のみならず、貼り付けられた際に第二のサポートテープがＸ方向により伸びていないことにより、ＤＡＦ割断不良をさらに抑制できる。
図２２は、貼り付けられた状態での、第二のサポートテープ１００のＸ方向の公称ひずみとＤＡＦ割断不良との関係を示したグラフである。なお、第二のサポートテープ１００のＸ方向の公称ひずみは、貼付け後に常温での測定値である。
図２２に示されるように、第二のサポートテープ１００のＸ方向の公称ひずみが１．９％を超すと、ＤＡＦ割断不良が発生することがわかる。すなわち、第二のサポートテープ１００のＸ方向の公称ひずみが少なくとも１．９％未満であると、ＤＡＦ割断不良の低減に有効であることがわかる。
この第二のサポートテープ１００のＸ方向の伸びを低減するには、貼り付け時の引っ張られる力で、第二のサポートテープ１００が伸び過ぎなければよい。具体的には、第二のサポートテープ１００の引張強さ（単位長さを伸ばすために必要な力）が大きいと、貼り付け時の引っ張られる力でのＸ方向の伸びを低減することができる。
図２３は、第二のサポートテープの引張強さが異なるサンプルについて、テープのＸ方向の公称ひずみ、距離Ｄ、距離Ｄのバラツキ、ＤＡＦ割断不良についてまとめた表である。図２３において、引張強さは、常温時（２４℃）と高温時（７０℃）のそれぞれのデータが示されている。ここで、常温とは、例えば１０℃〜３０℃であり、高温時は、例えば４０〜９０℃である。常温は、例えばエキスパンド時の温度であり、高温は、例えば第二のサポートテープを貼り付ける際の温度である。
なお、図２３において、引張強さは、幅２０ｍｍの第二のサポートテープ１００を、公称ひずみにおいて、２％伸ばすために必要な力を示している。実際の第二のサポートテープ１００の幅は、例えば、３００ｍｍ半導体ウェハに対して、最大３５０〜３９０ｍｍの幅である。つまり、図２３に示した値に対して、１７．５倍〜１９．５倍程度の力を加えた場合に、第二のサポートテープ１００は２％その長さが伸びる。
また、本実験は、降伏時伸び率が９０％以上の第二のサポートテープ１００であって、Ｘ方向とＹ方向に生ずる公称応力の異方性が１．２以下の第二のサポートテープ１００である。距離Ｄの最短距離が４０ｕｍを超していても不良があるのは、図１８や図２１のサンプル数が約５０点なのに対し、図２３のサンプル数が約３５０点と多く、より精密な評価がされているためである。
以下、図２３の実験結果について説明する。
テープの公称ひずみは、比較例１、比較例２、実施例は、それぞれ２．１％、０．８％、１．１％である。比較例２と実施例は、常温時の引張強さが比較例１に比べて大きいため、テープの公称ひずみが小さくなっていることがわかる。特に、比較例２は常温時の引張強さが一番大きく、そのためテープの公称ひずみが一番小さくなっているものと考えられる。
距離Ｄの最小値は、比較例１、比較例２、実施例で、それぞれ、１２３ｍｍ、１０３ｍｍ、１５６ｍｍである。実施例は、比較例１及び比較例２に対して、距離Ｄの最小値が大きくなっている。これは、第二のサポートテープ１００の貼付け時である高温での引張強さが大きいためと考えられる。なお、比較例２は、比較例１よりも距離Ｄの最小値が小さくなっている。これは、高温時の引張強さが比較例１よりも小さいためと考えられる。
距離Ｄの標準偏差は、比較例１、比較例２、実施例で、それぞれ、１２．４ｍｍ、１７．１ｍｍ、８．６ｍｍである。実施例は、比較例１及び比較例２に対して、距離Ｄの標準偏差が小さい。つまり、実施例は、距離Ｄのバラツキが小さい。距離Ｄのバラツキが小さいのは、距離Ｄの最小値と同様に高温での引張強さの影響によるものと考えられる。
最後に、ＤＡＦ割断不良率は、比較例１、比較例２、実施例で、それぞれ、５．１％、０．７％、０．０％である。実施例は、貼付け時のテープの公称ひずみは、１．１％と比較例２に劣るものの、不良率では、０．０％と比較例２のそれを上回っている。実施例は、比較例１、比較例２に対して、距離Ｄの最小値がより大きく、距離Ｄの標準偏差がより小さいことが、不良率が小さい理由と考えられる。
本実験をまとめると、公称ひずみが２％における常温時の引張強さが２．８[Ｎ／２０mm]より大きいと、貼られた後の第二のサポートテープ１００の公称ひずみを前述の１．９％よりも小さくすることが容易である。つまり、ＤＡＦ割断不良を低減可能である。そして、高温時の引張強さが１．６[Ｎ／２０mm]より大きいと、距離Ｄをより大きくし、距離Ｄの標準偏差をより小さくすることが可能である。つまり、ＤＡＦ割断不良がさらに低減可能である。
（第二実施形態）
図２４〜図２８を用いて、第二実施形態を説明する。なお、第一実施形態と略同一の要素については同じ符号を付し、適宜説明を省略する。
図２４に示されるように、半導体ウェハ１０の第一の面１０ａに第一のサポートテープ５０が貼り付けられる。本実施形態では、ブレード溝３０を形成せずに、第一のサポートテープ５０が貼り付けられる。
図２５及び図２６に示されるように、半導体ウェハ１０は上下が反転され、第二の面１０ｂ側からレーザー３１０を用いて、ダイシングされる。具体的には、レーザー３１０を用いて、半導体ウェハ１０内部で改質領域３２０が形成される。この改質領域３２０から、例えばウェハの下側に向かってクラック（へき開面）３３０が発生する。なお、上下にクラック３３０が発生しても構わない。
図２７及び図２８に示されるように、半導体ウェハ１０は再度反転され、第二の面１０ｂは、研削砥石６０を用いて、研削される。第一の実施形態の図５と同様に裏面が研磨される。これにより、そして、半導体ウェハ１０は、クラック３３０により、複数の半導体チップ８０と欠けチップ８５に個片化される。なお、クラック３３０は微細な場合があるため、外見上、クラック３３０が視認できない場合がある。
以降は、第一の実施形態と同様の製造方法により、半導体装置は製造される。
第二の実施形態では、レーザーによるダイシングを用いている点で第一の実施形態と異なる。第二の実施形態は、ブレードを用いるダイシングに比べ、ダイシング時の発塵による歩留り低下を防止することが可能であり、また、洗浄に用いる純水の使用量を減らすことが可能である。
（変形例）
上記の説明では、半導体ウェハ１０は、レーザーによるダイシング後に研削砥石を用いて研削される。この研削はレーザーダイシング前に行ってもよい。例えば、半導体ウェハ１０は、予め研削により薄膜化される。その後、半導体ウェハ１０は、レーザーによるダイシングを用いて、半導体ウェハ１０の第一の面１０ａ及び第二の面１０ｂに達するクラック３３０が形成される。
（第三実施形態）
第一実施形態及び第二実施形態では、第二のサポートテープ１００を貼り付ける方向が、半導体ウェハ１０のダイシング方向と略平行又は略直交していたが、これに限られない。
例えば、半導体ウェハ１０のダイシング方向と４５度傾けたとしても構わない。この場合、例えば、より均一にエキスパンドすることが可能となる。
（第四実施形態）
図２９を用いて、第四実施形態について説明する。図２９（ａ）及び（ｂ）は、テープ５１０の引張試験の方法を示している。図２９（ａ）は引張前の状態、図２９（ｂ）は引張後の状態を示している。
ホルダー５００がテープ５１０の両端を引っ張ることにより、テープ５１０の引張強さ、公称応力、公称ひずみ、伸び率等の測定が可能である。テープ５１０は、例えば第二のサポートテープ１００である。
図２９（ａ）及び（ｂ）に示されるように、引張後において、テープ５１０は、テープ５１０’となり、その幅がＷ１からＷ２と細くなる。
一方、図２９（ｃ）は、半導体ウェハ１０にテープ５１０が貼り付けられた状態で引っ張られた状態を示している。図２９（ｃ）に示されるように、テープ５１０は全方向に引っ張られるため、その太さが図２９（ｂ）のように細くならない。
つまり、図２９（ａ）及び図２９（ｂ）に示されたテープ５１０の引張試験の方法では、ウェハ１０に貼り付けられた状態の応力・ひずみ等を適切に算出できない場合がある。そこで、次の関係で示す真応力（True Stress）・真ひずみ(True Strain)を用いる。
Figure 0006502874
ここで、σtは真応力、σｎは公称応力、εｔは真ひずみ、εｎは公称ひずみである。真応力、真ひずみによって、引張試験においてテープ５１０が細くなる効果を低減し、より実際にテープ１０が用いられる環境に近い状態での評価が可能である。
図３０は、同じサンプルを公称応力・公称ひずみで評価した場合（図３０（ａ））と、真応力・真ひずみで評価した場合（図３０（ｂ））との比較を示した図である。
図３０（ａ）に示されるように、公称応力・公称ひずみを用いると、本サンプルは降伏時伸び率２０％前後である。他方、図３０（ｂ）に示されるように、真応力・真ひずみを用いると、本サンプルは降伏せず、真ひずみ約２５０％前後で破断する。
つまり、図３０のサンプルは、公称応力・公称ひずみで評価した場合は、降伏時伸び率が９０％以下であるため、ＤＡＦ割断不良が生じることが懸念される。しかし、真応力・真ひずみで評価すると、降伏をしない。そして、実際のサンプルでは真応力・真ひずみで評価したほうがより適切な場合があることが発明者らの実験で確かめられた。
図３１は、第二サポートテープ１００に対するサンプルＡ〜ＦにおけるＤＡＦ割断不良試験の評価実験の結果をまとめた表である。図３１の表は、各サンプルの評価結果と、公称ひずみ・公称応力を用いた際の降伏時伸び率と、真応力を用いた際の破断時又は降伏時における公称ひずみと真ひずみと、を示している。なお、各値はＭＤ及びＴＤについてそれぞれ示されている。
図３１の実験は、ＤＡＦ割断不良試験の評価は、図２３等と同様に半導体ウェハ１０に対する評価試験結果である。降伏時伸び率、公称ひずみ、真ひずみ等の測定は、島津製作所製オートグラフ（型式AGS-D）を用いて測定を行った。試験時の引張速度は、500mm/minである。
ＤＡＦ割断不良の評価を実施したところ、サンプルＡ〜Ｃ、Ｅは良好であり、サンプルＤ，Ｆにおいて不良がより発生した。
例えば、図３１のサンプルＡをみればわかる通り、公称応力を用いた際の降伏時伸び率が２８％、２０％であり、９０％より小さい。他方、真応力を用いた際の破断時又は降伏時の伸び率は１０５％、１２４％であり大きい。そして、実際にサンプルＡではＤＡＦ割断不良の評価は良好である。
それに対し、サンプルＤは、公称応力を用いた際の降伏時伸び率が３０％、３０％であり、サンプルＡとほぼ同等である。他方、真応力を用いた際の破断時又は降伏時の伸び率は１９９％、２５％であり、ＴＤに関してはサンプルＡより大きく劣る。そして、実際にサンプルＤではＤＡＦ割断不良の評価は良好ではない。
つまり、真応力を用いた際の破断時又は降伏時の伸び率が、よりＤＡＦ割断不良と相関している場合がある。
図３１の結果からは、ＤＡＦ割断不良が良好なサンプルＡ〜Ｃ，Ｅにおいて、真応力を用いた際の破断時又は降伏時の伸び率が一番小さいのは、サンプルＣのＴＤにおける７２％である。つまり、７２％以上あればＤＡＦ割断不良に関し、良好な結果が期待できる。
なお、不良サンプルＤ，Ｆにおいては、ＭＤとＴＤとのうち小さい方の値とＤＡＦ割断不良が相関すると考えられるため、ＭＤとＴＤとの値の小さい方の値を評価する必要がある。サンプルＤとＦとにおいては、真応力を用いた際の破断時又は降伏時の伸び率が一番大きいのは、サンプルＦの３９％となる。
本発明の実施形態を説明したが、本実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。本実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体ウェハ
１０ａ…第一の面
１０ｂ…第二の面
２０…ダイシングブレード
３０…ブレード溝
４０…ローラー
５０…第一のサポートテープ
６０…研削砥石
８０…半導体チップ
８０ａ…第一の面
８０ｂ…第二の面
８５…チップ
９０…率
１００…第二のサポートテープ
１１０…サポートリング
１１５…ローラー
１１７…モーター
１２０…治具
１４０…吸着コレット
１５０…ピックアップ機構
２００…ＤＡＦ
２１０…粘着剤層
２２０…基材層
３１０…レーザー
３２０…改質領域
３３０…クラック
５００…ホルダー
５１０…テープ
Ｓ３…領域

Claims (4)

  1. 半導体ウェハの第一の面に第一のサポートテープを貼り付ける工程と、
    前記半導体ウェハを複数の半導体チップに個片化する工程と、
    前記複数の半導体チップの第二の面に第二のサポートテープを第一方向に貼り付ける工程と、
    前記複数の半導体チップから前記第一のサポートテープを剥離する工程と、
    前記第二のサポートテープを延伸させることで、前記半導体チップの間の距離を広げる工程と、
    を備える半導体装置の製造方法であって、
    前記第二のサポートテープは、前記第一方向の伸びに対して生ずる公称応力と前記第一方向と直交し前記サポートテープの面内にある方向である第二方向の伸びに対して生ずる公称応力の比が、０．７〜１．４であり、降伏時伸び率が９０％以上であり、幅２０ｍｍのとき２％伸ばすために必要な力が、２４℃において２．８[Ｎ]より大きく、７０℃において、１．６[Ｎ]より大きく、貼付け後に常温において、前記第一方向への公称ひずみが１．９％以下である、
    半導体装置の製造方法。
  2. 前記第二のサポートテープは、真応力を用いた際の破断時又は降伏時の伸び率が７２％以上である、
    請求項１記載の半導体装置の製造方法。
  3. 前記第一のサポートテープを貼り付ける工程の前に、前記半導体ウェハにブレードを用いて、ブレード溝を形成する工程と、をさらに備え、
    前記個片化する工程は、前記半導体ウェハの前記第一の面に反対の第二の面を研削し、前記ブレード溝を前記第二の面に到達させることで行う
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記個片化する工程は、前記半導体ウェハにレーザーをあて、へき開面を形成することにより行う請求項１または２に記載の半導体装置の製造方法。
JP2016027371A 2015-04-07 2016-02-16 半導体装置の製造方法 Active JP6502874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105106578A TWI624029B (zh) 2015-04-07 2016-03-03 半導體裝置之製造方法
CN201610213415.6A CN106057792B (zh) 2015-04-07 2016-04-07 半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015078578 2015-04-07
JP2015078578 2015-04-07

Publications (2)

Publication Number Publication Date
JP2016201533A JP2016201533A (ja) 2016-12-01
JP6502874B2 true JP6502874B2 (ja) 2019-04-17

Family

ID=57424464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016027371A Active JP6502874B2 (ja) 2015-04-07 2016-02-16 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP6502874B2 (ja)
CN (1) CN106057792B (ja)
TW (1) TWI624029B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938212B2 (ja) * 2017-05-11 2021-09-22 株式会社ディスコ 加工方法
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP6915675B2 (ja) * 2019-01-22 2021-08-04 住友ベークライト株式会社 粘着テープおよび粘着テープ用基材
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297646A (ja) * 1998-04-10 1999-10-29 Techno Onishi:Kk 半導体チップ支持用フィルム
JP2002009018A (ja) * 2000-06-19 2002-01-11 Mitsubishi Plastics Ind Ltd 半導体ウエハ用ダイシングフィルム
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP2011216671A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体ウエハの加工用テープ、その製造方法および半導体ウエハの加工方法
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5932290B2 (ja) * 2011-10-20 2016-06-08 株式会社テラバイト 塑性に伴う体積変化に関係するパラメータを考慮した機械特性作成方法
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN103715117B (zh) * 2012-09-28 2016-11-16 株式会社东芝 半导体装置的制造装置以及半导体装置的制造方法
JP2014204089A (ja) * 2013-04-09 2014-10-27 株式会社ディスコ ウェーハ搬送機構及びウェーハの加工方法

Also Published As

Publication number Publication date
CN106057792A (zh) 2016-10-26
JP2016201533A (ja) 2016-12-01
TWI624029B (zh) 2018-05-11
TW201715697A (zh) 2017-05-01
CN106057792B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
JP6502874B2 (ja) 半導体装置の製造方法
JP5659033B2 (ja) 半導体装置の製造方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP5391158B2 (ja) ウエハ貼着用粘着シートおよびそれを用いたウエハの加工方法
US20190189497A1 (en) Workpiece processing method
US8329561B2 (en) Method of producing semiconductor device
JP4767122B2 (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
TWI419215B (zh) 半導體晶片之製造方法、半導體用黏接薄膜及使用其之複合片
JP6270671B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2007165371A (ja) 半導体装置の製造方法
JP2017147293A (ja) 接着シートとダイシングテープを用いる半導体装置の製造方法
US8975160B2 (en) Manufacturing method for semiconductor device
JP5522773B2 (ja) 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
JP2008258412A (ja) シリコンウエハの個片化方法
TWI729174B (zh) 半導體裝置及其製造方法
WO2018230297A1 (ja) 半導体装置およびその製造方法
JP6209097B2 (ja) ウェーハの加工方法
JP2011054648A (ja) 半導体装置の製造方法
JP5500857B2 (ja) ダイシング用補助シート
JP6362484B2 (ja) 半導体ウエハのダイシング方法
JPH06302572A (ja) 半導体装置の製造方法及びテープ貼付剥離装置
JP2015041695A (ja) 電子部品の製造方法
JP2017045935A (ja) 接着シートとダイシングテープを用いる半導体装置の製造方法
JP2010056387A (ja) 半導体装置の製造方法およびシート
JPWO2021084778A5 (ja)

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20170220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190322

R150 Certificate of patent or registration of utility model

Ref document number: 6502874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350