CN106057792B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106057792B
CN106057792B CN201610213415.6A CN201610213415A CN106057792B CN 106057792 B CN106057792 B CN 106057792B CN 201610213415 A CN201610213415 A CN 201610213415A CN 106057792 B CN106057792 B CN 106057792B
Authority
CN
China
Prior art keywords
support
support tape
nominal
semiconductor
elongation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610213415.6A
Other languages
English (en)
Other versions
CN106057792A (zh
Inventor
藤田努
向田秀子
杉沢佳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN106057792A publication Critical patent/CN106057792A/zh
Application granted granted Critical
Publication of CN106057792B publication Critical patent/CN106057792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明的实施方式提供一种能够容易地制造半导体装置的半导体装置的制造方法。实施方式的半导体装置的制造方法具备：将第一支撑带贴附在半导体晶片的第一面的步骤；使所述半导体晶片单片化为多个半导体芯片的步骤；将第二支撑带沿第一方向贴附在所述多个半导体芯片的第二面的步骤；将所述第一支撑带从所述多个半导体芯片剥离的步骤；及通过使所述第二支撑带延伸来扩大所述半导体芯片之间的距离的步骤；所述第二半导体支撑带相对于第一方向的伸长而产生的标称应力与相对于第二方向的伸长而产生的标称应力之比为0.7～1.4。

Description

半导体装置的制造方法
[相关申请]
本申请享有以日本专利申请2015-78578号(申请日：2015年4月7日)及日本专利申请2016-27371号(申请日：2016年2月16日)为基础申请的优先权。本申请是通过参照这些基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法。
背景技术
晶片存在单片化为半导体芯片之前粘着在支撑带而被处理的情况。
发明内容
本发明的实施方式提供一种能够使芯片的单片化稳定地进行的半导体装置的制造方法。
实施方式的半导体装置的制造方法具备：将第一支撑带贴附在半导体晶片的第一面的步骤；使所述半导体晶片单片化为多个半导体芯片的步骤；将第二支撑带沿第一方向贴附在所述多个半导体芯片的第二面的步骤；将所述第一支撑带从所述多个半导体芯片剥离的步骤；及通过使所述第二支撑带延伸来扩大所述半导体芯片之间的距离的步骤；所述第二半导体支撑带相对于第一方向的伸长而产生的标称应力与相对于第二方向的伸长而产生的标称应力之比为0.7～1.4。
附图说明
图1是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图2是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图3是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图4是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图5是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图6是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图7是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图8是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图9是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图10是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图11是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图12是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图13是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图14是说明第一实施方式的半导体装置的制造方法的示意性剖视图。
图15(A)是图12的S1区域的放大图，并且是表示扩展前的第二支撑带100及半导体芯片80的示意性剖视图，图15(B)是图13的S2区域的放大图，并且是表示扩展后的第二支撑带100及半导体芯片80的示意性剖视图。
图16(A)是说明DAF(Die Attach Film，晶粒接附膜)剥离不良的示意性剖视图，图16(B)是说明DAF割断不良的示意性剖视图。
图17(A)是表示标称应变中的屈服时伸长率小的情况下的第二支撑带的标称应变与标称应力的关系的示意性图表，图17(B)是表示标称应变中的屈服时伸长率大的情况下的第二支撑带的标称应变与标称应力的关系的示意性图表。
图18是表示对标称应变中的第二支撑带的屈服时伸长率不同的实施例与比较例测定扩展后的距离D所得的结果的图表。
图19(A)是表示异向性大的情况下的第二支撑带的标称应变与标称应力的关系的示意性图表，图19(B)是表示异向性小的情况下的第二支撑带的标称应变与标称应力的关系的示意性图表。
图20(A)是扩展后的从半导体芯片80的上表面观察的俯视图，图20(B)是异向性大的情况下的图20(A)中的S3区域的放大图，图20(C)是异向性小的情况下的图20(A)中的S3区域的放大图。
图21表示对第二支撑带的X方向与Y方向的标称应力之比不同的实施例与比较例测定扩展后的距离D所得的结果的图表。
图22是表示第二支撑带的X方向的带的标称应变与DAF割断不良率的关系的图表。
图23是表示对比较例1、比较例2、实施例的第二支撑带测定扩展后的贴附时的带标称应变、距离D、DAF割断不良所得的结果的表。
图24、图25、图26、图27、图28是说明第一实施方式的半导体装置的制造方法的示意性立体图。
图29(a)～(c)是说明标称应变/标称应力、真实应变/真实应力的示意性图。
图30(a)是表示某一样本中的标称应变与标称应力的关系的图表，图30(b)是表示相同样本中的真实应变与真实应力的关系的图表。
图31是对多个样本的DAF割断不良的评估结果、使用标称应变、标称应力时的屈服时伸长率、使用真实应力时的断裂时或屈服时的标称应变与真实应变进行汇总的表。
具体实施方式
以下，参照附图对实施方式进行说明。在以下的说明中，对于大致相同的功能及构成要素标注相同的符号。
另外，在本说明书及附图中，存在如下情况：即便半导体晶片10被单片化为半导体芯片80与缺损芯片85，在利用带等将他们固定化且大体上维持晶片的形状的情况下，有时记载为半导体晶片10。
(第1实施方式的半导体装置的制造方法)
图1～图14是说明第一实施方式的半导体装置的制造方法的图。
如图1及图2所示，半导体晶片10被切割。
半导体晶片10具有第一面10a与第二面10b。第一面10a是形成了NAND(Not AND，与非)元件、晶体管、配线等(未图示)的元件面。第二面10b是与第一面10a为相反侧的面。
如图1及图2所示，使用切割刀片20在半导体晶片10的第一面10a形成刀片槽30。刀片槽30例如是以格子状而设置。刀片槽30形成得比半导体晶片10的厚度浅。
如图3及图4所示，将第一支撑带50贴附在第一面10a。第一支撑带50例如为背面研磨带。第一支撑带50是使用滚筒40而贴附在第一面10a。
如图5及图6所示，第二面10b是使用研磨磨石60而被研磨。
第二面10b通过研磨接近第一面10a。而且，第二面10b与刀片槽30接触。如此一来，刀片槽30贯通至第一面10a与第二面10b。而且，半导体晶片10是利用刀片槽30而被单片化为多个半导体芯片80与缺损芯片85。半导体芯片80及缺损芯片85维持贴附在第一支撑带的状态，因此不会离散。
另外，半导体芯片80是指作为半导体装置的产品而出厂的芯片，缺损芯片85是指未作为半导体装置的产品而出厂的芯片。半导体晶片10分割为半导体芯片80或缺损芯片85的个数为任意。
半导体芯片80也与半导体晶片10同样地，具有第一面80a与第二面80b。第一面80a是形成了NAND元件、晶体管、配线等(未图示)的元件面。第一面80a是贴附在第一支撑带50的面。第二面80b是与第一面80a为相反侧的面。
在以下的说明中，只要将缺损芯片85以与半导体芯片80相同的方式处理即可。因此，除必要情况以外省略缺损芯片85的说明。
如图7及图8所示，第二支撑带100贴附在半导体芯片80的第二面80b与支撑环110。
贴附在第一支撑带50的半导体芯片80与第一支撑带50一起上下翻转。支撑环110配置在多个半导体芯片80的外侧。而且，第二支撑带100是使用滚筒115而贴附在第二面80b及支撑环110。
第二支撑带100例如在使用电动机117等而被拉伸的状态下贴附在第二面80b及支撑环110。因为是将第二支撑带100一边拉伸一边贴附，所以能够在第二支撑带100与第二面80b、第二支撑带100与支撑环110之间缩小间隙而将第二支撑带100贴附。
另外，可以在滚筒115与电动机117之间配置任意数量的滚筒等。电动机可以是任意种类的电动机。此外，即便不是电动机，只要能够使第二支撑带100拉伸，则可以是任意的机构。
将使用滚筒115对第二支撑带进行粘着的方向称为X方向，将与X方向正交的方向称为Y方向。换句话说，滚筒115相对于半导体芯片80的相对前进方向为X方向，滚筒115的延伸方向为Y方向。
另外，存在X方向与第二支撑带的MD(Machine Direction，纵向)一致的情况。此外，存在Y方向与第二支撑带的TD(Transverse Direction，横向)一致的情况。
关于第二支撑带100，在下文中详细地进行说明。
图9及图10是表示将第二支撑带100贴附在第二面80b及支撑环110后再次上下翻转后的状态的示意性立体图及剖视图。
另外，图9及图10表示第二支撑带100以支撑环110的下表面切断的状态，但并不限定于此。例如，第二支撑带100可以被支撑环110的外侧切断，也可以不被切断。
如图11及图12所示，将第一支撑带50从半导体芯片80剥离。半导体芯片80贴附在第二支撑带100。也就是说，半导体芯片80是经由第二支撑带100而与支撑环110连结，因此能够将第一支撑带50从半导体芯片80剥离。
如图13所示，第二支撑带100被伸长(扩展)。
半导体芯片80是使用治具120而相对于支撑环110被推向上方。将该第二支撑带100被推出的长度称为扩展量H。通过使第二支撑带100扩展，经单片化的半导体芯片80间的距离D扩大。
对扩展时的第二支撑带100的伸长方法更详细地进行说明。在扩展时，将第二支撑带100贴附在支撑环110。接下来，利用治具120使第二支撑带100拉长。接下来，因为在治具120与第二支撑带100之间会产生摩擦力，所以首先被拉长的是支撑环110与治具120之间的区域A。
如果区域A被充分地拉长且第二支撑带100所产生的应力大于治具120与第二支撑带的摩擦力，那么半导体芯片80的下方的区域B被拉长。
因此，例如，如果第二支撑带100容易伸长、也就是说对于第二支撑带所伸长的长度(标称应变(Normal Strain))而产生的标称应力(Normal Stress)小，那么区域B不易被拉长。相反，如果第二支撑带100不易伸长、也就是说相对于标称应变所产生的标称应力大，那么区域B容易被拉长。
如图14所示，半导体芯片80例如是使用具备吸附吸嘴140的拾取机构150拾取，并在向衬底或者其它半导体芯片的安装步骤等半导体装置的特定制造步骤中被运送。另外，半导体芯片80在拾取时，可以是附着了第二支撑带的一部分的状态。另外，具体来说，下述DAF(未图示)可以与半导体芯片80一起被拾取。
(关于第二支撑带)
使用图15(A)及图15(B)对第二支撑带100更详细地进行说明。图15(A)及图15(B)分别是表示扩展前及扩展后的第二支撑带100及半导体芯片80的示意性剖视图。
第二支撑带100例如具有基材层220、黏着剂层210、及DAF(Die Attach Film)200。
基材层220例如包含聚对苯二甲酸乙二酯、聚烯烃等合成树脂。
黏着剂层210是贴合基材层220及DAF200的任意材料。黏着剂层210例如包含环氧树脂、聚酰亚胺、丙烯酸系树脂、聚烯烃、硅酮等合成树脂。
DAF200例如包含丙烯酸系树脂、聚酰亚胺、环氧树脂。
如图15(B)所示，第二支撑带100的一部分通过扩展而针对各半导体芯片的每个切断。具体来说，第二支撑带所含的DAF200是通过扩展而被切断。
在通过该扩展将DAF切断时，可能会产生例如DAF割断不良、及DAF剥离不良。使用图16(A)及图16(B)对该不良进行说明。另外，图16(A)及图16(B)是相当于图13的S2区域的放大图的图。
图16(A)是表示DAF剥离不良的示意性剖视图。DAF剥离不良是将DAF200从黏着剂层210剥离的不良。半导体芯片80及DAF200的位置偏移，且视情况会飞散。因此，半导体芯片80及DAF200的拾取变得困难。
扩展时，半导体芯片80及其下部的DAF200因黏着剂层210的张力而向四方拉伸。此处，例如在扩展量H大的情况下，存在黏着剂层210的张力大于黏着剂层210与DAF200的密接力的情况。在该张力大于密接力的情况下，DAF200无法附着在黏着剂层210。也就是说，会产生图16(A)所示那样的DAF剥离不良。
本次，通过申请人的实验确认了DAF剥离不良与扩展量H的关系。而且，在扩展量H大于8mm的情况下，会尤其显著地发生DAF剥离不良。此外，DAF200与黏着剂层210之间的黏着力为0.1N/25mm以上的情况对防止DAF剥离不良优选。
图16(B)是表示DAF割断不良的示意性剖视图。DAF割断不良是DAF200未被充分地割断的不良。因DAF200粘着在多个半导体芯片80，所以难以将分离的半导体芯片80与DAF200一起拾取。
在发生DAF割断不良的情况下，因DAF200未被切断，所以距离D并未充分地扩大。因此，通过测定距离D，能够对DAF割断不良进行评估。
DAF割断不良取决于第二支撑带100的特性。
以下，对DAF割断不良与第二支撑带100的特性的关系进一步进行说明。
首先，对第二支撑带100的屈服时伸长率与DAF割断不良的关系进行说明。
图17(A)及图17(B)是表示第二支撑带100的标称应变与标称应力的关系的示意性图表。如图17(A)所示，如果第二支撑带使标称应变从0％增加，那么在超过某一标称应变的时点标称应力降低(屈服)。将该标称应力最先下降的点称为屈服点，将与该屈服点对应的标称应变称为屈服时伸长率。例如，与图17(A)的比较例相比，图17(B)的实施例的屈服时伸长率大。
图18是针对第二支撑带的屈服时伸长率不同的实施例及比较例，对扩展量H与半导体芯片80之间的距离D的关系进行绘制而成的实验数据。在本实验中，如果距离D为40μm以上，那么意味着DAF割断不良少。图18的数据是在25处测定点对不同芯片间的距离的X方向的距离、及Y方向的距离进行测定所得的大约50处的测定数据。
如图18所示，即便在屈服时伸长率为40％的比较例中将扩展量H设为8mm，也无法抑制DAF割断不良。在屈服时伸长率为55％的比较例中，虽然比屈服时伸长率为40％的比较例得以改善，但是仍然会发生DAF割断不良。相对于此，在屈服时伸长率为90％的样本中，通过将扩展量H设为8mm，DAF割断不良大幅被抑制。认为其原因在于：例如屈服时伸长率高的样本能够不受第二支撑带100的差异等影响而均等地伸长。
其次，为了进一步抑制DAF割断不良，对扩展时的第二支撑带100的X方向及Y方向上所产生的标称应力的异向性与DAF割断不良的关系进行说明。第二支撑带100例如存在因第二支撑带100的制造上的原因而导致X方向与Y方向上所产生的标称应力不同的情况。
图19(A)及图19(B)是表示第二支撑带100的标称应变与标称应力的关系的示意性图表。在各个图表中，(a)表示X方向的关系，(b)表示Y方向的关系。标称应变是将自然状态设为1时从自然状态伸长的长度的比例。
图19(A)的比较例在标称应变为e时，X方向的标称应力为Y方向的标称应力的大致2倍。另一方面，图19(B)的实施例在标称应变为e时，X方向的标称应力为Y方向的标称应力的大致1倍。也就是说，比较例是Y方向与X方向相比容易伸长，相对于此，实施例是Y方向与X方向的伸长容易度之差小。
使用图20(A)～(C)对使该比较例及实施例的第二支撑带100扩展后的状态进行说明。
图20(A)是相当于图13的扩展后的示意性俯视图。图20(B)或图20(C)是图20(A)的区域S3的示意性放大图。图20(B)表示相当于图19(A)的比较例的情况。图20(C)表示相当于图19(B)的实施例的情况。
首先，对比较例的情况进行说明。如上所述，如果第二支撑带100容易伸长，那么图13中的第二支撑带100的区域B难以被拉长。相反，如果第二支撑带100难以伸长，那么第二支撑带100的区域B容易被拉长。而且，在比较例中，第二支撑带100是Y方向与X方向相比容易伸长。
因此，如图20(B)所示，在区域B中，第二支撑带100是容易沿X方向伸长，而难以沿Y方向伸长。也就是说，X方向的半导体芯片80间的距离D1大于Y方向的半导体芯片80间的距离D2。因此，第二支撑带100所包含的DAF200容易在X方向上被割断，相对于此，难以在Y方向上被割断。
另一方面，如图20(C)所示，在X方向的标称应力与Y方向的伸长容易度之差小的情况下，X方向与Y方向大致均等地扩大。也就是说，X方向的半导体芯片80的距离D3与Y方向的距离D4大致相等。因此，第二支撑带100所包含的DAF200在X方向及Y方向上被均等地割断。
如果对以上进行汇总，那么为了防止DAF割断不良，第二支撑带优选X方向的标称应力与Y方向的标称应力之比接近1、也就是异向性小。
图21是针对第二支撑带100的异向性不同的样本，对扩展量H与半导体芯片80之间的距离D的关系进行绘制而成的实验数据。另外，本实验所使用的第二支撑带100的屈服时伸长率均为90％以上。此外，在本实验中，如果距离D为40μm以上，那么也意味着DAF割断不良少，是测定点与所述实验相同的约50处的测定数据。
如图21所示，在标称应力之比为1.7的情况下，即便将扩展量H设为8mm，也会发生距离D为40μm以下的DAF割断不良。另一方面，在标称应力之比为1.4及1.0的情况下，如果将扩展量H设为8mm，那么在所有测定数据中确认到DAF被割断。因此，第二支撑带100的X方向的标称应力与Y方向的标称应力之比理想的是1.4以下。另外，理所当然，在Y方向的标称应力强于X方向的标称应力的情况下，该比成为1.4的倒数即约0.7以上。
另外，如上所述，使X方向与Y方向上所产生的标称应力接近1未必意指使第二支撑带100的MD与TD上所产生的标称应力接近1。即便MD与TD上所产生的标称应力存在异向性，通过将第二支撑带100倾斜地贴附在半导体芯片80，也能够使X方向与Y方向上所产生的标称应力接近1。
进而，对贴附状态的第二支撑带100的标称应变、及第二支撑带100的拉伸强度与DAF割断不良的关系进行说明。
如参照图8所说明那样，第二支撑带100是一边被拉伸，一边沿X方向贴附。因此，第二支撑带100是在沿X方向伸长的状态下贴附在第二面80b。而且，第二支撑带100是沿X方向伸长而贴附，因此如果第二支撑带100被扩展，那么X方向与Y方向的伸长容易度不同。假设X方向与Y方向的伸长容易度不同，那么如在标称应力的异向性中所说明的那样，可能会使DAF割断不良恶化。
换句话说，不仅通过所述第二支撑带100的屈服时伸长率及标称应力的异向性，也通过在贴附时不使第二支撑带沿X方向伸长而能够进一步抑制DAF割断不良。
图22是表示贴附状态下的第二支撑带100的X方向的标称应变与DAF割断不良的关系的图表。另外，第二支撑带100的X方向的标称应变是贴附后常温下的测定值。
如图22所示，得知如果第二支撑带100的X方向的标称应变超过1.9％，那么会发生DAF割断不良。也就是说，得知如果第二支撑带100的X方向的标称应变至少小于1.9％，那么有利于减少DAF割断不良。
为了减少该第二支撑带100的X方向的伸长，只要第二支撑带100并未因贴附时的拉伸力而过分伸长即可。具体来说，如果第二支撑带100的拉伸强度(用于使单位长度伸长所需的力)大，那么能够减少贴附时的拉伸力下的X方向的伸长。
图23是对第二支撑带的拉伸强度不同的样本的带的X方向的标称应变、距离D、距离D的差异、DAF割断不良进行汇总所得的表。在图23中，拉伸强度示出常温时(24℃)与高温时(70℃)的各自的数据。此处，所谓常温，例如是指10℃～30℃，高温时例如为40～90℃。常温例如为扩展时的温度，高温例如为贴附第二支撑带时的温度。
另外，在图23中，拉伸强度表示用以使宽度20mm的第二支撑带100在标称应变中伸长2％所必需的力。第二支撑带100的实际宽度例如是相对于300mm半导体晶片而为最大350～390mm的宽度。也就是说，相对于图23所示的值，在施加了17.5倍～19.5倍左右的力的情况下，第二支撑带100的长度伸长2％。
此外，本实验为屈服时伸长率为90％以上并且X方向与Y方向上所产生的标称应力的异向性为1.2以下的第二支撑带100。即便距离D的最短距离超过40μm也会存在不良的原因在于：图18或图21的样本数约为50处，相对于此，图23的样本数多，约为350处，从而进行更精密的评估。
以下，对图23的实验结果进行说明。
关于带的标称应变，比较例1、比较例2、实施例分别为2.1％、0.8％、1.1％。得知比较例2与实施例常温时的拉伸强度与比较例1相比大，因此带的标称应变减小。尤其是比较例2常温时的拉伸强度最大，因此认为带的标称应变变得最小。
关于距离D的最小值，在比较例1、比较例2、实施例中分别为123mm、103mm、156mm。实施例相对于比较例1及比较例2，距离D的最小值变大。认为其原因在于第二支撑带100的贴附时的高温下的拉伸强度大。另外，比较例2的距离D的最小值小于比较例1。认为其原因在于高温时的拉伸强度小于比较例1。
关于距离D的标准偏差，在比较例1、比较例2、实施例中分别为12.4mm、17.1mm、8.6mm。实施例相对于比较例1及比较例2，距离D的标准偏差小。也就是说，实施例的距离D的差异小。认为距离D的差异小是与距离D的最小值同样地受到高温下的拉伸强度的影响而导致。
最后，关于DAF割断不良率，在比较例1、比较例2、实施例中分别为5.1％、0.7％、0.0％。实施例的贴附时的带的标称应变虽然差于比较例2，为1.1％，但是不良率为0.0％，高于比较例2的不良率。认为实施例相对于比较例1、比较例2，距离D的最小值更大，距离D的标准偏差更小的原因在于不良率小。
对本实验进行汇总，如果标称应变为2％的常温时的拉伸强度大于2.8[N/20mm]，那么容易使贴附后的第二支撑带100的标称应变小于所述1.9％。也就是说，能够减少DAF割断不良。而且，如果高温时的拉伸强度大于1.6[N/20mm]，那么能够使距离D进一步增大，且使距离D的标准偏差进一步减小。也就是说，能够进一步减少DAF割断不良。
(第二实施方式)
使用图24～图28对第二实施方式进行说明。另外，对于与第一实施方式大致相同的要素标注相同的符号，并适当省略说明。
如图24所示，将第一支撑带50贴附在半导体晶片10的第一面10a。在本实施方式中，并未形成刀片槽30，且贴附着第一支撑带50。
如图25及图26所示，将半导体晶片10上下翻转，使用激光310从第二面10b侧切割。具体来说，使用激光310在半导体晶片10内部形成改质区域320。从该改质区域320朝向例如晶片的下侧产生龟裂(解理面)330。另外，龟裂330也可以沿上下产生。
如图27及图28所示，将半导体晶片10再次翻转，使用研磨磨石60对第二面10b进行研磨。与第一实施方式的图5同样地对背面进行研磨。由此，接下来半导体晶片10通过龟裂330而被单片化为多个半导体芯片80与缺损芯片85。另外，存在龟裂330微细的情况，因此存在在外观上无法视认出龟裂330的情况。
以下，利用与第一实施方式相同的制造方法制造半导体装置。
在第二实施方式中使用基于激光的切割，这一点与第一实施方式不同。与使用刀片的切割相比，第二实施方式能够防止因切割时产生灰尘所导致的良率降低，此外，能够减少用于清洗的纯水的使用量。
(变化例)
在所述说明中，半导体晶片10是在利用激光切割后使用研磨磨石进行研磨。该研磨也可以在激光切割前进行。例如，半导体晶片10预先通过研磨而薄膜化。之后，半导体晶片10使用基于激光的切割而形成到达至半导体晶片10的第一面10a及第二面10b的龟裂330。
(第三实施方式)
在第一实施方式及第二实施方式中，贴附第二支撑带100的方向与半导体晶片10的切割方向大致平行或大致正交，但并不限定于此。
例如，也可以与半导体晶片10的切割方向倾斜45度。这种情况下，例如能够更均匀地扩展。
(第四实施方式)
使用图29对第四实施方式进行说明。图29(a)及(b)表示带510的拉伸试验的方法。图29(a)表示拉伸前的状态，图29(b)表示拉伸后的状态。
支架500使带510的两端拉伸，由此能够测定带510的拉伸强度、标称应力、标称应变、伸长率等。带510例如为第二支撑带100。
如图29(a)及(b)所示，在拉伸后，带510成为带510'，其宽度从W1变细成W2。
另一方面，图29(c)表示在将带510贴附在半导体晶片10的状态下拉伸的状态。如图29(c)所示，带510沿所有方向被拉伸，因此其粗细度不会像图29(b)那样变细。
也就是说，在图29(a)及图29(b)所示的带510的拉伸试验的方法中，存在无法恰当地算出贴附在晶片10的状态的应力、应变等的情况。因此，使用以下关系所表示的真实应力(True Stress)、真实应变(True Strain)。
σt＝σn(εn+1)
εt＝1n(εn+1)
此处，σt为真实应力，σn为标称应力，εt为真实应变，εn为标称应变。利用真实应力、真实应变，能够在降低拉伸试验中带510变细的效果且更接近实际使用带10的环境的状态下进行评估。
图30是表示利用标称应力、标称应变对相同样本进行评估的情况(图30(a))与利用真实应力、真实应变进行评估的情况(图30(b))的比较的图。
如图30(a)所示，如果使用标称应力、标称应变，那么本样本的屈服时伸长率为20％左右。另一方面，如图30(b)所示，如果使用真实应力、真实应变，那么本样本并未屈服，而是在真实应变约250％左右处断裂。
也就是说，图30的样本在利用标称应力、标称应变进行评估的情况下，屈服时伸长率为90％以下，因此存在会产生DAF割断不良的顾虑。可是，如果利用真实应力、真实应变进行评估，那么不会屈服。而且，在发明者等人的实验中确认到，在实际的样本中，利用真实应力、真实应变进行评估更恰当。
图31是对针对第二支撑带100的样本A～F中的DAF割断不良试验的评估实验的结果进行汇总而成的表。图31的表表示各样本的评估结果、使用标称应变、标称应力时的屈服时伸长率、使用真实应力时的断裂时或屈服时的标称应变与真实应变。另外，各值是针对MD及TD而分别表示。
关于图31的实验，DAF割断不良试验的评估与图23等同样地是针对半导体晶片10的评估试验结果。屈服时伸长率、标称应变、真实应变等的测定是使用岛津制作所制造的Autograph(型式AGS-D)而进行测定。试验时的拉伸速度为500mm/min。
实施DAF割断不良的评估，结果样本A～C、E良好，在样本D、F中更多地产生不良。
例如，如观察图31的样本A可知那样，使用标称应力时的屈服时伸长率为28％、20％，小于90％。另一方面，使用真实应力时的断裂时或屈服时的伸长率大，为105％、124％。而且，实际上在样本A中DAF割断不良的评估良好。
相对于此，样本D使用标称应力时的屈服时伸长率为30％、30％，与样本A大致同等。另一方面，使用真实应力时的断裂时或屈服时的伸长率为199％、25％，在TD方面大幅差于样本A。而且，实际上在样本D中DAF割断不良的评估并不良好。
也就是说，存在使用真实应力时的断裂时或屈服时的伸长率与DAF割断不良进一步相关的情况。
根据图31的结果得知，在DAF割断不良良好的样本A～C、E中，使用真实应力时的断裂时或屈服时的伸长率最小的是样本C的TD中的72％。也就是说，如果为72％以上，那么关于DAF割断不良，能够期待良好的结果。
另外，在不良样本D、F中，认为MD与TD中小的值与DAF割断不良相关，因此需要对MD与TD的值中小的值进行评估。在样本D与F中，使用真实应力时的断裂时或屈服时的伸长率最大的成为样本F的39％。
已对本发明的实施方式进行了说明，但本实施方式是作为例子而提出，并非意图限定发明的范围。该新颖的实施方式能以其它各种方式加以实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。本实施方式或其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围内。
[符号的说明]
10 半导体晶片
10a 第一面
10b 第二面
20 切割刀片
30 刀片槽
40 滚筒
50 第一支撑带
60 研磨磨石
80 半导体芯片
80a 第一面
80b 第二面
85 芯片
90 率
100 第二支撑带
110 支撑环
115 滚筒
117 电动机
120 治具
140 吸附吸嘴
150 拾取机构
200 DAF
210 黏着剂层
220 基材层
310 激光
320 改质区域
330 龟裂
500 支架
510 带
S3 区域

Claims (4)

1.一种半导体装置的制造方法，其特征在于包括：
将第一支撑带贴附在半导体晶片的第一面的步骤；
使所述半导体晶片单片化为多个半导体芯片的步骤；
将第二支撑带沿第一方向贴附在所述多个半导体芯片的第二面的步骤；
将所述第一支撑带从所述多个半导体芯片剥离的步骤；及
通过使所述第二支撑带延伸来扩大所述半导体芯片之间的距离的步骤；且
所述第二支撑带相对于所述第一方向的伸长而产生的标称应力与相对于和所述第一方向交叉的第二方向的伸长而产生的标称应力之比为0.7～1.4，所述第二支撑带屈服时伸长率为90％以上，在宽度20mm时，伸长2％所需的力在24℃下大于2.8[N]，在70℃下大于1.6[N]，且所述第二支撑带在贴附后在常温下向所述第一方向的标称应变为1.9％以下。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述第二支撑带使用真实应力时的断裂时或屈服时的伸长率为72％以上。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于还包括如下步骤，即，在贴附所述第一支撑带的步骤之前使用刀片在所述半导体晶片形成刀片槽，
所述单片化步骤是通过对所述半导体晶片的与所述第一面相反的第二面进行研磨，使所述刀片槽到达至所述第二面而进行。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述单片化步骤是通过对所述半导体晶片照射激光以形成解理面而进行。
CN201610213415.6A 2015-04-07 2016-04-07 半导体装置的制造方法 Active CN106057792B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-078578 2015-04-07
JP2015078578 2015-04-07
JP2016-027371 2016-02-16
JP2016027371A JP6502874B2 (ja) 2015-04-07 2016-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106057792A CN106057792A (zh) 2016-10-26
CN106057792B true CN106057792B (zh) 2020-02-07

Family

ID=57424464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213415.6A Active CN106057792B (zh) 2015-04-07 2016-04-07 半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP6502874B2 (zh)
CN (1) CN106057792B (zh)
TW (1) TWI624029B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938212B2 (ja) * 2017-05-11 2021-09-22 株式会社ディスコ 加工方法
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP6915675B2 (ja) * 2019-01-22 2021-08-04 住友ベークライト株式会社 粘着テープおよび粘着テープ用基材
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297646A (ja) * 1998-04-10 1999-10-29 Techno Onishi:Kk 半導体チップ支持用フィルム
JP2002009018A (ja) * 2000-06-19 2002-01-11 Mitsubishi Plastics Ind Ltd 半導体ウエハ用ダイシングフィルム
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP2011216671A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体ウエハの加工用テープ、その製造方法および半導体ウエハの加工方法
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5932290B2 (ja) * 2011-10-20 2016-06-08 株式会社テラバイト 塑性に伴う体積変化に関係するパラメータを考慮した機械特性作成方法
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN103715117B (zh) * 2012-09-28 2016-11-16 株式会社东芝 半导体装置的制造装置以及半导体装置的制造方法
JP2014204089A (ja) * 2013-04-09 2014-10-27 株式会社ディスコ ウェーハ搬送機構及びウェーハの加工方法

Also Published As

Publication number Publication date
JP2016201533A (ja) 2016-12-01
TWI624029B (zh) 2018-05-11
JP6502874B2 (ja) 2019-04-17
TW201715697A (zh) 2017-05-01
CN106057792A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106057792B (zh) 半导体装置的制造方法
JP5391158B2 (ja) ウエハ貼着用粘着シートおよびそれを用いたウエハの加工方法
US20060223234A1 (en) Semiconductor-device manufacturing method
JP4767122B2 (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
JP2012164739A (ja) 半導体装置の製造方法
US20110057332A1 (en) Semiconductor chip with conductive adhesive layer and method of manufacturing the same, and method of manufacturing semiconductor device
TWI532092B (zh) 切割黏晶膜及切割方法
TWI724109B (zh) 黏著薄片及其使用方法
US20100248450A1 (en) Method of producing semiconductor device
JP2007165371A (ja) 半導体装置の製造方法
US8975160B2 (en) Manufacturing method for semiconductor device
TW201501222A (zh) 半導體晶片之製造方法
JP2012156288A (ja) 半導体チップの製造方法および半導体チップの実装方法
JP2008258412A (ja) シリコンウエハの個片化方法
US20070057410A1 (en) Method of fabricating wafer chips
TWI614798B (zh) 積層晶圓之加工方法
JP5805113B2 (ja) 粘着テープ、及び粘着テープを用いた半導体装置の製造方法
TW202125651A (zh) 半導體裝置的製造方法及夾頭
JP2012182342A (ja) 半導体基板のエキスパンド装置およびエキスパンド処理方法
JP4385705B2 (ja) エキスパンド方法
JP2005209940A (ja) 半導体装置の製造方法
JP6209097B2 (ja) ウェーハの加工方法
JP2008159724A (ja) 半導体装置の製造方法
JP2011054648A (ja) 半導体装置の製造方法
CN115223879A (zh) 加工基板的方法和用于加工基板的系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170815

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220303

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.