TWI624029B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI624029B
TWI624029B TW105106578A TW105106578A TWI624029B TW I624029 B TWI624029 B TW I624029B TW 105106578 A TW105106578 A TW 105106578A TW 105106578 A TW105106578 A TW 105106578A TW I624029 B TWI624029 B TW I624029B
Authority
TW
Taiwan
Prior art keywords
support
semiconductor wafer
nominal
manufacturing
elongation
Prior art date
Application number
TW105106578A
Other languages
English (en)
Other versions
TW201715697A (zh
Inventor
Tsutomu Fujita
Hideko Mukaida
Yoshifumi Sugisawa
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201715697A publication Critical patent/TW201715697A/zh
Application granted granted Critical
Publication of TWI624029B publication Critical patent/TWI624029B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

本發明之實施形態提供一種可容易地製造半導體裝置之半導體裝置之製造方法。
實施形態之半導體裝置之製造方法具備：將第一支持帶貼附於半導體晶圓之第一面之步驟；將上述半導體晶圓單片化為複數個半導體晶片之步驟；將第二支持帶沿第一方向貼附於上述複數個半導體晶片之第二面之步驟；將上述第一支持帶自上述複數個半導體晶片剝離之步驟；及藉由使上述第二支持帶延伸而擴大上述半導體晶片之間之距離之步驟；上述第二半導體支持帶相對於第一方向之伸長而產生之標稱應力與相對於第二方向之伸長而產生之標稱應力之比為0.7~1.4。

Description

半導體裝置之製造方法 [相關申請案]
本申請案享有以日本專利申請案2015-78578號(申請日：2015年4月7日)及日本專利申請案2016-27371號(申請日：2016年2月16日)為基礎申請案之優先權。本申請係藉由參照該等基礎申請案而包含基礎申請之全部內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
晶圓存在單片化為半導體晶片之前接著於支持帶而被處理之情形。
本發明之實施形態提供一種可使晶片之單片化穩定地進行之半導體裝置之製造方法。
實施形態之半導體裝置之製造方法具備：將第一支持帶貼附於半導體晶圓之第一面之步驟；將上述半導體晶圓單片化為複數個半導體晶片之步驟；將第二支持帶沿第一方向貼附於上述複數個半導體晶片之第二面之步驟；將上述第一支持帶自上述複數個半導體晶片剝離之步驟；及藉由使上述第二支持帶延伸而擴大上述半導體晶片之間之距離之步驟；上述第二半導體支持帶相對於第一方向之伸長而產生之標稱應力與相對於第二方向之伸長而產生之標稱應力之比為0.7~1.4。
10‧‧‧半導體晶圓
10a‧‧‧第一面
10b‧‧‧第二面
20‧‧‧切割刀片
30‧‧‧刀片槽
40‧‧‧輥
50‧‧‧第一支持帶
60‧‧‧研磨磨石
80‧‧‧半導體晶片
80a‧‧‧第一面
80b‧‧‧第二面
85‧‧‧晶片
90‧‧‧率
100‧‧‧第二支持帶
110‧‧‧支持環
115‧‧‧輥
117‧‧‧馬達
120‧‧‧治具
140‧‧‧吸附夾頭
150‧‧‧拾取機構
200‧‧‧DAF
210‧‧‧黏著劑層
220‧‧‧基材層
310‧‧‧雷射
320‧‧‧改質區域
330‧‧‧龜裂
500‧‧‧支架
510‧‧‧帶
A‧‧‧區域
B‧‧‧區域
D‧‧‧距離
D1‧‧‧距離
D2‧‧‧距離
D3‧‧‧距離
D4‧‧‧距離
H‧‧‧擴展量
S1‧‧‧區域
S2‧‧‧區域
S3‧‧‧區域
W1‧‧‧寬度
W2‧‧‧寬度
X‧‧‧方向
Y‧‧‧方向
圖1係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖2係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖3係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖4係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖5係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖6係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖7係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖8係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖9係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖10係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖11係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖12係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖13係說明第一實施形態之半導體裝置之製造方法之模式性剖 視圖。
圖14係說明第一實施形態之半導體裝置之製造方法之模式性剖視圖。
圖15(A)係圖12之S1區域之放大圖，並且係表示擴展前之第二支持帶100及半導體晶片80之模式性剖視圖，圖15(B)係圖13之S2區域之放大圖，並且係表示擴展後之第二支持帶100及半導體晶片80之模式性剖視圖。
圖16(A)係說明DAF(Die Attach Film，晶粒黏著膜)剝離不良之模式性剖視圖，圖16(B)係說明DAF割斷不良之模式性剖視圖。
圖17(A)係表示標稱應變中之降伏時伸長率較小之情形時之第二支持帶之標稱應變與標稱應力之關係之模式性圖表，圖17(B)係表示標稱應變中之降伏時伸長率較大之情形時之第二支持帶之標稱應變與標稱應力之關係之模式性圖表。
圖18係表示對標稱應變中之第二支持帶之降伏時伸長率不同之實施例與比較例測定擴展後之距離D所得之結果之圖表。
圖19(A)係表示異向性較大之情形時之第二支持帶之標稱應變與標稱應力之關係之模式性圖表，圖19(B)係表示異向性較小之情形時之第二支持帶之標稱應變與標稱應力之關係之模式性圖表。
圖20(A)係擴展後之自半導體晶片80之上表面觀察之俯視圖，圖20(B)係異向性較大之情形時之圖20(A)中之S3區域之放大圖，圖20(C)係異向性較小之情形時之圖20(A)中之S3區域之放大圖。
圖21係表示對第二支持帶之X方向與Y方向之標稱應力之比不同之實施例與比較例測定擴展後之距離D所得之結果之圖表。
圖22係表示第二支持帶之X方向之帶之標稱應變與DAF割斷不良率之關係之圖表。
圖23係表示對比較例1、比較例2、實施例之第二支持帶測定擴 展後之貼附時之帶標稱應變、距離D、DAF割斷不良所得之結果之表。
圖24~圖28係說明第一實施形態之半導體裝置之製造方法之模式性立體圖。
圖29(a)~(c)係說明標稱應變/標稱應力、真實應變/真實應力之模式性圖。
圖30(a)係表示某一樣本中之標稱應變與標稱應力之關係之圖表，圖30(b)係表示相同樣本中之真實應變與真實應力之關係之圖表。
圖31係對複數個樣本之DAF割斷不良之評價結果、使用標稱應變、標稱應力時之降伏時伸長率、使用真實應力時之斷裂時或降伏時之標稱應變與真實應變進行彙總之表。
以下，參照圖式對實施形態進行說明。於以下之說明中，對於大致相同之功能及構成要素標註相同之符號。
再者，於本說明書及圖式中，即便半導體晶圓10被單片化為半導體晶片80與缺損晶片85，於利用帶等將其等固定化且大體上維持晶圓之形狀之情形時，有時記載為半導體晶圓10。
(第1實施形態之半導體裝置之製造方法)
圖1~圖14係說明第一實施形態之半導體裝置之製造方法之圖。
如圖1及圖2所示，半導體晶圓10被切割。
半導體晶圓10具有第一面10a與第二面10b。第一面10a係形成有NAND(Not AND，反及)元件、電晶體、配線等(未圖示)之元件面。第二面10b係與第一面10a為相反側之面。
如圖1及圖2所示，使用切割刀片20於半導體晶圓10之第一面10a形成刀片槽30。刀片槽30例如係以格子狀而設置。刀片槽30形成為較 半導體晶圓10之厚度淺。
如圖3及圖4所示，將第一支持帶50貼附於第一面10a。第一支持帶50例如為背面研磨帶。第一支持帶50係使用輥40而貼附於第一面10a。
如圖5及圖6所示，第二面10b係使用研磨磨石60而被研磨。
第二面10b藉由研磨接近第一面10a。而且，第二面10b與刀片槽30接觸。如此一來，刀片槽30貫通至第一面10a與第二面10b。而且，半導體晶圓10係利用刀片槽30而被單片化為複數個半導體晶片80與缺損晶片85。半導體晶片80及缺損晶片85維持貼附於第一支持帶之狀態，因此不會離散。
再者，半導體晶片80係指作為半導體裝置之製品而出廠之晶片，缺損晶片85係指未作為半導體裝置之製品而出廠之晶片。半導體晶圓10分割為半導體晶片80或缺損晶片85之個數為任意。
半導體晶片80亦與半導體晶圓10同樣地，具有第一面80a與第二面80b。第一面80a係形成有NAND元件、電晶體、配線等(未圖示)之元件面。第一面80a係貼附於第一支持帶50之面。第二面80b係與第一面80a為相反側之面。
於以下之說明中，只要將缺損晶片85以與半導體晶片80相同之方式處理即可。因此，除必要情況以外省略缺損晶片85之說明。
如圖7及圖8所示，第二支持帶100貼附於半導體晶片80之第二面80b與支持環110。
貼附於第一支持帶50之半導體晶片80與第一支持帶50一起上下翻轉。支持環110配置於複數個半導體晶片80之外側。而且，第二支持帶100係使用輥115而貼附於第二面80b及支持環110。
第二支持帶100例如係於使用馬達117等而被拉伸之狀態下貼附於第二面80b及支持環110。由於係將第二支持帶100一面拉伸一面貼 附，故而可於第二支持帶100與第二面80b、第二支持帶100與支持環110之間縮小間隙而將第二支持帶100貼附。
再者，可於輥115與馬達117之間配置任意數量之輥等。馬達可為任意種類之馬達。又，即便並非為馬達，只要可使第二支持帶100拉伸，則亦可為任意之機構。
將使用輥115對第二支持帶進行接著之方向稱為X方向，將與X方向正交之方向稱為Y方向。換言之，輥115相對於半導體晶片80之相對前進方向為X方向，輥115之延伸方向為Y方向。
再者，存在X方向與第二支持帶之MD(Machine Direction，縱向)一致之情況。又，存在Y方向與第二支持帶之TD(Transverse Direction，橫向)一致之情況。
關於第二支持帶100，於下文中詳細地進行說明。
圖9及圖10係表示將第二支持帶100貼附於第二面80b及支持環110後再次上下翻轉後之狀態之模式性立體圖及剖視圖。
再者，圖9及圖10表示第二支持帶100被支持環110之下表面切斷之狀態，但並不限定於此。例如，第二支持帶100可被支持環110之外側切斷，亦可不被切斷。
如圖11及圖12所示，將第一支持帶50自半導體晶片80剝離。半導體晶片80貼附於第二支持帶100。即，半導體晶片80係經由第二支持帶100而與支持環110相連，故而可將第一支持帶50自半導體晶片80剝離。
如圖13所示，第二支持帶100被伸長(擴展)。
半導體晶片80係使用治具120而相對於支持環110向上方推出。將該第二支持帶100被推出之長度稱為擴展量H。藉由將第二支持帶100擴展，經單片化之半導體晶片80間之距離D擴大。
對擴展時之第二支持帶100之伸長方法更詳細地進行說明。於擴 展時，第二支持帶100係貼附於支持環110。且，利用治具120將第二支持帶100拉長。接下來，由於在治具120與第二支持帶100之間會產生摩擦力，故而首先被拉長者係支持環110與治具120之間之區域A。
若區域A被充分地拉長且第二支持帶100所產生之應力大於治具120與第二支持帶之摩擦力，則半導體晶片80之下方之區域B被拉長。
因此，例如，若第二支持帶100容易伸長、即對於第二支持帶所伸長之長度(標稱應變(Normal Strain))而產生之標稱應力(Normal Stress)較小，則區域B不易被拉長。相反的，若第二支持帶100不易伸長、即相對於標稱應變所產生之標稱應力較大，則區域B容易被拉長。
如圖14所示，半導體晶片80例如係使用具備吸附夾頭140之拾取機構150拾取，並被運送至對基板或者其它半導體晶片之安裝步驟等半導體裝置之特定製造步驟。再者，半導體晶片80於拾取時，亦可為附著有第二支持帶之一部分之狀態。再者，具體而言，下述DAF(未圖示)亦可與半導體晶片80一起被拾取。
(關於第二支持帶)
使用圖15(A)及圖15(B)對第二支持帶100更詳細地進行說明。圖15(A)及圖15(B)分別係表示擴展前及擴展後之第二支持帶100及半導體晶片80之模式性剖視圖。
第二支持帶100例如具有基材層220、黏著劑層210、及DAF(Die Attach Film)200。
基材層220例如包含聚對苯二甲酸乙二酯、聚烯烴等合成樹脂。
黏著劑層210係貼合基材層220及DAF200之任意材料。黏著劑層210例如包含環氧樹脂、聚醯亞胺、丙烯酸系樹脂、聚烯烴、矽酮等合成樹脂。
DAF200例如包含丙烯酸系樹脂、聚醯亞胺、環氧樹脂。
如圖15(B)所示，第二支持帶100之一部分藉由擴展而針對各半導體晶片之每個切斷。具體而言，第二支持帶所含之DAF200係藉由擴展而被切斷。
於藉由該擴展將DAF切斷時，可能會產生例如DAF割斷不良、及DAF剝離不良。使用圖16(A)及圖16(B)對該不良進行說明。再者，圖16(A)及圖16(B)係相當於圖13之S2區域之放大圖之圖。
圖16(A)係表示DAF剝離不良之模式性剖視圖。DAF剝離不良係將DAF200自黏著劑層210剝離之不良。半導體晶片80及DAF200之位置偏移，且視情況會飛散。因此，半導體晶片80及DAF200之拾取變得困難。
擴展時，半導體晶片80及其下部之DAF200因黏著劑層210之張力而向四方拉伸。此處，例如於擴展量H較大之情形時，存在黏著劑層210之張力大於黏著劑層210與DAF200之密接力之清晰。於該張力大於密接力之情形時，DAF200無法附著於黏著劑層210。即，會產生圖16(A)所示般之DAF剝離不良。
本次，藉由申請人之實驗確認了DAF剝離不良與擴展量H之關係。而且，於擴展量H大於8mm之情形時，會尤其顯著地發生DAF剝離不良。又，DAF200與黏著劑層210之間之黏著力為0.1N/25mm以上之情況對防止DAF剝離不良較佳。
圖16(B)係表示DAF割斷不良之模式性剖視圖。DAF割斷不良係DAF200未被充分地割斷之不良。由於DAF200接著於複數個半導體晶片80，故而難以將分離之半導體晶片80與DAF200一起拾取。
於發生DAF割斷不良之情形時，由於DAF200未被切斷，故而距離D並未充分地擴大。因此，藉由測定距離D，可對DAF割斷不良進行評價。
DAF割斷不良取決於第二支持帶100之特性。
以下，對DAF割斷不良與第二支持帶100之特性之關係進一步進行說明。
首先，對第二支持帶100之降伏時伸長率與DAF割斷不良之關係進行說明。
圖17(A)及圖17(B)係表示第二支持帶100之標稱應變與標稱應力之關係之模式性圖表。如圖17(A)所示，若第二支持帶使標稱應變自0%增加，則於超過某一標稱應變之時點標稱應力降低(降伏)。將該標稱應力最先下降之點稱為降伏點，將與該降伏點對應之標稱應變稱為降伏時伸長率。例如，與圖17(A)之比較例相比，圖17(B)之實施例之降伏時伸長率較大。
圖18係針對第二支持帶之降伏時伸長率不同之實施例及比較例，對擴展量H與半導體晶片80之間之距離D之關係進行繪製而成之實驗資料。於本實驗中，若距離D為40μm以上，則意味著DAF割斷不良較少。圖18之資料係於25處測定點對不同晶片間之距離之X方向之距離、及Y方向之距離進行測定所得之大約50處之測定資料。
如圖18所示，即便於降伏時伸長率為40%之比較例中將擴展量H設為8mm，亦無法抑制DAF割斷不良。於降伏時伸長率為55%之比較例中，雖然較降伏時伸長率為40%之比較例得以改善，但仍然會發生DAF割斷不良。相對於此，於降伏時伸長率為90%之樣本中，藉由將擴展量H設為8mm，DAF割斷不良大幅被抑制。認為其原因在於：例如降伏時伸長率較高之樣本可不受第二支持帶100之差異等影響而均等地伸長。
繼而，為了進一步抑制DAF割斷不良，對擴展時之第二支持帶100之X方向及Y方向上所產生之標稱應力之異向性與DAF割斷不良之關係進行說明。第二支持帶100例如存在因第二支持帶100之製造上之 原因而導致X方向與Y方向上所產生之標稱應力不同之情形。
圖19(A)及圖19(B)係表示第二支持帶100之標稱應變與標稱應力之關係之模式性圖表。於各個圖表中，(a)表示X方向之關係，(b)表示Y方向之關係。標稱應變係將自然狀態設為1時自自然狀態伸長之長度之比例。
圖19(A)之比較例於標稱應變為e時，X方向之標稱應力為Y方向之標稱應力之大致2倍。另一方面，圖19(B)之實施例於標稱應變為e時，X方向之標稱應力為Y方向之標稱應力之大致1倍。即，比較例係Y方向與X方向相比容易伸長，相對於此，實施例係Y方向與X方向之伸長容易度之差較小。
使用圖20(A)~(C)對使該比較例及實施例之第二支持帶100擴展後之狀態進行說明。
圖20(A)係相當於圖13之擴展後之模式性俯視圖。圖20(B)或圖20(C)係圖20(A)之區域S3之模式性放大圖。圖20(B)表示相當於圖19(A)之比較例之清晰。圖20(C)表示相當於圖19(B)之實施例之情形。
首先，對比較例之情形進行說明。如上所述，若第二支持帶100容易伸長，則圖13中之第二支持帶100之區域B難以被拉長。相反，若第二支持帶100難以伸長，則第二支持帶100之區域B容易被拉長。而且，於比較例中，第二支持帶100係Y方向與X方向相比容易伸長。
因此，如圖20(B)所示，於區域B中，第二支持帶100係容易沿X方向伸長，而難以沿Y方向伸長。即，X方向之半導體晶片80間之距離D1較Y方向之半導體晶片80間之距離D2大。因此，第二支持帶100所包含之DAF200容易於X方向上被割斷，相對於此，難以於Y方向上被割斷。
另一方面，如圖20(C)所示，於X方向之標稱應力與Y方向之伸長容易度之差較小之情形時，X方向與Y方向大致均等地擴大。即，X方 向之半導體晶片80之距離D3與Y方向之距離D4大致相等。因此，第二支持帶100所包含之DAF200於X方向及Y方向上被均等地割斷。
若對以上進行彙總，則為了防止DAF割斷不良，第二支持帶較佳為X方向之標稱應力與Y方向之標稱應力之比接近1、即異向性較小。
圖21係針對第二支持帶100之異向性不同之樣本，對擴展量H與半導體晶片80之間之距離D之關係進行繪製而成之實驗資料。再者，本實驗所使用之第二支持帶100之降伏時伸長率均為90%以上。又，於本實驗中，若距離D為40μm以上，則亦意味著DAF割斷不良較少，係測定點與上述實驗相同之約50處之測定資料。
如圖21所示，於標稱應力之比為1.7之情形時，即便將擴展量H設為8mm，亦會發生距離D為40μm以下之DAF割斷不良。另一方面，於標稱應力之比為1.4及1.0之情形時，若將擴展量H設為8mm，則於所有測定資料中確認到DAF被割斷。因此，第二支持帶100之X方向之標稱應力與Y方向之標稱應力之比較理想為1.4以下。再者，理所當然，於Y方向之標稱應力較X方向之標稱應力強之情形時，該比成為1.4之倒數即約0.7以上。
再者，如上所述，使X方向與Y方向上所產生之標稱應力接近1未必意指使第二支持帶100之MD與TD上所產生之標稱應力接近1。即便MD與TD上所產生之標稱應力存在異向性，藉由將第二支持帶100傾斜地貼附於半導體晶片80，亦可使X方向與Y方向上所產生之標稱應力接近1。
進而，對貼附狀態之第二支持帶100之標稱應變、及第二支持帶100之拉伸強度與DAF割斷不良之關係進行說明。
如參照圖8所說明般，第二支持帶100係一面被拉伸，一面沿X方向貼附。因此，第二支持帶100係於沿X方向伸長之狀態下貼附於第二面80b。而且，第二支持帶100係沿X方向伸長而貼附，故而若第二 支持帶100被擴展，則X方向與Y方向之伸長容易度不同。假設X方向與Y方向之伸長容易度不同，則如於標稱應力之異向性中所說明般，可能會使DAF割斷不良惡化。
換言之，不僅藉由上述第二支持帶100之降伏時伸長率及標稱應力之異向性，亦藉由於貼附時不使第二支持帶沿X方向伸長，可進一步抑制DAF割斷不良。
圖22係表示貼附狀態下之第二支持帶100之X方向之標稱應變與DAF割斷不良之關係之圖表。再者，第二支持帶100之X方向之標稱應變係貼附後常溫下之測定值。
如圖22所示，得知若第二支持帶100之X方向之標稱應變超過1.9%，則會發生DAF割斷不良。即，得知若第二支持帶100之X方向之標稱應變至少未達1.9%，則有利於減少DAF割斷不良。
為了減少該第二支持帶100之X方向之伸長，只要第二支持帶100並未因貼附時之拉伸力而過分伸長即可。具體而言，若第二支持帶100之拉伸強度(用於使單位長度伸長所需之力)較大，則可減少貼附時之拉伸力下之X方向之伸長。
圖23係對第二支持帶之拉伸強度不同之樣本之帶之X方向之標稱應變、距離D、距離D之差異、DAF割斷不良進行彙總所得之表。於圖23中，拉伸強度示出常溫時(24℃)與高溫時(70℃)之各自之資料。此處，所謂常溫，例如係指10℃~30℃，高溫時例如為40~90℃。常溫例如為擴展時之溫度，高溫例如為貼附第二支持帶時之溫度。
再者，於圖23中，拉伸強度表示用以使寬度20mm之第二支持帶100於標稱應變中伸長2%所必需之力。第二支持帶100之實際寬度例如係相對於300mm半導體晶圓而為最大350~390mm之寬度。即，相對於圖23所示之值，於施加了17.5倍~19.5倍左右之力之情形時，第二支持帶100之長度伸長2%。
又，本實驗為降伏時伸長率為90%以上並且X方向與Y方向上所產生之標稱應力之異向性為1.2以下之第二支持帶100。即便距離D之最短距離超過40μm亦會存在不良之原因在於：圖18或圖21之樣本數約為50處，相對於此，圖23之樣本數較多，約為350處，從而進行更精密之評價。
以下，對圖23之實驗結果進行說明。
關於帶之標稱應變，比較例1、比較例2、實施例分別為2.1%、0.8%、1.1%。得知比較例2與實施例常溫時之拉伸強度與比較例1相比較大，故而帶之標稱應變減小。尤其是比較例2常溫時之拉伸強度最大，因此認為帶之標稱應變變得最小。
關於距離D之最小值，於比較例1、比較例2、實施例中分別為123mm、103mm、156mm。實施例相對於比較例1及比較例2，距離D之最小值變大。認為其原因在於第二支持帶100之貼附時之高溫下之拉伸強度較大。再者，比較例2之距離D之最小值較比較例1小。認為其原因在於高溫時之拉伸強度較比較例1小。
關於距離D之標準偏差，於比較例1、比較例2、實施例中分別為12.4mm、17.1mm、8.6mm。實施例相對於比較例1及比較例2，距離D之標準偏差較小。即，實施例之距離D之差異較小。認為距離D之差異較小係與距離D之最小值同樣地受到高溫下之拉伸強度之影響所致。
最後，關於DAF割斷不良率，於比較例1、比較例2、實施例中分別為5.1%、0.7%、0.0%。實施例之貼附時之帶之標稱應變雖然較比較例2差，為1.1%，但不良率為0.0%，較比較例2之不良率好。認為實施例相對於比較例1、比較例2，距離D之最小值更大、距離D之標準偏差更小之原因在於不良率較小。
對本實驗進行總結，若標稱應變為2%之常溫時之拉伸強度大於 2.8[N/20mm]，則容易使貼附後之第二支持帶100之標稱應變小於上述1.9%。即，可減少DAF割斷不良。而且，若高溫時之拉伸強度大於1.6[N/20mm]，則可使距離D進一步增大，且使距離D之標準偏差進一步減小。即，可進一步減少DAF割斷不良。
(第二實施形態)
使用圖24~圖28對第二實施形態進行說明。再者，對於與第一實施形態大致相同之要素標註相同之符號，並適當省略說明。
如圖24所示，將第一支持帶50貼附於半導體晶圓10之第一面10a。於本實施形態中，未形成刀片槽30地貼附第一支持帶50。
如圖25及圖26所示，將半導體晶圓10上下翻轉，使用雷射310自第二面10b側切割。具體而言，使用雷射310於半導體晶圓10內部形成改質區域320。自該改質區域320朝向例如晶圓之下側產生龜裂(解理面)330。再者，龜裂330亦可沿上下產生。
如圖27及圖28所示，將半導體晶圓10再次翻轉，使用研磨磨石60對第二面10b進行研磨。與第一實施形態之圖5同樣地對背面進行研磨。藉此，接下來半導體晶圓10藉由龜裂330而被單片化為複數個半導體晶片80與缺損晶片85。再者，由於存在龜裂330微細之情形，故而存在於外觀上無法視認出龜裂330之情形。
以下，利用與第一實施形態相同之製造方法製造半導體裝置。
於第二實施形態中使用基於雷射之切割，該點與第一實施形態不同。與使用刀片之切割相比，第二實施形態可防止因切割時產生灰塵所導致之良率降低，此外，可減少用於清洗之純水之使用量。
(變化例)
於上述說明中，半導體晶圓10係於利用雷射切割後使用研磨磨石進行研磨。該研磨亦可於雷射切割前進行。例如，半導體晶圓10預先藉由研磨而薄膜化。其後，半導體晶圓10使用基於雷射之切割而形 成到達至半導體晶圓10之第一面10a及第二面10b之龜裂330。
(第三實施形態)
於第一實施形態及第二實施形態中，貼附第二支持帶100之方向與半導體晶圓10之切割方向大致平行或大致正交，但並不限定於此。
例如，亦可與半導體晶圓10之切割方向傾斜45度。於此情形時，例如可更均勻地擴展。
(第四實施形態)
使用圖29對第四實施形態進行說明。圖29(a)及(b)表示帶510之拉伸試驗之方法。圖29(a)表示拉伸前之狀態，圖29(b)表示拉伸後之狀態。
支架500使帶510之兩端拉伸，藉此可測定帶510之拉伸強度、標稱應力、標稱應變、伸長率等。帶510例如為第二支持帶100。
如圖29(a)及(b)所示，於拉伸後，帶510成為帶510'，其寬度自W1變細成W2。
另一方面，圖29(c)表示於將帶510貼附於半導體晶圓10之狀態下拉伸之狀態。如圖29(c)所示，帶510沿所有方向被拉伸，故而其粗細度不會如圖29(b)所示般變細。
即，於圖29(a)及圖29(b)所示之帶510之拉伸試驗之方法中，存在無法恰當地算出貼附於晶圓10之狀態之應力、應變等之情形。因此，使用以下關係所表示之真實應力(True Stress)、真實應變(True Strain)。
σt=σn(εn+1)
εt=ln(εn+1)
此處，σt為真實應力，σn為標稱應力，εt為真實應變，εn為標稱應變。利用真實應力、真實應變，可於降低拉伸試驗中帶510變細之效果且更接近實際使用帶10之環境之狀態下進行評價。
圖30係表示利用標稱應力、標稱應變對相同樣本進行評價之情形(圖30(a))與利用真實應力、真實應變進行評價之情形(圖30(b))之比較之圖。
如圖30(a)所示，若使用標稱應力、標稱應變，則本樣本之降伏時伸長率為20%左右。另一方面，如圖30(b)所示，若使用真實應力、真實應變，則本樣本並未降伏，而是於真實應變約250%左右處斷裂。
即，圖30之樣本於利用標稱應力、標稱應變進行評價之情形時，降伏時伸長率為90%以下，故而存在會產生DAF割斷不良之顧慮。但是，若利用真實應力、真實應變進行評價，則不會降伏。而且，於發明者等人之實驗中確認到，於實際之樣本中，利用真實應力、真實應變進行評價更恰當。
圖31係對針對第二支持帶100之樣本A~F中之DAF割斷不良試驗之評價實驗之結果進行彙總而成之表。圖31之表表示各樣本之評價結果、使用標稱應變、標稱應力時之降伏時伸長率、使用真實應力時之斷裂時或降伏時之標稱應變與真實應變。再者，各值係針對MD及TD而分別表示。
關於圖31之實驗，DAF割斷不良試驗之評價與圖23等同樣地係針對半導體晶圓10之評價試驗結果。降伏時伸長率、標稱應變、真實應變等之測定係使用島津製作所製造之Autograph(型式AGS-D)而進行測定。試驗時之拉伸速度為500mm/min。
實施DAF割斷不良之評價，結果樣本A~C、E良好，於樣本D、F中更多地產生不良。
例如，如觀察圖31之樣本A可知那樣，使用標稱應力時之降伏時伸長率為28%、20%，小於90%。另一方面，使用真實應力時之斷裂時或降伏時之伸長率較大，為105%、124%。而且，實際上於樣本A 中DAF割斷不良之評價良好。
相對於此，樣本D使用標稱應力時之降伏時伸長率為30%、30%，與樣本A大致同等。另一方面，使用真實應力時之斷裂時或降伏時之伸長率為199%、25%，於TD方面大幅差於樣本A。而且，實際上於樣本D中DAF割斷不良之評價並不良好。
即，存在使用真實應力時之斷裂時或降伏時之伸長率與DAF割斷不良進一步相關之情形。
根據圖31之結果得知，於DAF割斷不良良好之樣本A~C、E中，使用真實應力時之斷裂時或降伏時之伸長率最小的是樣本C之TD中之72%。即，若為72%以上，則關於DAF割斷不良，可期待良好之結果。
再者，於不良樣本D、F中，認為MD與TD中較小之值與DAF割斷不良相關，故而需要對MD與TD之值中較小之值進行評價。於樣本D與F中，使用真實應力時之斷裂時或降伏時之伸長率最大的成為樣本F之39%。
已對本發明之實施形態進行了說明，但本實施形態係作為例子而提出，並非意圖限定發明之範圍。該新穎之實施形態可以其它各種形態加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。本實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明與其均等之範圍內。

Claims (7)

  1. 一種半導體裝置之製造方法，其包括：將第一支持帶貼附於半導體晶圓之第一面之步驟；將上述半導體晶圓單片化為複數個半導體晶片之步驟；將第二支持帶沿第一方向貼附於上述複數個半導體晶片之第二面之步驟；將上述第一支持帶自上述複數個半導體晶片剝離之步驟；及藉由使上述第二支持帶延伸而擴大上述半導體晶片之間之距離之步驟；且上述第二支持帶相對於上述第一方向之伸長而產生之標稱應力與相對於與上述第一方向交叉之第二方向之伸長而產生之標稱應力之比為0.7~1.4。
  2. 如請求項1之半導體裝置之製造方法，其中上述第二支持帶降伏時伸長率為90%以上。
  3. 如請求項1之半導體裝置之製造方法，其中上述第二支持帶使用真實應力時之斷裂時或降伏時之伸長率為72%以上。
  4. 如請求項1之半導體裝置之製造方法，其中上述第二支持帶用於將寬度20mm之上述第二支持帶伸長2%所需之力，於24度下大於2.8[N]，於70度下大於1.6[N]。
  5. 如請求項1之半導體裝置之製造方法，其中上述第二支持帶於貼附後於常溫下向上述第一方向之標稱應變為1.9%以下。
  6. 如請求項1至5中任一項之半導體裝置之製造方法，其進而包括如下步驟：於貼附上述第一支持帶之步驟之前，使用刀片於上述半導體晶圓形成刀片槽，上述單片化步驟係藉由如下方式進行：對上述半導體晶圓之與上述第一面相反之第二面進行研磨，使上述刀片槽到達至上述第二面。
  7. 如請求項1至5中任一項之半導體裝置之製造方法，其中上述單片化步驟係藉由如下方式進行：對上述半導體晶圓照射雷射而形成解理面。
TW105106578A 2015-04-07 2016-03-03 半導體裝置之製造方法 TWI624029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015078578 2015-04-07
JP2016027371A JP6502874B2 (ja) 2015-04-07 2016-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201715697A TW201715697A (zh) 2017-05-01
TWI624029B true TWI624029B (zh) 2018-05-11

Family

ID=57424464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106578A TWI624029B (zh) 2015-04-07 2016-03-03 半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP6502874B2 (zh)
CN (1) CN106057792B (zh)
TW (1) TWI624029B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938212B2 (ja) * 2017-05-11 2021-09-22 株式会社ディスコ 加工方法
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP6915675B2 (ja) * 2019-01-22 2021-08-04 住友ベークライト株式会社 粘着テープおよび粘着テープ用基材
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701188A2 (en) * 2012-08-20 2014-02-26 Semiconductor Components Industries, LLC A method of singulating semiconductor die from a semiconductor wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297646A (ja) * 1998-04-10 1999-10-29 Techno Onishi:Kk 半導体チップ支持用フィルム
JP2002009018A (ja) * 2000-06-19 2002-01-11 Mitsubishi Plastics Ind Ltd 半導体ウエハ用ダイシングフィルム
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP2011216671A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体ウエハの加工用テープ、その製造方法および半導体ウエハの加工方法
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5932290B2 (ja) * 2011-10-20 2016-06-08 株式会社テラバイト 塑性に伴う体積変化に関係するパラメータを考慮した機械特性作成方法
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
CN103715117B (zh) * 2012-09-28 2016-11-16 株式会社东芝 半导体装置的制造装置以及半导体装置的制造方法
JP2014204089A (ja) * 2013-04-09 2014-10-27 株式会社ディスコ ウェーハ搬送機構及びウェーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701188A2 (en) * 2012-08-20 2014-02-26 Semiconductor Components Industries, LLC A method of singulating semiconductor die from a semiconductor wafer

Also Published As

Publication number Publication date
JP2016201533A (ja) 2016-12-01
JP6502874B2 (ja) 2019-04-17
TW201715697A (zh) 2017-05-01
CN106057792B (zh) 2020-02-07
CN106057792A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
TWI624029B (zh) 半導體裝置之製造方法
JP5391158B2 (ja) ウエハ貼着用粘着シートおよびそれを用いたウエハの加工方法
US20100248450A1 (en) Method of producing semiconductor device
JP2007165371A (ja) 半導体装置の製造方法
US20190189497A1 (en) Workpiece processing method
TW201515079A (zh) 半導體元件之製造方法以及晶圓安裝裝置
JP2011159679A (ja) チップの製造方法
US20140094019A1 (en) Wafer processing method
JP2004342896A (ja) 半導体装置およびその製造方法
TW201843720A (zh) 半導體裝置之製造方法
KR102392426B1 (ko) 기판 제조 방법 및 기판 제조 시스템
US20120100695A1 (en) Manufacturing method of semiconductor device
JP6594930B2 (ja) ウェーハを加工する方法およびウェーハ加工システム
TWI779024B (zh) 加工方法
JP5879698B2 (ja) 半導体基板のエキスパンド装置およびエキスパンド処理方法
US20120009763A1 (en) Semiconductor chip manufacturing method
TWI549211B (zh) A manufacturing apparatus for a semiconductor device and a method for manufacturing the semiconductor device
TWI729174B (zh) 半導體裝置及其製造方法
JP5805113B2 (ja) 粘着テープ、及び粘着テープを用いた半導体装置の製造方法
TWI644774B (zh) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
JP6209097B2 (ja) ウェーハの加工方法
JP2005045149A (ja) エキスパンド方法
TW202307947A (zh) 加工基板的方法和用於加工基板的系統
JP5500857B2 (ja) ダイシング用補助シート
JP6362484B2 (ja) 半導体ウエハのダイシング方法