JP2012156288A - 半導体チップの製造方法および半導体チップの実装方法 - Google Patents

半導体チップの製造方法および半導体チップの実装方法 Download PDF

Info

Publication number
JP2012156288A
JP2012156288A JP2011013683A JP2011013683A JP2012156288A JP 2012156288 A JP2012156288 A JP 2012156288A JP 2011013683 A JP2011013683 A JP 2011013683A JP 2011013683 A JP2011013683 A JP 2011013683A JP 2012156288 A JP2012156288 A JP 2012156288A
Authority
JP
Japan
Prior art keywords
semiconductor
tape
semiconductor chip
semiconductor chips
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011013683A
Other languages
English (en)
Other versions
JP5533695B2 (ja
Inventor
Sadanori Abe
禎典 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2011013683A priority Critical patent/JP5533695B2/ja
Publication of JP2012156288A publication Critical patent/JP2012156288A/ja
Application granted granted Critical
Publication of JP5533695B2 publication Critical patent/JP5533695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】転写されたテープ上の個々の半導体チップ間の距離を一定に保つ。
【解決手段】半導体ウエハ切断工程により分割された半導体チップ1がダイシングテープ315に貼り付けられた状態で、テープ延伸装置のリングステージ335の上面に設置される(図7(a))。次に、押し上げステージ337が、ダイシングテープ315を押し上げるように矢印の方向に移動される(図7(b))。すると、ダイシングテープ315は延伸され、半導体チップ1の相互の間に距離Wが発生する。そして、一方の面に接着剤(糊)が設けられた転写テープ341を、糊が設けられた面を半導体チップ1に接触させ、半導体チップ1の裏面と転写テープ341とが接着される(図7(c))。その後、転写テープ341を剥がすとともに、半導体チップ1が転写テープ341に転写される(図7(d))。
【選択図】図7

Description

本発明は、半導体チップの製造方法および半導体チップの実装方法に関する。
半導体デバイスは、まず、基板上に格子状に配列されたストリートと呼ばれる分割予定線によって区画された複数の領域に、電子回路、発光素子、受光素子などの半導体素子が形成された半導体ウエハとして製造される。そして、半導体ウエハを分割予定線に沿って切断することにより半導体素子が形成された領域が分割されて個々の半導体チップに分割されることで製造される。これらの半導体チップは、回路基板またはパッケージに実装され、半導体部品等として使用される。
このとき、半導体ウエハを半導体チップに分割する工程において、半導体ウエハは延伸性を有するテープ上に貼り付けられた後、半導体ウエハが個々の半導体チップに分割される。そして、延伸装置にセットされ、加熱、加圧によりテープを延伸することにより、隣接する半導体チップ間に空隙が設けられ、個々の半導体チップを取り上げ(ピックアップし)やすくしている。
さらに、プロセスによっては、半導体チップを別のテープに移し変える転写が行われる。このとき、移されるテープは、同じ延伸性を有するテープが用いられる。転写は、例えば半導体チップの表裏を反転させる(粘着面を変える)ためや、実装時にさらにテープを延伸させてピックアップを容易にするために行われる。
一般的な半導体のチップの実装方法は、実装装置が半導体チップを1個ずつ認識し、認識した半導体チップの裏面を突き上げピンによりテープを破り、半導体チップを押し上げることで半導体チップをテープに接着していた接着剤の粘着力を弱めた状態で、いわゆるコレットを用いて半導体チップを1個ずつピックアップする。
そして、半導体チップは、プリント基板(回路基板)、パッケージなどの所定の位置に設けられたダイボンド材(接着剤、銀ペースト等)の上に搭載され、固定される。その後、ワイヤボンドによる配線、樹脂封止工程等を経て半導体部品になる。
特許文献1には、張力付与手段を作動してフレーム保持手段に保持された環状のフレームに装着された粘着テープを拡張して、該粘着テープに貼着されている各デバイス間に所定の間隔を形成した状態で、粘着テープを第1のリングと第2のリングとによって挟持し、各デバイス間に所定の間隔を維持することで、次工程に搬送する際にデバイス同士が接触することはなく、デバイス同士が擦れることによるデバイスの損傷を防止するテープ拡張装置が記載されている。
特開2008−135513号公報
ところで、延伸させたテープ上の半導体チップは、延伸させたテープから別のテープに一括して転写され、その転写されたテープから個々の半導体チップが取り上げられ(ピックアップされ)て実装される場合がある。
そのとき、転写されたテープ上の個々の半導体チップの間の空隙の幅(半導体チップ間の距離)が一定でないと、半導体チップ毎に位置および向きを検出したのちにピックアップすることが必要となる。これには、半導体チップの位置や向きを検出する画像認識装置により検出し、半導体チップの位置を微妙に調整することが必要となり、実装に時間がかかるという問題があった。
また、転写されたテープ上の半導体チップ間の距離が一定でないと、複数の半導体チップを同時にピックアップして、回路基板やパッケージに実装することができないという問題があった。
このため、転写されたテープ上の個々の半導体チップ間の距離を一定に保つことが求められている。
本発明は、転写されたテープ上の個々の半導体チップ間の距離を一定に保つこと、および、複数個の半導体チップを同時に取り上げて実装できることを目的とする。
本発明が適用される半導体ウエハの製造方法は、基板上に半導体素子が形成された半導体ウエハを第1のテープに貼り付け、半導体ウエハに設定された分割予定線に沿って複数の半導体チップに分割する分割工程と、第1のテープを延伸することにより、複数の半導体チップのそれぞれの半導体チップの間の距離を拡張する拡張工程と、複数の半導体チップのそれぞれの半導体チップの間の距離が拡張された状態において、複数の半導体チップを、第1のテープから、第1のテープに比べ引張り強さが大きい第2のテープに転写する転写工程とを含む。
このような半導体ウエハの製造方法において、転写工程は、拡張工程において第1のテープを延伸するために第1のテープに加えられた張力を保持した状態で行われることを特徴とすることができる。
また、転写工程は、拡張工程に用いられた第1のテープを延伸する延伸装置から、複数の半導体チップのそれぞれの半導体チップの間の距離を拡張した第1のテープを取り外すことなく、半導体チップの間の距離を拡張した状態を保持して行われることを特徴とすることができる。さらに、第1のテープは引張り強さが10MPa以上且つ50MPa以下であって、第2のテープは引張り強さが80MPa以上であることを特徴とすることができる。そして、第1のテープはポリ塩化ビニルまたはポリオレフィンのいずれか一方で構成され、第2のテープはポリエステルで構成されることを特徴とすることができる。
さらに、このような半導体ウエハの製造方法において、転写工程は、第1のテープの複数の半導体チップを貼り付ける面に設けられた接着剤の粘着力を低下させる工程を含むことを特徴とすることができる。そして、第1のテープの接着剤の粘着力を低下させる工程は、加温または紫外線照射を含むことを特徴とすることができる。また、第1のテープの接着剤の粘着力を低下させる工程は、第1のテープを構成する基材の内部に紫外線を透過させることを含むことを特徴とすることができる。
また、このような半導体ウエハの製造方法において、分割工程は、半導体ウエハの基板の内部に集光されたレーザ光の照射によって、基板の内部にレーザ光が照射されない領域に比べて脆弱な領域を形成する脆弱領域形成工程と、脆弱な領域が起点となるように半導体ウエハにブレードを押圧することにより半導体ウエハを切断する切断工程とを含むことを特徴とすることができる。
さらにまた、基板は、紫外光を透過することを特徴とすることができる。そして、基板は、サファイアで構成されていることを特徴とすることができる。
このような半導体ウエハの製造方法が適用される複数の半導体チップのそれぞれの半導体チップは、フリップチップであることを特徴とすることができる。
そして、半導体素子は、発光素子または受光素子であることを特徴とすることができる。
また、他の観点から捉えると、本発明が適用される半導体チップの実装方法では、基板上に半導体素子が形成された半導体ウエハを第1のテープに貼り付け、半導体ウエハに設定された分割予定線に沿って複数の半導体チップに分割する分割工程と、第1のテープを延伸することにより、複数の半導体チップのそれぞれの半導体チップの間の距離を拡張する拡張工程と、複数の半導体チップのそれぞれの半導体チップの間の距離が拡張された状態において、複数の半導体チップを、第1のテープから、第1のテープに比べ引張り強さが大きい第2のテープに転写する転写工程を含む工程により製造された複数の半導体チップから、予め定められた複数個の半導体チップを取り上げ、複数個の半導体チップを実装する。
本発明によって、転写されたテープ上の個々の半導体チップ間の距離を一定に保つことができる。そして、転写されたテープ上の複数個の半導体チップを同時に取り上げて、実装することができる。
本実施の形態が適用される半導体チップ(発光チップ)の一例を説明する断面図である。 半導体チップ(発光チップ)の上面図である。 半導体チップ(発光チップ)の製造方法の一例を説明するフローチャートである。 半導体素子が形成された半導体ウエハの平面構成の一例を説明する図である。 ダイシングテープに貼り付けられた半導体ウエハを説明する図である。 脆弱領域形成工程および半導体ウエハ切断工程の一例を説明する図である。 半導体チップ間距離拡張工程および半導体チップ転写工程を説明する図である。 ダイシングテープが延伸された状態における半導体チップ(発光チップ)の状態を説明する図である。 半導体チップ実装工程を説明する図である。 複数のヘッド部を備えたコレットを説明する図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、添付図面では、半導体ウエハ、半導体チップなどを模式的に表しており、縮尺は正確ではない。
なお、本明細書では、基板上に複数の半導体素子を備えるものを半導体ウエハと呼び、それぞれが半導体素子を備えるように半導体ウエハを分割したものを半導体チップと呼ぶ。
半導体素子には、発光素子、受光素子、集積回路、機構系を電子回路とともに組み込んだMEMS(Micro Electro Mechanical Systems)などが含まれる。また、半導体チップには、ワイヤボンドで配線する構造、および半導体チップをひっくり返して実装する、いわゆるフリップチップ構造などが含まれる。ここでは、半導体素子の一例としてワイヤボンドで配線する構造の発光素子で説明する。すなわち、半導体チップは発光チップとして説明する。
特に、照明用途では、複数の発光チップを等間隔でパッケージに実装する場合が多く、本発明の効果が大きい。また、品質面においても、透明基板(例えばサファイア)を用いるGaInNの青色発光ダイオードでは、基板から取り出される光は、隣接する発光チップの影響を受けるため、発光チップが等しい距離で配列されていることが望ましい。
図1は本実施の形態が適用される半導体チップ1(発光チップ)の一例を説明する断面図である。なお、本実施の形態では、半導体チップ1の一例として発光チップで説明する。以下、半導体チップ1(発光チップ)と表記する。図2は半導体チップ1(発光チップ)の上面図である。
半導体チップ1(発光チップ)は化合物半導体にて構成されている。なお、半導体チップ1(発光チップ)を構成する化合物半導体としては、特に限定されるものではなく、例えば、III−V族化合物半導体、II−VI族化合物半導体、IV−IV族化合物半導体等が挙げられる。本実施の形態では、III−V族化合物半導体が好ましく、中でも、III族窒化物化合物半導体が好ましい。そして、以下では、III族窒化物化合物半導体を有する半導体チップ1(発光チップ)を例として説明する。なお、例として図1に示す半導体チップ1(発光チップ)は青色光を出力する。
基板110は、III族窒化物化合物半導体とは異なる材料から構成され、基板110上にIII族窒化物化合物半導体結晶がエピタキシャル成長される。基板110を構成する材料としては、例えば、サファイア、炭化珪素(シリコンカーバイド:SiC)、酸化亜鉛(ZnO)、シリコン、ゲルマニウム、溶融石英(石英)などのガラス等が挙げられる。ここでは、基板110は、一例として、紫外光を含む光に対して透明で、良好な結晶が得られるサファイアであるとして説明する。なお、基板にエピタキシャル成長後、他の材質の基板を貼り付け、エピタキシャル成長させた基板を除去することで、他の材質の基板である貼り付けた基板を基板110とすることもできる。
この半導体チップ1(発光チップ)は、サファイア製の基板110と、基板110上に積層される中間層120と、中間層120上に積層される下地層130と、下地層130上に積層されるn型半導体層140と、n型半導体層140上に積層される発光層150と、発光層150上に積層されるp型半導体層160とを備えている。
ここで、n型半導体層140は、下地層130側に設けられるn型コンタクト層140aと発光層150側に設けられるn型クラッド層140bとを有している。また、発光層150は、障壁層150aと井戸層150bとが交互に積層され、2つの障壁層150aによって1つの井戸層150bを挟み込んだ構造を有している。さらに、p型半導体層160は、発光層150側に設けられるp型クラッド層160aと最上層に設けられるp型コンタクト層160bとを有する。なお、以下の説明においては、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と表記する。
半導体チップ1(発光チップ)においては、p型半導体層160のp型コンタクト層160b上に透明正極170が積層され、さらにその上にp電極190aが形成されている。さらに、n型半導体層140のn型コンタクト層140aに形成された半導体層露出面140cにn電極190bが積層されている。
さらにまた、半導体チップ1(発光チップ)は、p電極190aおよびn電極190bのそれぞれの表面の一部を除いて、透明正極170の表面、積層半導体層100の表面および側面、下地層130および中間層120の側面を覆う保護層180を備える。
なお、基板110上の中間層120、下地層130、n型半導体層140、発光層150、p型半導体層160、透明正極170、p電極190a、n電極190bおよび保護層180をまとめて半導体素子200と表記する。発光層150は、発光効率の高いGaInNからなることが望ましい。
この半導体チップ1(発光チップ)においては、図1に示したp電極190aとn電極190bとを介して積層半導体層100(より具体的にはp型半導体層160、発光層150およびn型半導体層140)に電流を流すことで、発光層150が青色光を出射するようになっている。なお、発光層150は、透明正極170側に加えて、基板110側および側方(発光層150の層方向)にも青色光を発する。
次に、半導体チップ1(発光チップ)の平面形状を説明する。
図2に示すように、半導体チップ1(発光チップ)の平面形状は、例えば350μm×350μmの正方形である。なお、半導体チップ1(発光チップ)の平面形状は、正方形に限らず、長方形など、他の形状であってもよい。
半導体層露出面140cは、図2に示すように、半導体チップ1(発光チップ)の周縁を巡るように形成されている。なお、半導体層露出面140cは、正方形の1辺において、周縁から内側に向かって広がって設けられている。そして、n電極190bは、この広がって設けられた半導体層露出面140c上に設けられている。
一方、p電極190aは、p型半導体層160の上面160c上に設けられた透明正極170上に設けられている。半導体チップ1(発光チップ)は、発光層150から発光するため、透明正極170は面積が広いほど光量が大きくなる。よって、p電極190aは、透明正極170の一部に設けられている。
なお、p電極190aおよびn電極190bの形状および配置は、図2に示したものに限らず、他の形状および配置であってもよい。
[半導体チップの製造方法]
半導体チップ1(発光チップ)の製造方法を説明する。
図3は半導体チップ1(発光チップ)の製造方法の一例を説明するフローチャートである。
半導体チップ1(発光チップ)は、半導体素子形成工程(ステップ201)、脆弱領域形成工程(ステップ202)、半導体ウエハ切断工程(ステップ203)、半導体チップ間距離拡張工程(ステップ204)、半導体チップ転写工程(ステップ205)により製造される。そして、半導体チップ1(発光チップ)は、半導体チップ実装工程(ステップ206)により、回路基板またはパッケージに実装されて半導体部品等として使用される。
なお、図3に示す半導体チップの製造方法の一例を説明するフローチャートでは、半導体チップ実装工程(ステップ206)を加えて示している。
なお、半導体ウエハ切断工程を切断工程と、半導体チップ間距離拡張工程を拡張工程と、半導体チップ転写工程を転写工程と表記することがある。さらに、脆弱領域形成工程および半導体ウエハ切断工程をまとめて分割工程と表記することがある。
半導体素子形成工程(ステップ201)は、半導体チップ1が図1に示す発光チップである場合には、基板110上に中間層120、下地層130、積層半導体層100、透明正極170、p電極190a、n電極190b、保護層180を形成した半導体ウエハ30(後述する図4参照)を製造する工程である。
一方、脆弱領域形成工程(ステップ202)は、半導体チップ1が図1に示すサファイアの基板110上に形成された発光チップである場合には、基板110を透過する波長のレーザ光を基板110内に焦点を結ぶように照射し、基板110内部に照射しない部分に比べて強度が低い脆弱領域321を半導体ウエハ30の分割予定線(後述するV1〜V9、H1〜H9)に沿って形成する工程である(後述する図6(a)参照)。
なお、脆弱領域321は、ダイヤモンドポイントにより、半導体ウエハ30の表面30aまたは裏面30bに形成してもよい。
半導体ウエハ切断工程(ステップ203)は、第1のテープの一例であるダイシングテープ315(後述する図5参照)に貼り付けた半導体ウエハ30の分割予定線(V1〜V9、H1〜H9)に沿って、ブレード331(後述する図6(b)、(c)参照)を押圧し、脆弱領域321を核として、半導体ウエハ30を複数の半導体チップ1(発光チップ)に切断する工程である。なお、公知のダイヤモンドブレードによって機械的に切断してもよい。
半導体チップ間距離拡張工程(ステップ204)は、切断された半導体チップ1(発光チップ)を、ダイシングテープ315を延伸して(引き伸ばして)、ダイシングテープ315上において半導体チップ1(発光チップ)間の距離を拡張する工程である。
半導体チップ転写工程(ステップ205)は、間の距離が拡張された半導体チップ1(発光チップ)を、半導体チップ1(発光チップ)間の距離が拡張された状態のまま第2のテープの一例である転写テープ341(後述する図7(c)、(d)参照)に転写する工程である。
そして、半導体チップ実装工程(ステップ206)は、半導体チップ1(発光チップ)を、転写テープ341上から取り上げて、回路基板500(後述する図9(c)、(d)参照)、パッケージ等に実装する工程である。
以下、各工程を詳細に説明する。
(半導体素子形成工程)
始めに、半導体チップ1として発光チップを例にして、半導体素子形成工程(図3のステップ201)を説明する。
まず、予め定められた直径と厚さとを有するサファイア製の基板110上に、スパッタリング装置にて、中間層120および下地層130を形成する。
続いて、下地層130が形成された基板110上に、MOCVD装置により、n型コンタクト層140aを形成し、n型コンタクト層140aの上にn型クラッド層140bを形成する。さらに、n型クラッド層140bの上に発光層150すなわち障壁層150aと井戸層150bとを交互に形成し、発光層150の上にp型クラッド層160aを形成し、p型クラッド層160aの上にp型コンタクト層160bを形成する。
さらに、p型コンタクト層160bの上面160c上に透明正極170を積層する。また、エッチング等を用いてn型コンタクト層140aに半導体層露出面140cを形成する。そして、透明正極170上にp電極190aを、半導体層露出面140c上にn電極190bを形成する。
その後、基板110の下地層130の形成面とは反対の面を、予め定められた厚さになるまで研削および研磨する。
そして、基板110の厚さが調整されて、基板110上に半導体素子200(本実施の形態では発光素子)が形成された半導体ウエハ30が製造される。
なお、基板110上に結晶性に優れた下地層130が直接形成できる場合には、中間層120を設けなくともよい。
図4は、半導体素子200が形成された半導体ウエハ30の平面構成の一例を説明する図である。
半導体ウエハ30には、結晶方位を示すとともに、自動制御により半導体ウエハ30の位置を定めるために用いられるオリエンテーションフラット(OF)が設けられている。また、オリエンテーションフラットに代わって、切り込み(ノッチ)などが設けられる場合もある。
半導体ウエハ30は、分割予定線H1〜H9、V1〜V9で区切られたそれぞれの領域(半導体チップ1(発光チップ)となる領域)に、半導体素子200(本実施の形態では発光素子)が形成されている。半導体ウエハ30は、分割予定線H1〜H9、V1〜V9で、半導体チップ1(発光チップ)に分割される。すなわち、分割予定線H1〜H9、V1〜V9は線として示しているが、半導体ウエハ30の表面30aから裏面30b(後述する図6参照)に延びた面(分割予定面)で切断されることになる。よって、分割予定線H1〜H9、V1〜V9を分割予定面H1〜H9、V1〜V9とも表記することがある。
ここで、分割予定線V1〜V9は間隔px、分割予定線H1〜H9は間隔pyで設けられている。半導体チップ1(発光チップ)の平面形状が350μm角の正方形である場合、間隔pxおよび間隔pyはそれぞれ350μmである。
なお、図4では、半導体ウエハ30上に半導体チップ1(発光チップ)を一例として8×8(ただし、角の4個は設けていない。)に配列している。しかし、半導体ウエハ30上の半導体チップ1(発光チップ)の個数は、半導体ウエハ30の直径と、半導体チップ1(発光チップ)のサイズである間隔pxおよび間隔pyとによって決められる。
また、図4では間隔pxおよび間隔pyをそれぞれ分割予定線V1〜V9、H1〜H9の線間において等間隔として表記しているが、等間隔でなくともよい。
(脆弱領域形成工程)
次に、脆弱領域形成工程(図3のステップ202)を説明する。
半導体素子200が形成された半導体ウエハ30は、周囲にウエハリング316を備えるダイシングテープ315に、半導体素子200が形成された半導体ウエハ30の表面30a側が貼り付けられる。
図5は、ダイシングテープ315に貼り付けられた半導体ウエハ30を説明する図である。図5は、半導体ウエハ30を半導体素子200が形成された表面30a側から見た図を示している。よって、図5は、半導体ウエハ30をダイシングテープ315を通して見た図となっている。
ダイシングテープ315は、例えばポリ塩化ビニル(PVC)、ポリオレフィン(PO)などの樹脂による、柔軟性を有するとともに常温または加熱状態において延伸(引き伸ばすことが)できるシート状の基材と、基材の一方の面上に設けられ、半導体ウエハ30およびウエハリング316を固定することができる接着剤(糊)とから構成されている。
ダイシングテープ315は、例えば、厚さ50〜150μmのポリ塩化ビニルテープが好適である。
接着剤(糊)は、紫外線(UV)照射によって、粘着力が照射前に比べ低下する性質を有するものが、作業効率が高いことおよび転写不良が発生しにくいことから望ましい。また、接着剤(糊)は、加温によって粘着力を制御できるものであってもよい。
ウエハリング316は、半導体ウエハ30の直径より大きい内径を有する、例えばステンレス鋼(SUS)から構成された板状の金属リングである。なお、ウエハリング316は、プラスチック材料で構成されていてもよい。
ウエハリング316は、ウエハリング316により半導体ウエハ30の取り扱いを自動により行えるよう、外周の一部が直線状に加工されているとともに、外周の一部にくぼみが設けられている。なお、直線状の加工およびくぼみはなくてもよい。
ウエハリング316の一方の面は、ダイシングテープ315の糊が設けられた面315a(後述する図6(a)参照)と貼りあわされている。
そして、半導体素子200が形成された半導体ウエハ30の表面30aが、ダイシングテープ315の糊が設けられた面315aに貼りあわされている。
よって、ダイシングテープ315に対して、半導体ウエハ30およびウエハリング316は同じ側、すなわち糊が設けられた面315a上に貼り付けられている(後述する図6(a)参照)。ウエハリング316およびダイシングテープ315は、脆弱領域形成工程およびその後に引き続いて行われる半導体ウエハ切断工程において、半導体ウエハ30の固定治具として働く。
図6は、脆弱領域形成工程(図3のステップ202)および半導体ウエハ切断工程(図3のステップ203)の一例を説明する図である。
脆弱領域形成工程では、半導体ウエハ30の基板110内部に脆弱領域321を形成する。
図6(a)により、脆弱領域形成工程(ステップ202)を説明する。
脆弱領域形成工程では、ダイシング装置(不図示)が用いられる。ダイシング装置は、ダイシングテープ315に貼り付けられた半導体ウエハ30およびウエハリング316を保持するステージ317と、例えばレンズなどの光学部材326を介してレーザ光325を基板110の内部に照射するレーザ光照射部(不図示)とを備えている。レーザ光325により脆弱領域321を基板110の内部に発生させる。一般的に、このような装置は、ステルスダイシング装置と呼ばれる。ステルスダイシングは、基板110の内部に欠陥(脆弱領域321)を形成しているため、半導体ウエハ30の表面30aおよび裏面30bに汚れが発生しない。このことにより、転写工程で不良が発生しにくい最適なプロセスである。
ダイシングテープ315、半導体ウエハ30およびウエハリング316は、一体として、ダイシング装置のステージ317の上面に設置される。このとき、ダイシングテープ315の半導体ウエハ30およびウエハリング316の糊が設けられていない面315bが、ステージ317の上面に接するように設置される。
図6(a)に示す、ダイシングテープ315、半導体ウエハ30およびウエハリング316の部分は、半導体ウエハ30等を示す図5のVI−VI線での断面図である。よって、図6では、半導体ウエハ30に設定された分割予定線H1〜H9が見えている。
ステージ317は半導体ウエハ30等が設置される上面を含む面内において、前後、左右に移動できるとともに、さらに中心軸の周りに回転可能になっている。すなわち、X−Y方向に移動し、θ方向に回転する。
図6(a)に示すように、半導体ウエハ30の裏面30b側から、分割予定線H1〜H9およびV1〜V9に沿って、光学部材326により基板110の内部に焦点を結ぶように調整されたレーザ光325を照射する。図6(a)では、分割予定線H6に沿って、基板110の内部に脆弱領域321を形成するところを示している。
具体的には、レーザ光325を固定し、レーザ光325が分割予定面H1〜H9、V1〜V9に沿って照射されるように、ダイシング装置のステージ317を予め定められた速度で移動させる。これにより、分割予定線V1〜V9、H1〜H9に沿って、半導体ウエハ30の基板110の内部に脆弱領域321が形成される。
このとき、X方向(図4、5参照)にステージ317を移動させながらレーザ光325を照射して、分割予定線H1に沿って脆弱領域321を形成した後、ステージ317をY方向(図4、5参照)に間隔pyに相当する距離移動させて、分割予定線H2に沿って脆弱領域321を形成する。同様に、分割予定線H3〜H9に沿って、脆弱領域321を形成する。この後、X方向と同様にして、Y方向(図4、5参照)の分割予定線V1〜V9に沿って脆弱領域321を形成する。
レーザ光325には、一般的なYAGのパルスレーザ光を用いることができる。レーザ光325にパルスレーザ光を用いると、分割予定線H1〜H9、V1〜V9に沿って、基板110の内部に点状に脆弱領域321が形成される。
脆弱領域321は、半導体ウエハ30の裏面30bから距離の異なる複数の位置に設けられてもよい。この場合、先に裏面30bから大きい距離に脆弱領域321を設けることが好ましい。もし、裏面30bから小さい距離に脆弱領域321を設けた後、裏面30bから大きい距離に脆弱領域321を設けると、裏面30bから小さい距離に設けられた脆弱領域321により擾乱を受けて、レーザ光325の集光が妨げられ、裏面30bから大きい距離に脆弱領域321を形成することが難しくなることがある。
(半導体ウエハ切断工程)
次に、半導体ウエハ切断工程(図3のステップ203)を説明する。
半導体ウエハ切断工程では、脆弱領域321を起点として、半導体ウエハ30を半導体チップ1(発光チップ)に分割する。
図6(b)および(c)により、半導体ウエハ切断工程を説明する。
半導体ウエハ切断工程では、切断(ブレーキング)装置(不図示)が用いられる。ブレーキング装置は、ダイシングテープ315に貼り付けられた半導体ウエハ30およびウエハリング316を保持するステージ318と、ステージ318上の半導体ウエハ30に押しつけられる(押圧する)ブレード331とを備えている。
図6(b)に示すように、脆弱領域321が形成された半導体ウエハ30およびウエハリング316が貼り付けられたダイシングテープ315は、糊が設けられていない面315bをブレーキング装置(不図示)のステージ318の上面に設定される。
ブレーキング装置のステージ318は、リング状のリングステージ318cと、リングステージ318cの中央に設けられ、直線状の間隙(隙間)を隔てて配置された2つのサブステージ318aおよび318bとから構成されている。サブステージ318a、318bおよびリングステージ318cのそれぞれの上面は、一平面内にあるように調整されている。
リングステージ318cは、ウエハリング316を保持する。リングステージ318cは、ステージ318の上面を含む面内において、前後、左右に移動可能であって、さらに中心軸の周りに回転可能となっている。すなわち、ステージ318は、ステージ318の上面を含む面内において、X−Y方向に移動し、θ方向に回転する。
よって、リングステージ318cの移動または回転により、ウエハリング316が移動または回転し、ウエハリング316とともにダイシングテープ315に固定されている半導体ウエハ30が移動または回転する。
そして、2つのサブステージ318aと318bとの間隙に、分割予定線H1〜H9、V1〜V9のいずれかが対応するように半導体ウエハ30を配置する。図6(b)では、分割予定線H5が、2つのサブステージ318aと318bとの間隙に配置されている。
そして、図6(b)に示すように、半導体ウエハ30の裏面30bに、分割予定線H1〜H9、V1〜V9のいずれか(図6(b)では分割予定線H5)に沿うように、ブレード331を近づけていく。
ブレード331は、例えば先端が60°のナイフ状の部材であって、高硬度の超鋼またはジルコニアで製作されている。
図6(c)に示すように、半導体ウエハ30の裏面30bに、ブレード331が押し当てられると、半導体ウエハ30は、2つのサブステージ318aと318bとの間隙に沈み込んで、脆弱領域321を起点として、分割予定線H1〜H9、V1〜V9のいずれか(図6(c)では分割予定線H5)に沿って分割される。
他の分割予定線H1〜H4、H6〜H9、V1〜V9のそれぞれに対しても、ステージ318を移動させ、上記と同様にして半導体ウエハ30を分割する。
ダイシングテープ315は、分割時(ブレード331に押された時)に少し変形する必要があり、ダイシングテープ315の引張り強さ(後述する半導体チップ転写工程で詳述する。)が小さいほうが望ましい。具体的には、50Mpa以下が望ましく、40Mpa以下がさらに望ましい。また、半導体ウエハ30の分割後、ダイシングテープ315は変形した状態からから戻ることが望ましく、最小限の引張り強さが必要である。具体的には、10MPa以上、望ましくは20MPa以上である。変形した状態から戻らないと次の半導体チップ転写工程において、転写されるテープ(後述する図7(c)、(d)に示す転写テープ341)と半導体チップ1(発光チップ)との密着が不均一になり、転写不良が発生しやすくなる。
すべての分割予定線H1〜H9、V1〜V9に対して分割を行うことで、半導体ウエハ30は、半導体チップ1(発光チップ)に分割される。
(半導体チップ間距離拡張工程)
次に、半導体チップ間距離拡張工程(図3に示すステップ204)について説明する。
図7は、半導体チップ間距離拡張工程および半導体チップ転写工程を説明する図である。
図7(a)および(b)により、半導体チップ間距離拡張工程を説明する。半導体チップ間距離拡張工程では、ダイシングテープ315を延伸させて(引き伸ばして)、半導体チップ1(発光チップ)相互の間隔を拡張する。
半導体チップ間距離拡張工程では、テープ延伸装置(延伸装置と表記することがある。)(不図示)を用いる。テープ延伸装置は、リング状のリングステージ335と、リングステージ335に対応して設けられたリング状の固定リング336と、押し上げステージ337とを備えている。
図7(a)に示すように、半導体ウエハ切断工程により分割された半導体チップ1(発光チップ)とウエハリング316とがダイシングテープ315に貼り付けられた状態で、ダイシングテープ315の糊が設けられていない面315bを、テープ延伸装置のリングステージ335の上面に設定される。
そして、固定リング336が、ウエハリング316を挟み込むように、リングステージ335に押し付けられる。すなわち、固定リング336とリングステージ335とは組となって、ウエハリング316を挟み込んで固定する。
一方、押し上げステージ337の上面は、半導体ウエハ30の面積より広く構成されている。
押し上げステージ337は、ウエハリング316が固定リング336とリングステージ335とで固定される際には、ダイシングテープ315を強く押し付けない位置に設定されている。すなわち、押し上げステージ337の上面は、ダイシングテープ315の糊が設けられていない面315bに接していなくともよく、軽く接触していてもよい。
なお、押し上げステージ337は、例えばアルミニウム等の金属から構成されていてもよい。また、ガラス等の紫外線に対して透明な材料で構成されていてもよい。
次に、図7(b)に示すように、ウエハリング316をリングステージ335と固定リング336とで固定した状態で、押し上げステージ337が、ダイシングテープ315を押し上げるように矢印の方向に移動される。すると、ダイシングテープ315は、押し上げステージ337の動きに対応して延伸される。それにともなって、半導体チップ1(発光チップ)の相互の間に距離Wが発生する。
半導体チップ1(発光チップ)間の距離Wは、押し上げステージ337の押し上げ量によって設定される。また、半導体チップ1(発光チップ)間の距離Wは、ダイシングテープ315の伸び率、半導体チップ1(発光チップ)の平面形状(大きさ)に依存する。半導体チップ1(発光チップ)間の距離Wは、数μmから数百μmに設定でき、例えは、半導体チップ1(発光チップ)間の距離Wは、50〜300μmになるまで拡張される。
なお、ここでは、押し上げステージ337を押し上げてダイシングテープ315を延伸したが、ウエハリング316を挟み込んで固定したリングステージ335および固定リング336を押し下げてダイシングテープ315を延伸してもよい。
また、ダイシングテープ315の延伸を促進するため、押し上げステージ337を加熱することが望ましい。加熱温度は、ダイシングテープ315の材質によるが、40〜70℃が好適である。また、ダイシングテープ315の厚さは、延伸の制御性から50〜200μmが望ましい。薄すぎると、ダイシングテープ315の破れが発生しやすく、厚い場合は、延伸(伸び)が不均一になりやすい。
図8は、ダイシングテープ315が延伸された状態における半導体チップ1(発光チップ)の状態を説明する図である。なお、図8は、図6と同様に、ダイシングテープ315の糊が設けられていない面315b側から半導体チップ1(発光チップ)を見た図である。すなわち、押し上げステージ337を通して見た図である。半導体チップ間距離拡張工程では、ダイシングテープ315は均等に延伸されるため、半導体チップ1(発光チップ)間の距離Wも均等になっている。
(半導体チップ転写工程)
次に、半導体チップ転写工程(図3に示すステップ205)について説明する。
図7(c)および(d)により、半導体チップ転写工程を説明する。半導体チップ転写工程では、延伸されたダイシングテープ315上の半導体チップ1(発光チップ)を一括して、第2のテープである転写テープ341に移す。このとき、転写テープ341は、ダイシングテープ315に比べて、引張り強さが大きく、伸び率が小さいものであればよい。よって、ダイシングテープ315にPVCを用いた場合、転写テープ341としては、ポリエステル系のポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリフェニレンサルファイド(PPS)、ポリイミド、ナイロン、ポリカーボネートなどの樹脂、金属、ガラス、セラミックスの基材に接着剤(糊)を塗布したテープ(シート)などを用いることができる。
なお、ここで伸び率が小さいとは、JIS−C−2151、JIS−C−2318に規定されている引張り強さ(破断強度)が大きいことをいう。例えば、破断強度は、ダイシングテープ315に用いられる軟質ポリ塩化ビニルが30〜40MPaであるのに対し、二軸延伸ポリエステル210MPa、二軸延伸PPS200MPa、ポリイミド170MPa、二軸延伸ナイロン240MPa、無延伸ナイロン100MPa、ポリカーボネート100MPaである。
なお、第1のテープであるダイシングテープ315の引張り強さ(破断強度)は50MPa以下であって、第2のテープである転写テープ341の引張り強さ(破断強度)は80MPa以上が好ましい。
半導体チップ転写工程では、半導体チップ間距離拡張工程にて用いたテープ延伸装置を引き続いて用いる。すなわち、半導体チップ間距離拡張工程にて、ダイシングテープ315を延伸した状態を保持したまま、半導体チップ転写工程を行う。ダイシングテープ315は張力がかかった状態が保持されている。
まず、図7(c)に示すように、一方の面に接着剤(糊)が設けられた転写テープ341を、糊が設けられた面を半導体チップ1(発光チップ)に接触させ、半導体チップ1(発光チップ)の裏面(基板110側)と転写テープ341とが接着される。
このとき、転写テープ341と半導体チップ1(発光チップ)との間に空気の泡(気泡)が発生しないように、半導体ウエハ30の一端に配置された半導体チップ1(発光チップ)から、気泡を除去しつつ、転写テープ341を徐々に接着させていくのが好ましい。
次に、図7(d)に示すように、転写テープ341を剥がすとともに、半導体チップ1(発光チップ)を転写テープ341に転写する。このときも、半導体ウエハ30の一端に配置された半導体チップ1(発光チップ)の側から、徐々に転写テープ341を剥がしていくのが好ましい。
半導体チップ転写工程において、ダイシングテープ315から転写テープ341に半導体チップ1(発光チップ)が転写されるためには、転写テープ341に設けられた接着剤(糊)の粘着力が、ダイシングテープ315に設けられた接着剤(糊)の粘着力より大きいことが必要になる。
これには、ダイシングテープ315に設けられた接着剤(糊)と転写テープ341に設けられた接着剤(糊)とに、粘着力の異なる2種類の糊を用いればよい。
また、ダイシングテープ315に設けられた糊を紫外線(UV光)照射により粘着力が低下する接着剤(糊)とし、転写テープ341を剥がす前に、転写テープ341側から紫外線を照射することで、ダイシングテープ315に設けられた糊の粘着力を低下させてもよい。本実施の形態では、半導体チップ1(発光チップ)の基板110はサファイアとしているので、紫外線が基板110および半導体素子200を透過して、ダイシングテープ315に設けられた糊に照射される。
なお、半導体チップ1(発光チップ)の基板110が紫外線を透過しない材料で構成されているときは、押し上げステージ337を紫外線が透過する材料で構成し、押し上げステージ337側から紫外線を照射してもよい。また、ダイシングテープ315に紫外線を導波させて、紫外線を照射してもよい。
一方、加温によりダイシングテープ315の糊の粘着力を低下させることもできる。例えば、ステージ337から熱を加えてダイシングテープ315の糊の粘着力を低下させてもよい。また、加熱と紫外線照射との併用も可能である。
本実施の形態では、半導体チップ間距離拡張工程における半導体チップ1(発光チップ)間の距離Wが均等な状態を保持して、半導体チップ1(発光チップ)を転写テープ341上に転写させているので、転写テープ341上においても、半導体チップ1(発光チップ)間の距離Wが均等な状態で維持される。
なお、押し上げステージ337(図7(a)参照)の上面に、取り外し可能なキャップ状の部材を配置し、延伸したダイシングテープ315の周囲をリング状の部材等でキャップ状の部材に固定することも行われている。この場合は、キャップ状の部材とともに延伸したダイシングテープ315を、テープ延伸装置から取り外す。しかし、ダイシングテープ315は伸びやすいので、ダイシングテープ315をリング状の部材でキャップ状の部材に固定する際に、ダイシングテープ315の一部が伸びて、半導体チップ1(発光チップ)間の距離Wに乱れが生じてしまう。このため、転写テープ341に転写した半導体チップ1(発光チップ)間の距離Wも乱れてしまう。
また、引用文献1に記載されたダイシングテープ315の周囲を互いに嵌合する2つのリング状の部材で固定する方法では、ダイシングテープ315の糊が設けられていない面315bが本実施の形態と異なり、押し上げステージ337等によって固定されていないので、転写テープ341に転写する際に、ダイシングテープ315の一部が伸びて半導体チップ1(発光チップ)間の距離Wが乱れが生じてしまう。このため、転写テープ341に転写した半導体チップ1(発光チップ)間の距離Wも乱れてしまう。
転写テープ341は、ダイシングテープ315に比べて、引張り強さが大きく、伸び率が小さいので、転写後の作業による変形が少なく、半導体チップ1(発光チップ)間の距離Wに乱れが生じない。一方、転写テープ341に伸び率の大きいPVC等を使用すると、取り外し作業、実装装置への装着作業などで、半導体チップ1(発光チップ)間の距離Wの乱れが発生しやすく、作業効率が著しく低下する。
(半導体チップ実装工程)
次に、半導体チップ1(発光チップ)の実装工程を説明する。
図9は、半導体チップ実装工程(図3のステップ206)を説明する図である。
ここでは、複数の半導体チップ1(発光チップ)を同時に取り上げて(ピックアップして)、回路基板500またはパッケージに実装する。
図9(a)は、転写テープ341上に配列されている半導体チップ1(発光チップ)を、取り上げ(ピックアップ)部材であるコレット351によりピックアップする状態を説明する断面図である。コレット351は、凹部の周辺部で半導体チップ1(発光チップ)に接触するヘッド部351aと、ヘッド部351aの凹部に接続される管状のパイプ部351bと、複数のパイプ部351bを結合して真空ポンプに接続されるパイプ状の接続部351cとを備えている。すなわち、ヘッド部351aの凹部は、接続部351c、パイプ部351bを介して、真空ポンプにより減圧されるようになっている。
コレット351を下降(図9(a)の下方向に移動)させ、ヘッド部351a(の凹部の周辺部)を半導体チップ1(発光チップ)の周辺部に接触させる。そして、真空ポンプによりコレット351の内部を減圧すると、半導体チップ1(発光チップ)がヘッド部351aに吸着される。
図9(a)で示すコレット351は、4個の半導体チップ1(発光チップ)を同時にピックアップできるように、半導体チップ1(発光チップ)と接触するヘッド部351aが4個並列に設けられている。
図9(b)に示すように、コレット351を上昇(図9(b)の上方向に移動)させると、4個の半導体チップ1(発光チップ)を一括して(同時に)ピックアップできる。
次に、図9(c)に示すように、コレット351とともに4個の半導体チップ1(発光チップ)を移動させ、半導体チップ1(発光チップ)に給電のための配線が設けられた回路基板500上のダイボンド材(接着剤、銀ペーストなど)が塗布された所定の場所に配置する。そして、コレット351の内部を大気圧にして、4個の半導体チップ1(発光チップ)をヘッド部351aから外す。
そして、図9(d)に示すように、回路基板500に配置された4個の半導体チップ1(発光チップ)は、例えばp電極190aとn電極190bとがボンディングワイヤ501により直列接続されるとともに、回路基板500上に設けられた配線パタンにボンディングワイヤ501を介して接続され、半導体部品として使用される。
また、それぞれの半導体チップ1(発光チップ)のp電極190aおよびn電極190bと、回路基板500の配線パタンとを直接配線することもできる。
本実施の形態では、転写テープ341上の半導体チップ1(発光チップ)は等間隔で配置されているので、複数のヘッド部351aを備えるコレット351を使用することにより、複数の半導体チップ1(発光チップ)を一括してピックアップし、同時に回路基板500またはパッケージ上に配置(実装)することができる。
なお、本実施の形態では、転写テープ341上の半導体チップ1(発光チップ)は等間隔で配置されているので、転写テープ341上の半導体チップ1(発光チップ)の位置とコレット351との相対的な位置関係を一度設定すれば、半導体チップ1(発光チップ)の取り上げ(ピックアップ)において、転写テープ341上の半導体チップ1(発光チップ)の位置とコレット351との相対的な位置関係を設定し直すことを要しない。
以上の説明において、コレット351は4個のヘッド部351aが並列に設けられているとしたが、4個以上であってもよく、図9の紙面に対して垂直な方向にさらに複数のヘッド部351aが並んでいてもよい。
また、図9では、コレット351の複数のヘッド部351aは、接続部351cに接続され、コレット351の内部が一括して減圧されるとしたが、ヘッド部351a毎に減圧が制御されてもよい。
図10は、複数のヘッド部351aを備えたコレット351を説明する図である。
図10(a)は、9個のヘッド部351aが3×3にマトリクス状に配列され、隣接する3×3の半導体チップ1(発光チップ)を同時にピックアップすることができるコレット351を示している。図10(b)は、9個のヘッド部351aが半導体チップ1(発光チップ)の配列に対して一つ置きに設けられたコレット351を示している。図10(a)、(b)では、コレット351は、ヘッド部351aとパイプ部351bとを示している。図9(a)に示すように、すべてのパイプ部351bを接続した接続部351cを設け、真空ポンプに接続してもよく、個別に減圧できるようにしてもよい。
図10(b)に示すコレット351は、半導体チップ1(発光チップ)間の距離Wが狭く、図10(a)に示すように、コレット351のヘッド部351aを半導体チップ1(発光チップ)の配列に一致させて設けることができない場合に用いることができる。
本実施の形態では、実装工程においてワイヤボンドを用いたが、半導体チップ1(発光チップ)がフリップチップである場合でも、複数個の半導体チップ1(発光チップ)の同時実装が可能である。フリップチップでは、p電極190aおよびn電極190bが下側(コレット351と反対側)にあり、回路基板500またはパッケージ等に形成された金バンプ、半田バンプ等の接続部と半導体チップ1(発光チップ)のp電極190aおよびn電極190bとを接触させることで、半導体チップ1(発光チップ)の固定と、半導体チップ1(発光チップ)と回路基板500またはパッケージ等の配線パタンとの接続とを同時に行うことができ、工程を簡略化できる。前述したバンプは、半導体チップ1(発光チップ)側に形成してもよい。フリップチップの実装では、半導体チップ1(発光チップ)のp電極190aおよびn電極190bと、回路基板500またはパッケージ等の配線パタンとの位置合わせ精度が重要であり、時間がかかる。本実施の形態では、半導体チップ1(発光チップ)間の距離Wが一定であって、複数個の半導体チップ1(発光チップ)が一括して(同時に)実装できるので望ましい。
本実施の形態では、ダイシング装置を、基板110の内部に焦点を設定したレーザ光325により脆弱領域321を形成するステルスダイシング装置として説明した。しかし、ダイヤモンド等の先端により半導体ウエハ30の表面に傷を形成するスクライブ方式のダイシング装置であってもよく、円板状のダイシングソーを回転させて半導体ウエハ30に溝を形成する方式のダイシング装置であってもよい。なお、ダイシングソーにより、溝の形成にとどまらず半導体ウエハ30を切断する方式の場合には、ブレーキング装置による半導体ウエハ切断工程が不要となる。
また、本実施の形態では、ブレーキング装置として、ブレード331を半導体ウエハ30に押圧する方式のブレーキング装置を説明した。ブレーキング装置としては、ローラを押し当てる方式のブレーキング装置であってもよい。
1…半導体チップ、30…半導体ウエハ、100…積層半導体層、110…基板、120…中間層、130…下地層、140…n型半導体層、150…発光層、160…p型半導体層、170…透明正極、180…保護層、190a…p電極、190b…n電極、200…半導体素子、315…ダイシングテープ、317、318、337…ステージ、341…転写テープ、351…コレット、500…回路基板、H1〜H9、V1〜V9…分割予定線

Claims (14)

  1. 基板上に半導体素子が形成された半導体ウエハを第1のテープに貼り付け、前記半導体ウエハに設定された分割予定線に沿って複数の半導体チップに分割する分割工程と、
    前記第1のテープを延伸することにより、前記複数の半導体チップのそれぞれの半導体チップの間の距離を拡張する拡張工程と、
    前記複数の半導体チップのそれぞれの半導体チップの間の距離が拡張された状態において、当該複数の半導体チップを、前記第1のテープから、当該第1のテープに比べ引張り強さが大きい第2のテープに転写する転写工程と
    を含む半導体チップの製造方法。
  2. 前記転写工程は、前記拡張工程において前記第1のテープを延伸するために当該第1のテープに加えられた張力を保持した状態で行われることを特徴とする請求項1に記載の半導体チップの製造方法。
  3. 前記転写工程は、前記拡張工程に用いられた前記第1のテープを延伸する延伸装置から、前記複数の半導体チップのそれぞれの半導体チップの間の距離を拡張した当該第1のテープを取り外すことなく、当該半導体チップの間の距離を拡張した状態を保持して行われることを特徴とする請求項1または2に記載の半導体チップの製造方法。
  4. 前記第1のテープは引張り強さが10MPa以上且つ50MPa以下であって、前記第2のテープは引張り強さが80MPa以上であることを特徴とする請求項1ないし3のいずれか1項に記載の半導体チップの製造方法。
  5. 前記第1のテープはポリ塩化ビニルまたはポリオレフィンのいずれか一方で構成され、前記第2のテープはポリエステルで構成されることを特徴とする請求項1ないし4のいずれか1項に記載の半導体チップの製造方法。
  6. 前記転写工程は、前記第1のテープの前記複数の半導体チップを貼り付ける面に設けられた接着剤の粘着力を低下させる工程を含むことを特徴とする請求項1ないし5のいずれか1項に記載の半導体チップの製造方法。
  7. 前記第1のテープの前記接着剤の粘着力を低下させる工程は、加温または紫外線照射を含むことを特徴とする請求項6に記載の半導体チップの製造方法。
  8. 前記第1のテープの前記接着剤の粘着力を低下させる工程は、当該第1のテープを構成する基材の内部に紫外線を透過させることを含むことを特徴とする請求項6に記載の半導体チップの製造方法。
  9. 前記分割工程は、前記半導体ウエハの前記基板の内部に集光されたレーザ光の照射によって、当該基板の内部に当該レーザ光が照射されない領域に比べて脆弱な領域を形成する脆弱領域形成工程と、当該脆弱な領域が起点となるように当該半導体ウエハにブレードを押圧することにより当該半導体ウエハを切断する切断工程とを含むことを特徴とする請求項1ないし8のいずれか1項に記載の半導体チップの製造方法。
  10. 前記基板は、紫外光を透過することを特徴とする請求項1ないし9のいずれか1項に記載の半導体チップの製造方法。
  11. 前記基板は、サファイアで構成されていることを特徴とする請求項1ないし10のいずれか1項に記載の半導体チップの製造方法。
  12. 前記複数の半導体チップのそれぞれの半導体チップは、フリップチップであることを特徴とする請求項1ないし11のいずれか1項に記載の半導体チップの製造方法。
  13. 前記半導体素子は、発光素子または受光素子であることを特徴とする請求項1ないし12のいずれか1項に記載の半導体チップの製造方法。
  14. 基板上に半導体素子が形成された半導体ウエハを第1のテープに貼り付け、当該半導体ウエハに設定された分割予定線に沿って複数の半導体チップに分割する分割工程と、当該第1のテープを延伸することにより、当該複数の半導体チップのそれぞれの半導体チップの間の距離を拡張する拡張工程と、当該複数の半導体チップのそれぞれの半導体チップの間の距離が拡張された状態において、当該複数の半導体チップを、当該第1のテープから、当該第1のテープに比べ引張り強さが大きい第2のテープに転写する転写工程を含む工程により製造された当該複数の半導体チップから、予め定められた複数個の半導体チップを取り上げ、当該複数個の半導体チップを実装する半導体チップの実装方法。
JP2011013683A 2011-01-26 2011-01-26 半導体チップの製造方法および半導体チップの実装方法 Active JP5533695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011013683A JP5533695B2 (ja) 2011-01-26 2011-01-26 半導体チップの製造方法および半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011013683A JP5533695B2 (ja) 2011-01-26 2011-01-26 半導体チップの製造方法および半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2012156288A true JP2012156288A (ja) 2012-08-16
JP5533695B2 JP5533695B2 (ja) 2014-06-25

Family

ID=46837717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013683A Active JP5533695B2 (ja) 2011-01-26 2011-01-26 半導体チップの製造方法および半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP5533695B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059967A (ko) * 2014-11-19 2016-05-27 린텍 가부시키가이샤 정렬 장치 및 정렬 방법
JP2018190873A (ja) * 2017-05-10 2018-11-29 リンテック株式会社 エネルギー付与装置およびエネルギー付与方法
KR20190028099A (ko) * 2017-09-08 2019-03-18 삼성전자주식회사 반도체 제조 장치
WO2020080603A1 (ko) * 2018-10-15 2020-04-23 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JPWO2020194388A1 (ja) * 2019-03-22 2020-10-01
KR20210000210A (ko) * 2019-06-24 2021-01-04 이동철 Led 열압 본딩 시스템
CN113410164A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种单芯片daf胶带粘晶方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224085A (ja) * 2002-01-30 2003-08-08 Disco Abrasive Syst Ltd 半導体チップのピックアップ方法
JP2004119718A (ja) * 2002-09-26 2004-04-15 Shinko Electric Ind Co Ltd 薄型半導体チップの製造方法
WO2006006255A1 (ja) * 2003-09-19 2006-01-19 Matsushita Electric Industrial Co., Ltd. 半導体発光装置
JP2007103649A (ja) * 2005-10-04 2007-04-19 Lintec Corp エキスパンド装置の制御方法とその制御装置
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007220693A (ja) * 2004-03-01 2007-08-30 Lintec Corp ウェハの転写方法
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2008251771A (ja) * 2007-03-30 2008-10-16 Hitachi High-Tech Instruments Co Ltd 部品実装装置
JP2009242586A (ja) * 2008-03-31 2009-10-22 Sekisui Film Kk 粘着テープ基材及び粘着シート
JP2010182761A (ja) * 2009-02-04 2010-08-19 Furukawa Electric Co Ltd:The 半導体ウエハ加工用フィルム及びその基材フィルム
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224085A (ja) * 2002-01-30 2003-08-08 Disco Abrasive Syst Ltd 半導体チップのピックアップ方法
JP2004119718A (ja) * 2002-09-26 2004-04-15 Shinko Electric Ind Co Ltd 薄型半導体チップの製造方法
WO2006006255A1 (ja) * 2003-09-19 2006-01-19 Matsushita Electric Industrial Co., Ltd. 半導体発光装置
JP2007220693A (ja) * 2004-03-01 2007-08-30 Lintec Corp ウェハの転写方法
JP2007103649A (ja) * 2005-10-04 2007-04-19 Lintec Corp エキスパンド装置の制御方法とその制御装置
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2008251771A (ja) * 2007-03-30 2008-10-16 Hitachi High-Tech Instruments Co Ltd 部品実装装置
JP2009242586A (ja) * 2008-03-31 2009-10-22 Sekisui Film Kk 粘着テープ基材及び粘着シート
JP2010182761A (ja) * 2009-02-04 2010-08-19 Furukawa Electric Co Ltd:The 半導体ウエハ加工用フィルム及びその基材フィルム
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419700B1 (ko) 2014-11-19 2022-07-11 린텍 가부시키가이샤 정렬 장치 및 정렬 방법
JP2016100413A (ja) * 2014-11-19 2016-05-30 リンテック株式会社 整列装置および整列方法
TWI681481B (zh) * 2014-11-19 2020-01-01 日商琳得科股份有限公司 整列裝置及整列方法
KR20160059967A (ko) * 2014-11-19 2016-05-27 린텍 가부시키가이샤 정렬 장치 및 정렬 방법
JP2018190873A (ja) * 2017-05-10 2018-11-29 リンテック株式会社 エネルギー付与装置およびエネルギー付与方法
KR20190028099A (ko) * 2017-09-08 2019-03-18 삼성전자주식회사 반도체 제조 장치
KR102609560B1 (ko) 2017-09-08 2023-12-04 삼성전자주식회사 반도체 제조 장치
WO2020080603A1 (ko) * 2018-10-15 2020-04-23 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JPWO2020194388A1 (ja) * 2019-03-22 2020-10-01
WO2020194388A1 (ja) * 2019-03-22 2020-10-01 堺ディスプレイプロダクト株式会社 マイクロled紫外放射源及びその製造方法
KR102229187B1 (ko) * 2019-06-24 2021-03-17 이동철 Led 열압 본딩 시스템
KR20210000210A (ko) * 2019-06-24 2021-01-04 이동철 Led 열압 본딩 시스템
CN113410164A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种单芯片daf胶带粘晶方法
CN113410164B (zh) * 2021-06-15 2024-04-09 珠海天成先进半导体科技有限公司 一种单芯片daf胶带粘晶方法

Also Published As

Publication number Publication date
JP5533695B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5533695B2 (ja) 半導体チップの製造方法および半導体チップの実装方法
CN108807253B (zh) 扩展方法、半导体装置的制造方法、及半导体装置
TWI292596B (en) Manufacturing method of semiconductor device
US8153475B1 (en) Back-end processes for substrates re-use
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
CN110233129B (zh) 器件的移设方法
US20080020547A1 (en) Method Of Transferring At Least One Object Of Micrometric Or Millimetric Size By Means Of A Polymer Handle
JP2005353707A (ja) 半導体基板の分断方法および半導体チップの選択転写方法
JP2008159724A (ja) 半導体装置の製造方法
KR20140104295A (ko) 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법
KR102304244B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
CN107768486B (zh) 发光二极管芯片的制造方法和发光二极管芯片
JP2007227726A (ja) 集合基板加工方法
CN107706292A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107611237A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107706291A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107527985B (zh) 发光二极管芯片的制造方法和发光二极管芯片
KR102304248B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
CN107527986B (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107799630A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107611086A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN107895714A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN108023012A (zh) 发光二极管芯片的制造方法和发光二极管芯片
TWI443733B (zh) 晶圓切割方法
CN107706293A (zh) 发光二极管芯片的制造方法和发光二极管芯片

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414