CN103219296B - 用于半导体封装的多功能膜及其制造方法 - Google Patents

用于半导体封装的多功能膜及其制造方法 Download PDF

Info

Publication number
CN103219296B
CN103219296B CN201310108693.1A CN201310108693A CN103219296B CN 103219296 B CN103219296 B CN 103219296B CN 201310108693 A CN201310108693 A CN 201310108693A CN 103219296 B CN103219296 B CN 103219296B
Authority
CN
China
Prior art keywords
daf
modulus
elasticity
multifunctional membrane
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310108693.1A
Other languages
English (en)
Other versions
CN103219296A (zh
Inventor
陈琦
刘江涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310108693.1A priority Critical patent/CN103219296B/zh
Publication of CN103219296A publication Critical patent/CN103219296A/zh
Application granted granted Critical
Publication of CN103219296B publication Critical patent/CN103219296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Laminated Bodies (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明公开了一种多功能膜及其制造方法，所述多功能膜包括：PO膜；PSA，形成在PO膜上；第一DAF，形成在PSA上；第二DAF，形成在第一DAF上，其中，第二DAF的弹性模量大于第一DAF的弹性模量。

Description

用于半导体封装的多功能膜及其制造方法
技术领域
本发明涉及一种用于半导体封装的多功能膜，更具体地说，涉及一种能够防止芯片在切割的过程中的翘曲的用于半导体封装的多功能膜。
背景技术
在半导体封装件的制备过程中，通常包括将形成有预定图案的晶圆切割开以形成单个半导体芯片的步骤。
图1A至图1C示出了现有的芯片切割过程的示意图。图1A示出了现有技术中使用的膜的结构；图1B示出了晶圆和膜在切割过程中的状态；图1C示出了切割后的半导体芯片。
如图1A至图1C所示，现有技术中使用的膜由DAF、PSA和PO膜顺序地堆叠而成。在半导体芯片的制造过程中，将晶圆附着到DAF上。然后，在晶圆上形成预定的图案，在将晶圆切割为单独的半导体芯片。然而，如图1B所示，在切割过程中，由于晶圆的厚度较小，因此在切割过程中，DAF与PSA分离，使得晶圆和DAF产生翘曲，因此会影响切割的精确度，从而得到有缺陷的半导体芯片(如图1C所示)。因此，会降低产品良率，从而增大了制造成本。
发明内容
本发明的一方面提供一种多功能膜，所述多功能膜包括：PO膜；PSA，形成在PO膜上；第一DAF，形成在PSA上；第二DAF，形成在第一DAF上，其中，第二DAF的弹性模量大于第一DAF的弹性模量。
第一DAF和第二DAF之间还可设置有粘合层。
第二DAF的弹性模量可为1Gpa至9999Gpa，第一DAF的弹性模量可为1Mpa至4999Mpa。
在芯片切割过程中，晶圆可设置在第二DAF上。
第一DAF可包括10％-30％的丙烯酸共聚物、20％-30％的环氧树脂、10％-20％的硬化剂和30％-40％的无定形硅，第二DAF可包括10％-20％的丙烯酸共聚物、10％-20％的环氧树脂、10％-20％的硬化剂和50％-60％的无定形硅。
本发明的另一方面提供一种多功能膜的制造方法，该方法包括下述步骤：设置PO膜；在PO膜上设置PSA；在PSA上设置第一DAF；在第一DAF上设置第二DAF，其中，第二DAF的弹性模量大于第一DAF的弹性模量。
附图说明
通过下面结合附图进行的对实施例的描述，本发明的上述和/或其他目的和优点将会变得更加清楚，其中：
图1A示出了现有技术中使用的膜的结构；
图1B示出了晶圆和膜在切割过程中的状态；
图1C示出了切割后的半导体芯片；
图2A示出了根据本发明示例性实施例的多功能膜的结构；
图2B示出了根据本发明示例性实施例的晶圆和多功能膜在切割过程中的状态；
图2C示出了根据本发明示例性实施例的切割后的半导体芯片。
具体实施方式
下面将参照附图更详细地描述本发明，在附图中示出了本发明的示例性实施例，然而本领域技术人员应当理解，仅以说明性的意义来提供这些实施例，而不是出于限制性的目的。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。
图2A示出了根据本发明示例性实施例的多功能膜的结构；图2B示出了根据本发明示例性实施例的晶圆和多功能膜在切割过程中的状态；图2C示出了根据本发明示例性实施例的切割后的半导体芯片。
参照图2A，根据本发明示例性实施例的多功能膜包括：PO膜100；PSA200，形成在PO膜100上；第一DAF(即，芯片粘结膜dieattachfilm)310，形成在PSA200上；第二DAF320，形成在第一DAF310上。其中，第二DAF320的弹性模量大于第一DAF310的弹性模量。
根据本发明的一个实施例，PO膜100主要起到支撑上层材料的作用，其中，PO膜可由聚烯烃(polyolefin)形成。
根据本发明的一个实施例，PSA200的主要作用是在PO层与DAF层之间起粘结作用，并且对于两种材质具有选择性的粘结力，其中，PSA200可由聚砜酰胺(polysulfoneamide)形成。
根据本发明的一个实施例，第二DAF320(高模量DAF)的弹性模量为1Gpa至9999Gpa，第一DAF310(低模量DAF)的弹性模量为1Mpa至4999Mpa。第一DAF310的主要作用是实现芯片与基板的粘结，第一DAF310可以包括丙烯酸共聚物(AcrylicCopolymer)、环氧树脂(Epoxyresin)、硬化剂(Hardner)、无定形硅(AmorphousSilica)。第二DAF320的主要作用是直接与芯片粘结降低切割过程的翘曲，第二DAF320可以包括丙烯酸共聚物(AcrylicCopolymer)、环氧树脂(Epoxyresin)、硬化剂(Hardner)、无定形硅(AmorphousSilica)。第一DAF310与第二DAF320的不同主要在于硬度(弹性模量)的差异，通过调节不同高分子树脂的配比实现。例如，第一DAF包括10％-30％的丙烯酸共聚物、20％-30％的环氧树脂、10％-20％的硬化剂和30％-40％的无定形硅，第二DAF包括10％-20％的丙烯酸共聚物、10％-20％的环氧树脂、10％-20％的硬化剂和50％-60％的无定形硅。
参照图2B，在半导体芯片的制造过程中，首先将晶圆400附着在第二DAF320上，然后在晶圆上形成用于制造半导体芯片的图案，然后，对图案化之后的晶圆400执行切割工艺。如图2中所示，在切割过程中，由于第二DAF320具有较高的弹性模量，所以在切割的过程中不会发生翘曲，另一方面，由于第一DAF310具有较低的弹性模量，所以在后续的工艺中，不会影响芯片与基板的结合力。
参照图2C，利用根据本发明示例性实施例的多功能膜制造的芯片500可具有完整的外观，不会发生翘曲等缺陷，因此能够提高产品良率，降低制造成本。
根据本发明的另一实施例，还可在第一DAF310与第二DAF320之间形成粘合层(未示出)，从而可以确保第一DAF310与第二DAF320能够紧密结合。因此，能够在切割过程中更好地防止发生翘曲或其它问题。
下面将参照本发明的另一示例性实施例描述根据本发明的多功能膜的制造方法。在本实施例中，制造多功能膜的方法可包括下述步骤：设置PO膜；在PO膜上设置PSA；在PSA上设置第一DAF；在第一DAF上设置第二DAF。根据本实施例的方法中的PO膜、PSA、第一DAF以及第二DAF可以与根据前述实施例描述的PO膜、PSA、第一DAF以及第二DAF相同，因此在这里将省略对它们的详细描述。根据本发明的另一实施例，在形成第一DAF之后且在形成第二DAF之前，可在第一DAF上形成粘合层。
虽然已经结合附图具体描述了本发明的示例性实施例，但是本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以对这些实施例进行各种修改和改变，本发明的范围由权利要求书及其等同物限定。

Claims (8)

1.一种多功能膜，所述多功能膜包括：
PO膜；
PSA，形成在PO膜上；
第一DAF，形成在PSA上；
第二DAF，形成在第一DAF上，
其中，第二DAF的弹性模量大于第一DAF的弹性模量，
其中，第二DAF的弹性模量为1Gpa至9999Gpa，第一DAF的弹性模量为1Mpa至4999Mpa。
2.如权利要求1所述的多功能膜，其中，第一DAF和第二DAF之间设置有粘合层。
3.如权利要求1所述的多功能膜，其中，在芯片切割过程中，晶圆设置在第二DAF上。
4.如权利要求1所述的多功能膜，其中，第一DAF包括10％-30％的丙烯酸共聚物、20％-30％的环氧树脂、10％-20％的硬化剂和30％-40％的无定形硅，第二DAF包括10％-20％的丙烯酸共聚物、10％-20％的环氧树脂、10％-20％的硬化剂和50％-60％的无定形硅。
5.一种多功能膜的制造方法，该方法包括下述步骤：
设置PO膜；
在PO膜上设置PSA；
在PSA上设置第一DAF；
在第一DAF上设置第二DAF，
其中，第二DAF的弹性模量大于第一DAF的弹性模量，
其中，第二DAF的弹性模量为1Gpa至9999Gpa，第一DAF的弹性模量为1Mpa至4999Mpa。
6.如权利要求5所述的方法，其中，在形成第一DAF之后且在形成第二DAF之前，在第一DAF上形成粘合层。
7.如权利要求5所述的方法，其中，在芯片切割过程中，晶圆设置在第二DAF上。
8.如权利要求5所述的方法，其中，第一DAF包括10％-30％的丙烯酸共聚物、20％-30％的环氧树脂、10％-20％的硬化剂和30％-40％的无定形硅，第二DAF包括10％-20％的丙烯酸共聚物、10％-20％的环氧树脂、10％-20％的硬化剂和50％-60％的无定形硅。
CN201310108693.1A 2013-03-29 2013-03-29 用于半导体封装的多功能膜及其制造方法 Active CN103219296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310108693.1A CN103219296B (zh) 2013-03-29 2013-03-29 用于半导体封装的多功能膜及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310108693.1A CN103219296B (zh) 2013-03-29 2013-03-29 用于半导体封装的多功能膜及其制造方法

Publications (2)

Publication Number Publication Date
CN103219296A CN103219296A (zh) 2013-07-24
CN103219296B true CN103219296B (zh) 2016-04-13

Family

ID=48816971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310108693.1A Active CN103219296B (zh) 2013-03-29 2013-03-29 用于半导体封装的多功能膜及其制造方法

Country Status (1)

Country Link
CN (1) CN103219296B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259473B (zh) * 2020-10-16 2023-02-03 深圳佰维存储科技股份有限公司 贴附daf的小基板生成方法、装置、存储介质及电子设备
CN117410243A (zh) * 2022-07-08 2024-01-16 长鑫存储技术有限公司 半导体封装结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1789361A (zh) * 2004-11-12 2006-06-21 三井化学株式会社 薄膜状粘结剂以及使用该粘结剂的半导体封装体
KR20090060804A (ko) * 2007-12-10 2009-06-15 주식회사 엘지화학 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치
CN102656675A (zh) * 2009-10-16 2012-09-05 Lg化学株式会社 芯片贴附膜
CN102842511A (zh) * 2012-08-20 2012-12-26 上海凯虹科技电子有限公司 芯片封装方法及使用该方法制造的晶圆

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1789361A (zh) * 2004-11-12 2006-06-21 三井化学株式会社 薄膜状粘结剂以及使用该粘结剂的半导体封装体
KR20090060804A (ko) * 2007-12-10 2009-06-15 주식회사 엘지화학 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치
CN102656675A (zh) * 2009-10-16 2012-09-05 Lg化学株式会社 芯片贴附膜
CN102842511A (zh) * 2012-08-20 2012-12-26 上海凯虹科技电子有限公司 芯片封装方法及使用该方法制造的晶圆

Also Published As

Publication number Publication date
CN103219296A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
US10679951B2 (en) Chip-on-substrate packaging on carrier
WO2009050785A1 (ja) 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法
WO2009113831A3 (ko) 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체 소자의 제조방법
US20100200986A1 (en) Grooving Bumped Wafer Pre-Underfill System
CN105161431A (zh) 晶圆级芯片封装方法
TWI256112B (en) Dicing film having shrinkage release film and method of manufacturing semiconductor package using the same
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
TW200705603A (en) Dicing die adhesive film for semiconductor
EP2610904A3 (en) Packaging method for electronic components using a thin substrate
EP2610905A3 (en) Packaging method for electronic components using a thin substrate
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
CN103219296B (zh) 用于半导体封装的多功能膜及其制造方法
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
EP2851942A3 (en) Packaging method for electronic components using a thin substrate
CN206584921U (zh) 预包封多侧边可浸润引线框架结构
CN105161465A (zh) 晶圆级芯片封装方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
JP4774999B2 (ja) 半導体装置の製造方法
CN209045534U (zh) 芯片塑封结构及晶圆片级塑封结构
CN101303985B (zh) 堆叠式封装结构的制作方法
CN204441273U (zh) 半导体器件以及半导体封装体
KR101354781B1 (ko) 반도체 디바이스의 제조 방법
CN209389032U (zh) 一种扇出型晶圆级封装芯片
CN111952166A (zh) 晶圆接合膜及制作方法
KR20230092531A (ko) 반도체 소자의 다이 접착 패키징 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant