CN102842511A - 芯片封装方法及使用该方法制造的晶圆 - Google Patents
芯片封装方法及使用该方法制造的晶圆 Download PDFInfo
- Publication number
- CN102842511A CN102842511A CN2012102961396A CN201210296139A CN102842511A CN 102842511 A CN102842511 A CN 102842511A CN 2012102961396 A CN2012102961396 A CN 2012102961396A CN 201210296139 A CN201210296139 A CN 201210296139A CN 102842511 A CN102842511 A CN 102842511A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- adhesive
- packaging method
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
本发明提供一种芯片封装方法及使用该方法制造的晶圆,该方法用于半导体技术封装领域,所述芯片封装方法,包括以下步骤:(1)提供一晶圆,所述晶圆正面具有多个芯片;(2)用丝网在晶圆的每颗芯片背面印刷芯片粘合剂,所述丝网具有多个孔,每个孔对应一个芯片位置;(3)将晶圆切割成多个独立的芯片,每个芯片的背面均具有粘合剂;(4)提供引线框架,并将芯片通过背面的粘合剂粘贴在引线框架上。本发明芯片封装方法实现晶圆上每个芯片独立地涂抹粘合剂,避免了粘合剂内应力造成的晶圆翘曲,也避免了切割时粘合剂与芯片分离的问题。
Description
技术领域
本发明涉及半导体器件封装技术领域,具体地说,是涉及一种芯片的封装方法及使用该方法制造的晶圆。
背景技术
在半导体产业中,芯片封装的目的在于防止裸芯片受到湿气、热量及噪声的影响,并提供裸芯片与外部电路,例如印刷电路板或其他封装基板之间的电连接的媒介。在封装工艺中,需要将芯片固定在引线框架上,一般采用粘合剂粘贴的方法将芯片固定在引线框架上。
目前,传统的通过注射器针头分发的浆料芯片粘合剂的芯片粘贴技术在日新月异的半导体封装行业中逐渐显现出其局限性。
首先,粘合剂的分发速度问题。在一些情形中,粘合剂的分发速度逐渐成为生产率的制约因素。
其次是粘合剂的溢边和爬升问题。因为大部分的浆料粘合剂倾向于树脂流出,所以用传统的粘合剂粘贴芯片时必须在引线框架上给树脂流出形成的溢边留有足够的空间,图1为使用传统粘合剂粘贴芯片形成溢边的示意图。参见图1,芯片10使用粘合剂12粘贴在引线框架11上,粘合剂溢出形成溢边13。溢边的形成导致了封装必须比其本身大,不符合当今小型化的趋势。而且如果粘贴控制不好,则粘合剂浆料可能会沿芯片边缘爬升,甚至蔓延过芯片。溢边和浆料爬升还会带来短路等一系列的问题。
再次,传统的粘合剂芯片粘贴方式不能很好的控制键合层厚度(BLT :Bond Line Thickness)和芯片倾斜问题。把一枚芯片放置到浆料粘合剂区域之内是一种精密的操作,力和时间必须可控。因此,力不能过大,以免粘合剂被从焊盘挤出,改变键合层厚度。芯片的水平放置也非常重要,任何方向的倾斜都可能会妨碍引线键合的工艺或对可靠性产生影响,由于传统的粘合剂一般都具有一定的流动性,将芯片放置其上,会导致芯片不能固定,根基不稳,因此容易倾斜。图2所示为芯片10通过粘合剂12粘贴在引线框架11上发生倾斜的现象的示意图。除此之外,上述参数控制的任何缺乏都能在短期或长期对可靠性产生影响。这些在生产操作中都增加了不良品产生的风险。
鉴于传统的芯片粘贴方法存在的问题,业界提出了把芯片粘合材料预先覆在晶圆背面,然后再把每个芯片切割分离像共晶键合一样使用的晶圆覆膜工艺(WBC :Wafer Back Coating)。
晶圆覆膜工艺目前可划分为两大类:1)预先在UV固化胶带上涂抹具有粘性粘合剂制成干膜的干式DAF(Die Attach Film)工艺。通过它能够直接在晶圆背面覆膜,此法虽然便利但其粘性、导电导热性、粘接强度等受材料的影响非常大且制作成本很高,目前还不成熟。2)在晶圆背面涂抹膏状粘合剂的Liquid-DAF工艺。此工艺目前常用的粘合剂涂抹方式有丝网印刷式和旋转喷涂式在整片晶圆背面涂抹,这两种方法由于是整片晶圆涂抹所以还是不能很好的控制溢边问题,且背面的粘合剂固化后会存在内应力,会导致晶圆翘曲影响芯片分割,以及分割芯片时会造成芯片崩裂,粘合剂和芯片分离等问题。
图3A和3B所示为在晶圆背面涂抹膏状粘合剂的芯片封装工艺流程图。
参见图3A所示,晶圆上含有芯片301、302、303,采用在晶圆背面涂抹膏状粘合剂的方法在芯片301、302、303背面形成粘合剂层31,由于采用的是在整个晶圆背面涂抹粘合剂,则导致在芯片边缘存在溢边。参见图3B所示,对该晶圆进行切割,则芯片301、302、303对应的粘合剂层为311、312、313,由于切割时造成芯片崩裂,则导致芯片302与粘合剂312分离。
发明内容
为了解决上述问题,本发明提供一种芯片封装方法及使用该方法制造的晶圆,其可以较好地控制内应力造成的晶圆翘曲,避免切割时粘合剂与芯片分离。
为了解决上述问题,本发明提供了一种芯片封装方法,包括以下步骤:
(1)提供一晶圆,所述晶圆正面具有多个芯片;
(2)用丝网在晶圆的每颗芯片背面印刷芯片粘合剂,所述丝网具有多个孔,每个孔对应一个芯片位置;
(3)将晶圆切割成多个独立的芯片,每个芯片的背面均具有粘合剂;
(4)提供引线框架,并将芯片通过背面的粘合剂粘贴在引线框架上。
进一步,所述丝网的孔尺寸小于芯片的尺寸,这样可以较好地控制粘合剂溢边。
进一步,步骤(3)中所述切割的步骤为: (a)在晶圆正面粘贴蓝膜; (b)采用机械装置或者激光装置从晶圆背面切割晶圆; (c)将芯片与蓝膜分离。
进一步,步骤(3)中所述切割为使用机械装置或者激光装置从晶圆正面切割晶圆。
一种根据上述的芯片封装方法制造的晶圆,所述晶圆包括用丝网在晶圆的每颗芯片背面印刷的粘合剂层,每颗芯片的粘合剂层彼此独立。
进一步,所述粘合剂层尺寸小于芯片尺寸。
本发明芯片封装方法,使用一种带孔的丝网对晶圆涂抹粘合剂,丝网的每个孔对应一个芯片,从而实现晶圆上每个芯片独立地涂抹粘合剂,避免了粘合剂内应力造成的晶圆翘曲,由于切割时只切割芯片,没有切割到粘结层,避免了切割时粘合剂与芯片分离的问题。
附图说明
图1所示为使用传统粘合剂粘贴芯片形成溢边的示意图;
图2所示为芯片通过传统粘合剂粘贴在引线框架上发生倾斜现象的示意图;
图3A和3B所示为在晶圆背面涂抹膏状粘合剂的芯片封装工艺流程图;
图4所示为本发明芯片封装方法步骤示意图;
图5A所示为本发明使用的晶圆结构示意图;
图5B所示为本发明芯片封装方法中使用的丝网的结构示意图;
图6A~6F所示为本发明芯片封装方法的工艺流程图;
图7所示为粘合剂层尺寸大于芯片尺寸的示意图;
图8所示为根据本发明芯片封装方法制造的晶圆的结构示意图。
具体实施方式
下面结合附图对本发明提供的芯片封装方法的具体实施方式做详细说明。
图4所示本发明芯片封装方法步骤示意图。参见图4,芯片封装方法包括如下步骤:步骤S40,提供一晶圆,所述晶圆正面具有多个芯片;S41,用丝网在晶圆的每颗芯片背面印刷芯片粘合剂,所述丝网具有多个孔,每个孔对应一个芯片位置;S42,将晶圆切割成多个独立的芯片,每个芯片的背面均具有粘合剂;S43,提供引线框架,并将芯片通过背面的粘合剂粘贴在引线框架上;S44,引线键合;S45,塑封。
图5A所示为本发明使用的晶圆结构示意图,晶圆50上按照一定顺序分布有多个芯片501。图5B为本发明芯片封装方法中使用的丝网的结构示意图,丝网51上按照一定顺序分布有多个孔511。丝网51上孔511的分布与晶圆50上芯片501的分布是对应的,即将丝网51覆盖在晶圆50背面上时,一个孔511与一个芯片501的位置对应。
图6A~6E为本发明芯片封装方法的工艺流程图。为了清楚简要描述本发明芯片封装方法,在下文中截取晶圆和丝网的一部分横断面代替全部晶圆和丝网。
参见图6A及步骤S40,提供一晶圆60,所述晶圆60正面具有多个芯片,在本实施方式中仅示意性列举芯片601、602、603,其他芯片的封装步骤与芯片601、602、603相同,在此不再赘述。所述晶圆60为包括单晶硅在内的任意一种材料,所述芯片601、602、603为任意一种常见的半导体芯片,比如存储器、逻辑电路或者发光二极管。在进行后续步骤之前,还可以根据需要对晶圆60进行打磨,将晶圆60背面减薄到所需厚度。
参见图6B、6C、6D及步骤S41,用丝网61在晶圆60的芯片601、602、603背面印刷芯片粘合剂62,所述丝网具有多个孔,所述每个孔对应一个芯片位置,在本实施方式中仅示意性地列举孔611、612、613。在此步骤中,将丝网61覆盖在晶圆60的背面,如图6B所示,丝网61上的孔611、612、613分别与芯片601、602、603所在的位置对应。丝网印刷粘合剂62到晶圆60的背面,在每个孔611、612、613中填充有粘合剂62,如图6C,由于每个孔对应一个芯片位置,因此,相当于在每个芯片背面独立印制粘合剂。将粘贴有粘合剂62的晶圆60取出,每个芯片601、602、603背面均具有独立的粘合剂层621、622、623,每个芯片背面的粘合剂彼此不接触,如图6D所示,这样会较好地控制内应力造成的晶圆翘曲,避免了分割芯片时芯片和粘结剂分离的问题。由于丝网的孔的深度比较均匀,因此,可以较好的控制粘合剂层的厚度。丝网61的孔的尺寸最好略小于芯片的尺寸,粘合剂仅能填充在孔限定的区域内,这样能够较好地控制粘合剂溢边。比如,晶圆60上的芯片为边长4mm的正方形,则丝网61的孔可以为边长3.8mm的正方形,这样形成的粘合剂层其尺寸小于芯片的尺寸,这样在芯片超过孔限定的区域外上就没有粘合剂,就不存在溢边的问题。本发明中丝网的孔的形状是不受限制的。
参见图6E及步骤S42,将晶圆60切割成多个独立的芯片,每个芯片601、602、603的背面均具有粘合剂层621、622、623。此步骤中,所述切割的步骤为:(a)在晶圆60正面粘贴蓝膜;(b)采用机械装置或者激光装置从晶圆60背面切割晶圆;(c)在后续步骤中将芯片601、602、603逐一与蓝膜分离。也可以采用其他方法对晶圆进行切割,比如,使用机械装置或者激光装置从晶圆正面切割晶圆。由于每个芯片背面的粘合剂层是单独与芯片粘贴的,与其他芯片的粘合剂层没有接触,因此,在切割时没有切割到粘合剂层,或者控制切割装置切割的深度,使其只切割芯片,从而没有造成芯片与粘合剂的分离。
在上述切割步骤中,当粘合剂层的尺寸小于芯片的尺寸时,采用任意一种切割方法都可以避免芯片与粘合剂层的分离。对于粘合剂层的尺寸大于芯片的尺寸,参见图7所示,芯片601的粘合剂层621、与芯片601相邻的芯片602的粘合剂层622尺寸均大于芯片601和602的尺寸,图中仅简要标示部分芯片和粘合剂层。当切割时,可以控制切割设备切割深度只切割到芯片与粘合剂交界处C处,这样可以避免切割到粘合剂层,也可以使切刀厚度小于粘合剂层621与622之间的距离D,或者使用激光切割从两个粘合剂层621与622之间切割,从而避免切割到粘合剂层,从而避免芯片与粘合剂层的分离。除上述方法以外,本领域技术人员也可以采用本技术领域熟知的其它方法进行切割,只要保证不切到芯片即可。
参见图6F及步骤S43,提供引线框架64,并将芯片601通过背面的粘合剂层621粘贴在引线框架64上。此步骤仅描述了芯片601粘贴在引线框架64上,芯片602、603及其他芯片与此相同,不再赘述。
将芯片粘贴在引线框架后,继续进行后续的步骤S44,引线键合,步骤S45,塑封。此两步骤属于常规操作,因此没有使用工艺流程图表示。
图8为一种根据上述的芯片封装方法制造的晶圆,参考图8所示,晶圆80包括用丝网在晶圆的每颗芯片801、802、803背面印刷的粘合剂层821、822、823,每颗芯片的粘合剂层彼此独立。所述粘合剂层尺寸小于芯片尺寸。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种芯片封装方法,其特征在于,包括以下步骤: (1)提供一晶圆,所述晶圆正面具有多个芯片; (2)用丝网在晶圆的每颗芯片背面印刷芯片粘合剂,所述丝网具有多个孔,每个孔对应一个芯片位置; (3)将晶圆切割成多个独立的芯片,每个芯片的背面均具有粘合剂; (4)提供引线框架,并将芯片通过背面的粘合剂粘贴在引线框架上。
2.根据权利要求1所述的芯片封装方法,其特征在于,所述丝网的孔尺寸小于芯片的尺寸。
3.根据权利要求1所述的芯片封装方法,其特征在于,步骤(3)中所述切割的步骤为: (a)在晶圆正面粘贴蓝膜; (b)采用机械装置或者激光装置从晶圆背面切割晶圆; (c)将芯片与蓝膜分离。
4.根据权利要求1所述的芯片封装方法,其特征在于,步骤(3)中所述切割为使用机械装置或者激光装置从晶圆正面切割晶圆。
5.一种根据权利要求1所述的芯片封装方法制造的晶圆,其特征在于,所述晶圆包括用丝网在晶圆的每颗芯片背面印刷的粘合剂层,每颗芯片的粘合剂层彼此独立。
6.根据权利要求5所述的晶圆,其特征在于,所述粘合剂层尺寸小于芯片尺寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102961396A CN102842511A (zh) | 2012-08-20 | 2012-08-20 | 芯片封装方法及使用该方法制造的晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102961396A CN102842511A (zh) | 2012-08-20 | 2012-08-20 | 芯片封装方法及使用该方法制造的晶圆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102842511A true CN102842511A (zh) | 2012-12-26 |
Family
ID=47369755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012102961396A Pending CN102842511A (zh) | 2012-08-20 | 2012-08-20 | 芯片封装方法及使用该方法制造的晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102842511A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219296A (zh) * | 2013-03-29 | 2013-07-24 | 三星半导体(中国)研究开发有限公司 | 用于半导体封装的多功能膜及其制造方法 |
CN103730381A (zh) * | 2013-12-16 | 2014-04-16 | 上海凯虹科技电子有限公司 | 芯片封装方法 |
CN105895540A (zh) * | 2015-01-09 | 2016-08-24 | 特科芯有限公司 | 晶圆背面印胶的封装方法 |
CN112349607A (zh) * | 2020-11-11 | 2021-02-09 | 北京航天微电科技有限公司 | 空气腔型薄膜滤波器的封装方法和空气腔型薄膜滤波器 |
CN113078071A (zh) * | 2021-04-08 | 2021-07-06 | 广东工业大学 | 一种降低芯片位置偏移的板级封装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703075B1 (en) * | 2002-12-24 | 2004-03-09 | Chipmos Technologies (Bermuda) Ltd. | Wafer treating method for making adhesive dies |
EP1434267A1 (en) * | 2002-12-24 | 2004-06-30 | STMicroelectronics S.r.l. | Manufacturing process of a stacked semiconductor device and corresponding device |
CN101807531A (zh) * | 2010-03-30 | 2010-08-18 | 上海凯虹电子有限公司 | 一种超薄芯片的封装方法以及封装体 |
CN102184872A (zh) * | 2011-04-08 | 2011-09-14 | 嘉盛半导体(苏州)有限公司 | 半导体封装的粘片工艺 |
-
2012
- 2012-08-20 CN CN2012102961396A patent/CN102842511A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703075B1 (en) * | 2002-12-24 | 2004-03-09 | Chipmos Technologies (Bermuda) Ltd. | Wafer treating method for making adhesive dies |
EP1434267A1 (en) * | 2002-12-24 | 2004-06-30 | STMicroelectronics S.r.l. | Manufacturing process of a stacked semiconductor device and corresponding device |
CN101807531A (zh) * | 2010-03-30 | 2010-08-18 | 上海凯虹电子有限公司 | 一种超薄芯片的封装方法以及封装体 |
CN102184872A (zh) * | 2011-04-08 | 2011-09-14 | 嘉盛半导体(苏州)有限公司 | 半导体封装的粘片工艺 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219296A (zh) * | 2013-03-29 | 2013-07-24 | 三星半导体(中国)研究开发有限公司 | 用于半导体封装的多功能膜及其制造方法 |
CN103219296B (zh) * | 2013-03-29 | 2016-04-13 | 三星半导体(中国)研究开发有限公司 | 用于半导体封装的多功能膜及其制造方法 |
CN103730381A (zh) * | 2013-12-16 | 2014-04-16 | 上海凯虹科技电子有限公司 | 芯片封装方法 |
CN105895540A (zh) * | 2015-01-09 | 2016-08-24 | 特科芯有限公司 | 晶圆背面印胶的封装方法 |
CN112349607A (zh) * | 2020-11-11 | 2021-02-09 | 北京航天微电科技有限公司 | 空气腔型薄膜滤波器的封装方法和空气腔型薄膜滤波器 |
CN113078071A (zh) * | 2021-04-08 | 2021-07-06 | 广东工业大学 | 一种降低芯片位置偏移的板级封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100413044C (zh) | 晶圆级芯片尺寸封装的填胶结构及其方法 | |
CN102024802B (zh) | 集成电路结构及其形成方法 | |
CN104064486B (zh) | 半导体装置以及层叠型半导体装置的制造方法 | |
US20210111151A1 (en) | Thin bonded interposer package | |
CN102842511A (zh) | 芯片封装方法及使用该方法制造的晶圆 | |
CN102344110A (zh) | 微机电系统器件的方形扁平无引脚封装结构及方法 | |
US20130037966A1 (en) | Semiconductor device die bonding | |
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
CN103295926B (zh) | 一种基于tsv芯片的互连封装方法 | |
CN101807531A (zh) | 一种超薄芯片的封装方法以及封装体 | |
JP2002026182A (ja) | 半導体装置の製造方法 | |
US11735435B2 (en) | Quad flat no lead package and method of making | |
WO2022179296A1 (zh) | 芯片封装工艺 | |
CN109801883A (zh) | 一种扇出型堆叠封装方法及结构 | |
CN106876289B (zh) | 一种芯片的封装方法 | |
TW200531241A (en) | Manufacturing process and structure for a flip-chip package | |
KR20150092015A (ko) | 박형 샌드위치 임베디드 패키지 | |
CN102782829B (zh) | 具有非均匀真空分布的裸芯安装端部 | |
CN109524389B (zh) | 半导体装置 | |
CN202297105U (zh) | 微机电系统mems器件的方形扁平无引脚封装qfn结构 | |
CN104008982B (zh) | 芯片封装工艺及芯片封装 | |
JP2006237375A (ja) | ダイシング方法 | |
CN102064117B (zh) | 小尺寸芯片的封装方法 | |
CN101807532B (zh) | 一种超薄芯片的倒装式封装方法以及封装体 | |
CN104465596A (zh) | 引线框架、半导体封装体及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121226 |