CN204441273U - 半导体器件以及半导体封装体 - Google Patents

半导体器件以及半导体封装体 Download PDF

Info

Publication number
CN204441273U
CN204441273U CN201420870779.8U CN201420870779U CN204441273U CN 204441273 U CN204441273 U CN 204441273U CN 201420870779 U CN201420870779 U CN 201420870779U CN 204441273 U CN204441273 U CN 204441273U
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
semiconductor die
substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201420870779.8U
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics Pte Ltd
Original Assignee
STMicroelectronics Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Pte Ltd filed Critical STMicroelectronics Pte Ltd
Priority to CN201420870779.8U priority Critical patent/CN204441273U/zh
Application granted granted Critical
Publication of CN204441273U publication Critical patent/CN204441273U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的实施方式提供了一种半导体器件以及半导体封装体。该半导体器件包括：半导体裸片；硬质隔离层，形成于所述半导体裸片的表面上；衬底；以及非导电粘接层，位于所述硬质隔离层与所述衬底之间，以用于将所述硬质隔离层粘接至所述衬底。

Description

半导体器件以及半导体封装体
技术领域
本公开的各个实施方式涉及半导体技术领域，并且更具体地涉及一种半导体器件以及半导体封装体。
背景技术
在现有技术中的一些半导体器件中，需要将半导体裸片通过粘接材料安装至衬底。图1示出了根据现有技术的包括这种半导体器件1000的半导体封装体100。如图1所示，半导体封装体100包括半导体器件1000和用于封装半导体器件1000的模制化合物9。在半导体器件1000中，第一半导体裸片1通过裸片附接膜3(DAF，全称为Die Attach Film)和粘接胶4而粘接至衬底6，第二半导体裸片2通过导电粘接层5而粘接至衬底6。此外，第一半导体裸片1和第二半导体裸片2还均通过焊线7连接至引线8。
在图1所示的实施方式中，DAF3和粘接胶4用于将第一半导体裸片1粘接至衬底6以及提供在第一半导体裸片1与衬底6之间的隔离。然而，第一半导体裸片1和衬底6之间的这种粘接方式存在多个方面的问题。例如，由DAF3和粘接胶4所提供的电气隔离的可靠性差，因而在第一半导体裸片1与衬底6之间存在发生短路的风险。此外，由于DAF3和粘接胶4均为软质材料，在采用热超声来安装焊线7时容易产生共振，从而导致焊线7与第一半导体裸片1和引线8二者之间的连接稳定性差。
实用新型内容
本公开的目的包括提供一种半导体器件以及半导体封装体，以至少部分解决现有技术中的上述问题。
根据本公开的一个方面，提供一种半导体器件，包括：半导体裸片；硬质隔离层，形成于所述半导体裸片的表面上；衬底；以及非导电粘接层，位于所述硬质隔离层与所述衬底之间，以用于将所述硬质隔离层粘接至所述衬底。
根据本公开的一个示例性实施方式，所述半导体裸片包括接合焊盘，所述接合焊盘位于所述半导体裸片的与所述表面相对的另一表面处。
根据本公开的一个示例性实施方式，所述半导体器件还包括引线，所述引线通过焊线连接至所述接合焊盘。
根据本公开的一个示例性实施方式，所述半导体器件还包括：另一半导体裸片；以及导电粘接层，用于将所述另一半导体裸片粘接至所述衬底。
根据本公开的一个示例性实施方式，所述非导电粘接层包括裸片附接膜或粘接胶。
根据本公开的一个示例性实施方式，所述硬质隔离层为模制的层或旋涂的层。
根据本公开的另一方面，提供一种半导体封装体，包括：如上所述的任意一种半导体器件；以及模制化合物，被布置为封装所述半导体器件。
根据本公开的又一方面，提供一种用于制造半导体器件的方法，包括：提供半导体晶片；在所述半导体晶片的表面上形成硬质隔离层；将裸片附接膜粘附至所述硬质隔离层；切割所述半导体晶片、所述硬质隔离层和所述裸片附接膜以形成单片化结构，每个所述单片化结构包括半导体裸片；以及将所述单片化结构通过所述裸片附接膜粘接至衬底，其中所述裸片附接膜位于所述硬质隔离层和所述衬底之间。
根据本公开的一个示例性实施方式，在所述半导体晶片的所述表面上形成所述硬质隔离层包括：通过模制或旋涂工艺在所述半导体晶片的所述表面上形成所述硬质隔离层。
根据本公开的一个示例性实施方式，所述方法还包括：将另一半导体裸片通过导电粘接层粘接至所述衬底。
根据本公开的一个示例性实施方式，所述半导体裸片包括接合焊盘，所述接合焊盘位于所述半导体裸片的与所述表面相对的另一表面处，并且其中所述方法还包括：提供引线；以及通过焊线将所述引线连接至所述接合焊盘。
根据本公开的一个示例性实施方式，所述方法还包括：利用模制化合物进行封装以形成封装体。
根据本公开的又一方面，提供一种用于制造半导体器件的方法，包括：提供半导体晶片；在所述半导体晶片的表面上形成硬质隔离层；切割所述半导体晶片和所述硬质隔离层以形成单片化结构，每个所述单片化结构包括半导体裸片；以及将所述单片化结构通过粘接胶粘接至衬底，其中所述粘接胶位于所述硬质隔离层和所述衬底之间。
根据本公开的一个示例性实施方式，在所述半导体晶片的所述表面上形成所述硬质隔离层包括：通过模制或旋涂工艺在所述半导体晶片的所述表面上形成所述硬质隔离层。
根据本公开的一个示例性实施方式，所述方法还包括：将另一半导体裸片通过导电粘接层粘接至所述衬底。
根据本公开的一个示例性实施方式，所述半导体裸片包括接合焊盘，所述接合焊盘位于所述半导体裸片的与所述表面相对的另一表面处，并且其中所述方法还包括：提供引线；以及通过焊线将所述引线连接至所述接合焊盘。
根据本公开的一个示例性实施方式，所述方法还包括：利用模制化合物进行封装以形成封装体。
在本公开的各个实施方式的技术方案中，由于采用硬质隔离层来提供在半导体裸片和衬底之间的隔离，减小了半导体裸片与衬底之间发生短路的风险，从而提高了在半导体裸片与衬底之间的电气隔离的可靠性。此外，由于硬质隔离层较为稳定，在采用热超声来安装焊线时能够避免产生共振，从而增强了半导体裸片和引线二者与焊线之间的连接稳定性。
附图说明
当结合附图阅读下文对示范性实施方式的详细描述时，这些以及其它目的、特征和优点将变得显而易见，在附图中：
图1示出了根据现有技术的包括半导体器件的半导体封装体；
图2示出了根据本公开的一个实施方式的包括半导体器件的半导体封装体；
图3A至图3F示出了用于制造图2所示的半导体封装体的过程；
图4示出了根据本公开的另一实施方式的包括半导体器件的半导体封装体；以及
图5A至图5E示出了用于制造图4所示的半导体封装体的过程。
具体实施方式
下面将参考附图中示出的若干示例性实施方式来描述本公开的原理和精神。应当理解，描述这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本公开，而并非以任何方式限制本公开的范围。
图2示出了根据本公开的一个实施方式的包括半导体器件2000的半导体封装体200。如图2所示，半导体封装体200可以包括半导体器件2000和用于封装半导体器件2000的模制化合物9。模制化合物9能够为半导体器件2000提供稳定可靠的工作环境，并且模制化合物9可以包括各种类型的封装材料，例如环氧树脂。
如图2所示，半导体器件2000可以包括通过粘接材料安装至衬底6的相同表面601上的两个半导体裸片，即第一半导体裸片1和第二半导体裸片2。衬底6可以用于提供对于安装于其上的第一半导体裸片1和第二半导体裸片2的支撑。在半导体器件2000中，第一半导体裸片1可以与衬底6电气隔离，而第二半导体裸片2可以与衬底6电连接。
如图2所示，第一半导体裸片1可以包括第一表面101、与第一表面101相对的第二表面102、以及设置于第二表面102处的接合焊盘103，接合焊盘103用于提供与外部电路的连接。在图2所示的实施方式中，半导体器件2000还可以包括形成于第一半导体裸片1的第一表面101上的硬质隔离层21。硬质隔离层21可以是通过模制工艺而形成于第一表面101上的模制的层，例如塑料层。硬质隔离层21也可以是通过旋涂工艺而形成于第一表面101上的旋涂的层，例如聚合物材料层。当然，硬质隔离层21还可以是通过其它工艺(例如沉积)形成的硬质材料层，而并不限于如上所述的硬质材料层。
如图2所示，半导体器件2000还可以包括位于硬质隔离层21和衬底6之间的DAF3，以用于将硬质隔离层21粘接至衬底6的表面601上。
如图2所示，半导体器件2000还可以包括位于第二半导体裸片2和衬底6之间的导电粘接层5。导电粘接层5用于将第二半导体裸片2粘接至衬底6的表面601上，并且提供在第二半导体裸片2与衬底6之间的电连接。
此外，半导体器件2000还可以包括焊线7和引线8。焊线7用于将接合焊盘103连接至引线8，以便于提供与外部电路的电连接。类似地，第二半导体裸片2也可以设置有接合焊盘，并且该接合焊盘通过焊线连接至引线，以用于提供与外部电路的电连接。
虽然在上文中结合图2描述了具体的半导体器件2000，但是本领域技术人员能够理解的是，半导体器件2000可以是其它形式，例如其可以仅包括图2所示的半导体器件2000的一部分。例如，在一些实施方式中，根据需要可以构思半导体器件2000仅包括第一半导体裸片1、硬质隔离层21、DAF3以及衬底6。
在图2所示的实施方式中，由于采用硬质隔离层21来提供在第一半导体裸片1和衬底6之间的隔离，减小了第一半导体裸片1与衬底6之间发生短路的风险，从而提高了在第一半导体裸片1与衬底6之间的电气隔离的可靠性。此外，由于硬质隔离层21较为稳定，在采用热超声来安装焊线7时能够避免产生共振，从而增强了引线8和第一半导体裸片1的接合焊盘103二者与焊线7之间的连接稳定性。
图3A至图3F示出了用于制造图2所示的半导体封装体200的过程。下面结合图3A至图3F详细描述图2所示的半导体封装体200的制造过程。
如图3A所示，提供包括多个半导体裸片的半导体晶片10。半导体晶片10可以包括第一表面101、与第一表面101相对的第二表面102、以及设置于第二表面102处的接合焊盘103。
如图3B所示，在半导体晶片10的第一表面101上形成硬质隔离层21。在一些实施方式中，可以通过模制工艺将硬质隔离层21(例如塑料层)形成于半导体晶片10的第一表面101上。在另一些实施方式中，可以通过旋涂工艺将硬质隔离层21(例如聚合物材料层)形成于半导体晶片10的第一表面101上。在其它实施方式中，还可以通过其它工艺(例如沉积)将硬质隔离层21形成于半导体晶片10的第一表面101上。
如图3C所示，将DAF3粘接至硬质隔离层21上。
如图3D所示，切割半导体晶片10、硬质隔离层21和DAF3以形成单片化结构，每个所述单片化结构包括半导体裸片1。相应地，半导体裸片1包括第一表面101、与第一表面101相对的第二表面102、以及设置于第二表面102处的接合焊盘103。
如图3E所示，将图3D中所示的单片化结构通过DAF3粘接至衬底6的表面601上，使得DAF3位于硬质隔离层21和衬底6之间。此外，在该步骤中，还可以将设置于半导体裸片1的第二表面102处的接合焊盘103通过焊线7连接至引线8。在该步骤中，除了安装半导体裸片1之外，还可以安装另一半导体裸片2。例如，另一半导体裸片2可以通过导电粘接层5粘接至衬底6的表面601上。类似地，还可以将另一半导体裸片2通过焊线连接至相应的引线。
如图3F所示，利用模制化合物9对半导体器件2000进行封装以形成封装体200。模制化合物9能够为半导体器件2000提供稳定可靠的工作环境，并且模制化合物9可以包括各种类型的封装材料，例如环氧树脂。
通过上述步骤，得到了半导体器件2000，并且进一步得到了半导体封装体200。
图4示出了根据本公开的另一实施方式的包括半导体器件3000的半导体封装体300。半导体封装体300类似于图2所示的半导体封装体200，半导体封装体300中包含的半导体器件3000类似于图2所示的半导体封装体200中包含的半导体器件2000。因此，在此对于相同的部分将不再详述，而仅说明半导体器件3000与半导体器件2000之间的区别。
在半导体器件3000中，替代DAF3，硬质隔离层21通过粘接胶4粘接至衬底4。由于DAF3的价格高，通过在本实施方式中使用粘接胶4替代DAF3，进一步降低了半导体器件3000的成本。
图5A至图5E示出了用于制造图4所示的半导体封装体300的过程。下面结合图5A至图5E详细描述图4所示的半导体封装体300的制造过程。
如图5A所示，提供包括多个半导体裸片的半导体晶片10。半导体晶片10可以包括第一表面101、与第一表面101相对的第二表面102、以及设置于第二表面102处的接合焊盘103。
如图5B所示，在半导体晶片10的第一表面101上形成硬质隔离层21。在一些实施方式中，可以通过模制工艺将硬质隔离层21(例如塑料层)形成于半导体晶片10的第一表面101上。在另一些实施方式中，可以通过旋涂工艺将硬质隔离层21(例如聚合物材料层)形成于半导体晶片10的第一表面101上。在其它实施方式中，还可以通过其它工艺(例如沉积)将硬质隔离层21形成于半导体晶片10的第一表面101上。
如图5C所示，切割半导体晶片10和硬质隔离层21以形成单片化结构，每个所述单片化结构包括半导体裸片1。相应地，半导体裸片1包括第一表面101、与第一表面101相对的第二表面102、以及设置于第二表面102处的接合焊盘103。
如图5D所示，将图5C中所示的单片化结构通过粘接胶4粘接至衬底6的表面601上，使得粘接胶4位于硬质隔离层21和衬底6之间。此外，在该步骤中，还可以将设置于半导体裸片1的第二表面102处的接合焊盘103通过焊线7连接至引线8。在该步骤中，除了安装半导体裸片1之外，还可以安装另一半导体裸片2。例如，另一半导体裸片2可以通过导电粘接层5粘接至衬底6的表面601上。类似地，还可以将另一半导体裸片2通过焊线连接至相应的引线。
如图5E所示，利用模制化合物9对半导体器件3000进行封装以形成封装体300。模制化合物9能够为半导体器件3000提供稳定可靠的工作环境，并且模制化合物9可以包括各种类型的封装材料，例如环氧树脂。
通过上述步骤，得到了半导体器件3000，并且进一步得到了半导体封装体300。
已经出于示出和描述的目的给出了本公开的说明书，但是其并不意在是穷举的或者限制于所公开形式的实用新型。本领域技术人员可以想到很多修改和变体。因此，实施方式是为了更好地说明本公开的原理、实际应用以及使本领域技术人员中的其他人员能够理解以下内容而选择和描述的，即，在不脱离本公开精神的前提下，做出的所有修改和替换都将落入所附权利要求定义的本公开保护范围内。

Claims (7)

1.一种半导体器件，其特征在于，包括：
半导体裸片；
硬质隔离层，形成于所述半导体裸片的表面上；
衬底；以及
非导电粘接层，位于所述硬质隔离层与所述衬底之间，以用于将所述硬质隔离层粘接至所述衬底。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体裸片包括接合焊盘，所述接合焊盘位于所述半导体裸片的与所述表面相对的另一表面处。
3.根据权利要求2所述的半导体器件，其特征在于，还包括引线，所述引线通过焊线连接至所述接合焊盘。
4.根据权利要求1所述的半导体器件，其特征在于，还包括：
另一半导体裸片；以及
导电粘接层，用于将所述另一半导体裸片粘接至所述衬底。
5.根据权利要求1所述的半导体器件，其特征在于，所述非导电粘接层包括裸片附接膜或粘接胶。
6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述硬质隔离层为模制的层或旋涂的层。
7.一种半导体封装体，其特征在于，包括：
根据权利要求1至6中任一项所述的半导体器件；以及
模制化合物，被布置为封装所述半导体器件。
CN201420870779.8U 2014-12-31 2014-12-31 半导体器件以及半导体封装体 Withdrawn - After Issue CN204441273U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420870779.8U CN204441273U (zh) 2014-12-31 2014-12-31 半导体器件以及半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420870779.8U CN204441273U (zh) 2014-12-31 2014-12-31 半导体器件以及半导体封装体

Publications (1)

Publication Number Publication Date
CN204441273U true CN204441273U (zh) 2015-07-01

Family

ID=53609106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420870779.8U Withdrawn - After Issue CN204441273U (zh) 2014-12-31 2014-12-31 半导体器件以及半导体封装体

Country Status (1)

Country Link
CN (1) CN204441273U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895589A (zh) * 2014-12-31 2016-08-24 意法半导体有限公司 半导体器件、半导体封装体以及用于制造半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895589A (zh) * 2014-12-31 2016-08-24 意法半导体有限公司 半导体器件、半导体封装体以及用于制造半导体器件的方法
CN105895589B (zh) * 2014-12-31 2019-01-08 意法半导体有限公司 半导体器件、半导体封装体以及用于制造半导体器件的方法

Similar Documents

Publication Publication Date Title
CN103117279B (zh) 形成芯片在晶圆的总成的方法
CN104377171B (zh) 具有中介层的封装件及其形成方法
CN102344110B (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
US9082759B2 (en) Semiconductor packages and methods of formation thereof
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
US9147600B2 (en) Packages for multiple semiconductor chips
CN102760816A (zh) 发光二极管封装结构及其制造方法
US9123629B2 (en) Chip package and method for forming the same
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN201655787U (zh) 半导体封装结构
US20130264721A1 (en) Electronic Module
CN204441273U (zh) 半导体器件以及半导体封装体
CN104617052A (zh) 一种采用预置胶膜工艺封装的智能卡模块及其封装方法
TWI425676B (zh) 半導體封裝結構
TWI452635B (zh) 具有線入膜隔離障壁的積體電路封裝系統
CN205211727U (zh) 一种指纹识别多芯片封装结构
US20140134805A1 (en) Method of fabricating a semiconductor package
CN104037149A (zh) 引线框和基板半导体封装
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN102543910A (zh) 芯片封装件及其制造方法
CN105895589B (zh) 半导体器件、半导体封装体以及用于制造半导体器件的方法
CN207503960U (zh) 一次封装成型的增强散热的封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN105405825A (zh) 一种覆晶薄膜封装结构
CN111863634B (zh) 超薄封装结构的制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20150701

Effective date of abandoning: 20190108