JP5884585B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5884585B2 JP5884585B2 JP2012063035A JP2012063035A JP5884585B2 JP 5884585 B2 JP5884585 B2 JP 5884585B2 JP 2012063035 A JP2012063035 A JP 2012063035A JP 2012063035 A JP2012063035 A JP 2012063035A JP 5884585 B2 JP5884585 B2 JP 5884585B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon carbide
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 184
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 181
- 238000004519 manufacturing process Methods 0.000 title claims description 100
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000000034 method Methods 0.000 title claims description 69
- 239000000758 substrate Substances 0.000 claims description 386
- 239000013078 crystal Substances 0.000 claims description 122
- 239000011247 coating layer Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 description 40
- 239000010410 layer Substances 0.000 description 33
- 230000015556 catabolic process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007872 degassing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
上記の製造方法において、介在部を除去する工程はウエットエッチングによって行われてもよい。
上記の製造方法において、介在部を形成する工程は、第1支持基板の上に、介在部の少なくとも一部としての支持側被覆層を形成する工程を含んでもよい。
これにより第1支持基板の熱膨張係数が単結晶基板の熱膨張係数に近くなる。よって両者の間での熱膨張係数の差異に起因した応力の発生を抑制することができる。
上記の製造方法において、支持側被覆層を形成する工程は、酸化物から作られた支持側被覆層が形成されるように行われてもよい。
酸化物から作られた支持側被覆層は、第1支持基板の熱酸化によって形成されてもよい。
これにより、第1支持基板の平坦性を容易に高くすることができる。
上記の製造方法において、単結晶側被覆層は、少なくとも1つの単結晶基板の各々の熱酸化によって形成されてもよい。
上記の製造方法において、少なくとも1つの単結晶基板の各々を接合する工程は、少なくとも1つの単結晶基板の各々と第1支持基板との間に、介在部のパターニングによる空隙が形成されるように行われてもよい。
少なくとも1つの単結晶基板の各々を接合する工程は、空隙が封止されるように行われてもよい。
上記の製造方法において、第1支持基板は酸化物から作られていてもよい。
上記の製造方法において、第1支持基板に接合された少なくとも1つの単結晶基板上における加工が行われる工程は、少なくとも1つの単結晶基板中に不純物を注入する工程を含んでもよい。この場合、少なくとも1つの単結晶基板を熱処理する工程は、不純物が活性化されるように行われ得る。
第2支持基板が除去されることで、炭化珪素半導体装置の大きさを小さくすることができる。
図1に示すように、本実施の形態の半導体装置100(炭化珪素半導体装置)は、縦型DiMOSFET(Double implanted Metal Oxide Semiconductor Field Effect Transistor)であって、SiC基板11(単結晶基板)、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、ゲート酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。
図3(A)、図3(B)、図4(A)および図4(B)に示すように、ステップS10(図2)としてSiC基板11(単結晶基板)およびSi基板31(第1支持基板)が準備される。SiC基板11の平面視(図3(A)の視野)における大きさは、たとえば、最大寸法として100mm(4インチ)程度以下である。Si基板31は単結晶シリコンから作られている。Si基板31の大きさは、SiC基板11の大きさよりも大きく、好ましくは最大寸法として150mm(6インチ)程度以上を有する。たとえばSi基板31としては、半導体分野において標準的に用いられている6インチSiウェハまたは8インチSiウェハを用いることができる。
本実施の形態においては、ステップS20(図2)の介在部を形成する工程において、介在部のパターニングが行われる。具体的には、実施の形態1におけるSi基板31の酸化膜31iに対して、溝部を形成するパターニングが行われる。これにより図20(A)および図20(B)に示すように、溝部TRを有する酸化膜31p(支持側被覆層)が、介在部の少なくとも一部として形成される。
本実施の形態においては、ステップS20(図2)における介在部のパターニングが、実施の形態2と異なる。具体的には、図22に示すように、酸化膜31q(支持側被覆層)が、介在部の少なくとも一部として形成される。
本実施の形態においては、ステップS20(図2)における介在部のパターニングが、実施の形態2と異なる。具体的には、図23(A)および図23(B)に示すように、酸化膜31r(支持側被覆層)が、介在部の少なくとも一部として形成される。
本実施の形態においては、実施の形態1〜4と異なり、ステップS20(図2)が省略される。すなわち、図25および図26に示すように、Si基板31上にSiC基板11が直接に接合される。これにより、介在部91(図6)を用いることなく接合を行うことができる。
本実施の形態においては、ステップS10(図2)として、2つ以上のSiC基板11(単結晶基板)が準備される。よってステップS30において、図28に示すように、Si基板31上に複数のSiC基板11の各々が接合される。なおステップS20(図2)は実施されてもされなくてもよい。また実施される場合、介在部を形成する工程は、たとえば、実施の形態1〜3のいずれかと同様とすることができる。
上記説明において例示した炭化珪素半導体装置における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。
Claims (26)
- 炭化珪素から作られた少なくとも1つの単結晶基板と、前記少なくとも1つの単結晶基板の各々の大きさよりも大きい大きさを有する第1支持基板とを準備する工程と、
前記第1支持基板上に前記少なくとも1つの単結晶基板の各々を接合する工程と、
前記第1支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程と、
前記少なくとも1つの単結晶基板上における加工を行う工程の後に、前記第1支持基板を除去する工程と、
前記第1支持基板を除去する工程の後に、前記少なくとも1つの単結晶基板を熱処理する工程と、
前記少なくとも1つの単結晶基板を熱処理する工程の後に、前記少なくとも1つの単結晶基板の各々の大きさよりも大きい大きさを有する第2支持基板上に、前記少なくとも1つの単結晶基板の各々を接合する工程と、
前記第2支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程とを備える、炭化珪素半導体装置の製造方法。 - 前記少なくとも1つの単結晶基板の各々の上、および前記第1支持基板の上の少なくともいずれかに、炭化珪素および前記第1支持基板の材料の各々と異なる材料から作られた介在部を形成する工程をさらに備え、
前記少なくとも1つの単結晶基板の各々を接合する工程は、前記第1支持基板上に前記少なくとも1つの単結晶基板の各々を前記介在部を介して接合することによって行われる、請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記第1支持基板を除去する工程は、前記介在部を除去する工程を含む、請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記介在部を除去する工程はウエットエッチングによって行われる、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記介在部を形成する工程は、前記第1支持基板の上に、前記介在部の少なくとも一部としての支持側被覆層を形成する工程を含む、請求項2〜請求項4のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板は多結晶炭化珪素から作られている、請求項5に記載の炭化珪素半導体装置の製造方法。
- 前記支持側被覆層を形成する工程は、前記第1支持基板上に前記支持側被覆層を堆積する工程を含む、請求項5または請求項6に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程の前に、前記第1支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程における最高温度に比して高い温度で、前記支持側被覆層を熱処理する工程をさらに備える、請求項7に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程の前に、1100℃以上の温度で前記支持側被覆層を熱処理する工程をさらに備える、請求項8に記載の炭化珪素半導体装置の製造方法。
- 前記支持側被覆層を形成する工程は、前記支持側被覆層の表面を研磨する工程を含む、請求項7〜請求項9のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記支持側被覆層を形成する工程は、酸化物から作られた前記支持側被覆層が形成されるように行われる、請求項5に記載の炭化珪素半導体装置の製造方法。
- 酸化物から作られた前記支持側被覆層は、前記第1支持基板の熱酸化によって形成される、請求項11に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板は単結晶シリコンから作られている、請求項12に記載の炭化珪素半導体装置の製造方法。
- 前記介在部を形成する工程は、前記少なくとも1つの単結晶基板の各々の上に、前記介在部の少なくとも一部としての単結晶側被覆層を形成する工程を含む、請求項2〜請求項13のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記単結晶側被覆層を形成する工程は、前記少なくとも1つの単結晶基板の各々の上に前記単結晶側被覆層を堆積する工程を含む、請求項14に記載の炭化珪素半導体装置の製造方法。
- 前記単結晶側被覆層を形成する工程は、前記単結晶側被覆層の表面を研磨する工程を含む、請求項15に記載の炭化珪素半導体装置の製造方法。
- 前記単結晶側被覆層は、前記少なくとも1つの単結晶基板の各々の熱酸化によって形成される、請求項14に記載の炭化珪素半導体装置の製造方法。
- 前記介在部を形成する工程は、前記介在部のパターニングを行う工程を含む、請求項2〜請求項17のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記少なくとも1つの単結晶基板の各々を接合する工程は、前記少なくとも1つの単結晶基板の各々と前記第1支持基板との間に、前記介在部の前記パターニングによる空隙が形成されるように行われる、請求項18に記載の炭化珪素半導体装置の製造方法。
- 前記少なくとも1つの単結晶基板の各々を接合する工程は、前記空隙が封止されるように行われる、請求項19に記載の炭化珪素半導体装置の製造方法。
- 前記少なくとも1つの単結晶基板の各々を接合する工程は、前記空隙が外部に通じるように行われる、請求項19に記載の炭化珪素半導体装置の製造方法。
- 前記少なくとも1つの単結晶基板の各々を接合する工程は、前記第1支持基板上に前記少なくとも1つの単結晶基板の各々を直接に接合することによって行われる、請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板は酸化物から作られている、請求項22に記載の炭化珪素半導体装置の製造方法。
- 前記第1支持基板に接合された前記少なくとも1つの単結晶基板上における加工を行う工程は、前記少なくとも1つの単結晶基板中に不純物を注入する工程を含み、
前記少なくとも1つの単結晶基板を熱処理する工程は、前記不純物が活性化されるように行われる、請求項1〜請求項23のいずれか1項に記載の炭化珪素半導体装置の製造方法。 - 前記少なくとも1つの単結晶基板は複数の単結晶基板を含む、請求項1〜請求項24のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第2支持基板を除去する工程をさらに備える、請求項1〜請求項25のいずれか1項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063035A JP5884585B2 (ja) | 2012-03-21 | 2012-03-21 | 炭化珪素半導体装置の製造方法 |
CN201380010425.4A CN104126218B (zh) | 2012-03-21 | 2013-02-05 | 制造碳化硅半导体器件的方法 |
PCT/JP2013/052537 WO2013140871A1 (ja) | 2012-03-21 | 2013-02-05 | 炭化珪素半導体装置の製造方法 |
EP13765100.6A EP2830084A4 (en) | 2012-03-21 | 2013-02-05 | PROCESS FOR PRODUCING A SEMICONDUCTOR DEVICE WITH SILICON CARBIDE |
US13/767,573 US9048093B2 (en) | 2012-03-21 | 2013-02-14 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063035A JP5884585B2 (ja) | 2012-03-21 | 2012-03-21 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197320A JP2013197320A (ja) | 2013-09-30 |
JP5884585B2 true JP5884585B2 (ja) | 2016-03-15 |
Family
ID=49212210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012063035A Expired - Fee Related JP5884585B2 (ja) | 2012-03-21 | 2012-03-21 | 炭化珪素半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9048093B2 (ja) |
EP (1) | EP2830084A4 (ja) |
JP (1) | JP5884585B2 (ja) |
CN (1) | CN104126218B (ja) |
WO (1) | WO2013140871A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014007325A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
US9373691B2 (en) * | 2013-08-07 | 2016-06-21 | GlobalFoundries, Inc. | Transistor with bonded gate dielectric |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
JP2000277405A (ja) | 1999-03-29 | 2000-10-06 | Meidensha Corp | 半導体素子の製造方法 |
FR2849714B1 (fr) * | 2003-01-07 | 2007-03-09 | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
JP2005197464A (ja) * | 2004-01-07 | 2005-07-21 | Rohm Co Ltd | 半導体装置の製造方法 |
JP5011681B2 (ja) * | 2004-12-02 | 2012-08-29 | 日産自動車株式会社 | 半導体装置 |
JP2006179662A (ja) * | 2004-12-22 | 2006-07-06 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JP2007109758A (ja) * | 2005-10-12 | 2007-04-26 | Mitsubishi Electric Corp | 化合物半導体素子の製造方法 |
US7897480B2 (en) * | 2007-04-23 | 2011-03-01 | International Business Machines Corporation | Preparation of high quality strained-semiconductor directly-on-insulator substrates |
US20100193900A1 (en) * | 2007-07-13 | 2010-08-05 | National University Corporation Tohoku University | Soi substrate and semiconductor device using an soi substrate |
JP4450850B2 (ja) * | 2007-09-26 | 2010-04-14 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
FR2924273B1 (fr) * | 2007-11-28 | 2010-02-19 | Commissariat Energie Atomique | Procede de moderation de deformation |
US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
KR101470020B1 (ko) * | 2008-03-18 | 2014-12-10 | 엘지이노텍 주식회사 | 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이 |
JP5389627B2 (ja) | 2008-12-11 | 2014-01-15 | 信越化学工業株式会社 | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
SG10201600407SA (en) * | 2009-02-20 | 2016-02-26 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
TW201104865A (en) | 2009-05-11 | 2011-02-01 | Sumitomo Electric Industries | Insulating gate type bipolar transistor |
US8513090B2 (en) * | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
JP2011243651A (ja) * | 2010-05-14 | 2011-12-01 | Sumitomo Electric Ind Ltd | 半導体装置、貼り合せ基板およびそれらの製造方法 |
-
2012
- 2012-03-21 JP JP2012063035A patent/JP5884585B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-05 EP EP13765100.6A patent/EP2830084A4/en not_active Withdrawn
- 2013-02-05 WO PCT/JP2013/052537 patent/WO2013140871A1/ja active Application Filing
- 2013-02-05 CN CN201380010425.4A patent/CN104126218B/zh not_active Expired - Fee Related
- 2013-02-14 US US13/767,573 patent/US9048093B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2830084A1 (en) | 2015-01-28 |
EP2830084A4 (en) | 2015-11-04 |
US20130252400A1 (en) | 2013-09-26 |
CN104126218A (zh) | 2014-10-29 |
CN104126218B (zh) | 2016-11-09 |
WO2013140871A1 (ja) | 2013-09-26 |
US9048093B2 (en) | 2015-06-02 |
JP2013197320A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130119406A1 (en) | Silicon carbide substrate, semiconductor device, and methods for manufacturing them | |
US20100093161A1 (en) | Method for manufacturing semiconductor device | |
JP5860580B2 (ja) | 半導体装置及びその製造方法 | |
WO2011142288A9 (ja) | 半導体装置、貼り合せ基板およびそれらの製造方法 | |
JP2019153603A (ja) | 半導体基板及びその製造方法 | |
WO2018150861A1 (ja) | 炭化ケイ素積層基板およびその製造方法 | |
JP5687422B2 (ja) | 半導体装置 | |
JP4835117B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5884585B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US9691616B2 (en) | Method of manufacturing silicon carbide semiconductor device by using protective films to activate dopants in the silicon carbide semiconductor device | |
JP6395299B2 (ja) | 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 | |
JP2017139266A (ja) | 複合基板、半導体装置、およびこれらの製造方法 | |
JP2006229135A (ja) | 半導体装置の製造方法 | |
JP2008251579A (ja) | 静電チャックおよび半導体装置の製造方法 | |
JP6623772B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6696247B2 (ja) | 半導体装置の製造方法 | |
JP2017135171A (ja) | 半導体基板及びその製造方法 | |
US10103023B2 (en) | Semiconductor device fabrication method | |
JP6107450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014007325A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2013115404A (ja) | 半導体装置の製造方法 | |
JP7143769B2 (ja) | 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法 | |
WO2015025632A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2023057390A (ja) | 半導体装置の製造方法 | |
JP2013118246A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |