JP2000228389A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000228389A JP2000228389A JP11028657A JP2865799A JP2000228389A JP 2000228389 A JP2000228389 A JP 2000228389A JP 11028657 A JP11028657 A JP 11028657A JP 2865799 A JP2865799 A JP 2865799A JP 2000228389 A JP2000228389 A JP 2000228389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dicing
- protective layer
- semiconductor
- chemical etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 403
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 60
- 238000003486 chemical etching Methods 0.000 claims description 141
- 239000011241 protective layer Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 116
- 238000005498 polishing Methods 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 39
- 239000000853 adhesive Substances 0.000 claims description 38
- 230000001070 adhesive effect Effects 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000005187 foaming Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 251
- 239000002184 metal Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000004809 Teflon Substances 0.000 description 7
- 229920006362 Teflon® Polymers 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000012809 cooling fluid Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000000414 obstructive effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 半導体ウエハを破壊することなく、また、欠
けやチッピングを生ずることなく安全に研磨加工および
ダイシング加工する。 【解決手段】 ウエハテスト終了後（ａ）、キャリアフ
レーム５を介して半導体ウエハ１の裏面をダイシング用
テープ６に貼り付け（ｂ）、半導体ウエハ１に素子形成
面からセミフルダイシングした後（ｃ）、ダイシング用
テープ６を剥離する（ｄ）。つづいて、キャリアフレー
ム１４を介して半導体ウエハ１の素子形成面に耐化学エ
ッチング性のフィルム１３を貼り付けた後（ｅ）、エッ
チング液中に浸漬して、裏面研磨と、個片の半導体チッ
プ７ヘの分割と、セミフルダイシング工程で切断面７ａ
に生じた加工変質層や微細亀裂等のダメージ層（損傷領
域）の除去とを同時に行う（ｆ）。個片に分割された半
導体チップ７をフィルム１３から外す（ｇ）。
けやチッピングを生ずることなく安全に研磨加工および
ダイシング加工する。 【解決手段】 ウエハテスト終了後（ａ）、キャリアフ
レーム５を介して半導体ウエハ１の裏面をダイシング用
テープ６に貼り付け（ｂ）、半導体ウエハ１に素子形成
面からセミフルダイシングした後（ｃ）、ダイシング用
テープ６を剥離する（ｄ）。つづいて、キャリアフレー
ム１４を介して半導体ウエハ１の素子形成面に耐化学エ
ッチング性のフィルム１３を貼り付けた後（ｅ）、エッ
チング液中に浸漬して、裏面研磨と、個片の半導体チッ
プ７ヘの分割と、セミフルダイシング工程で切断面７ａ
に生じた加工変質層や微細亀裂等のダメージ層（損傷領
域）の除去とを同時に行う（ｆ）。個片に分割された半
導体チップ７をフィルム１３から外す（ｇ）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハの研
磨工程およびダイシング工程についての半導体装置の製
造方法に関するものである。
磨工程およびダイシング工程についての半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】〔従来例１〕図１１および図１２（ａ）
〜（ｇ）を用いて、公開特許公報「特開平７−２２３５
８号公報（公開日：平成７年（１９９５）１月２４
日）」に記載されている、半導体ウエハの裏面研磨工程
からダイシング工程までを説明する。
〜（ｇ）を用いて、公開特許公報「特開平７−２２３５
８号公報（公開日：平成７年（１９９５）１月２４
日）」に記載されている、半導体ウエハの裏面研磨工程
からダイシング工程までを説明する。
【０００３】裏面研磨前の半導体ウエハ１０１は、プロ
ービングによる電気テスト（以下、「ウエハテスト」と
記す。）（Ｓ１０１，図１２（ａ））の後、表面（素子
形成面）に保護・補強用テープ１０２を貼り付ける（Ｓ
１０２，図１２（ｂ））。保護・補強用テープ１０２
は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フ
ィルムにアクリル系接着剤をラミネートしたものであ
る。
ービングによる電気テスト（以下、「ウエハテスト」と
記す。）（Ｓ１０１，図１２（ａ））の後、表面（素子
形成面）に保護・補強用テープ１０２を貼り付ける（Ｓ
１０２，図１２（ｂ））。保護・補強用テープ１０２
は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フ
ィルムにアクリル系接着剤をラミネートしたものであ
る。
【０００４】そして、半導体ウエハ１０１の裏面を研磨
した後（Ｓ１０３，図１２（ｃ））、裏面研磨完了後の
半導体ウエハ１０３は、表面に保護・補強用テープ１０
２を貼り付けた状態で、裏面をキャリアフレーム１０５
を介してダイシング用テープ１０６に貼り付ける（Ｓ１
０４，図１２（ｄ））。
した後（Ｓ１０３，図１２（ｃ））、裏面研磨完了後の
半導体ウエハ１０３は、表面に保護・補強用テープ１０
２を貼り付けた状態で、裏面をキャリアフレーム１０５
を介してダイシング用テープ１０６に貼り付ける（Ｓ１
０４，図１２（ｄ））。
【０００５】つぎに、半導体ウエハ１０３の表面から保
護・補強用テープ１０２を剥離する（Ｓ１０５，図１２
（ｅ））。ここで、保護・補強用テープ１０２の剥離法
としては、図１２（ｅ）に示すように、保護・補強用テ
ープ１０２との接着力が、保護・補強用テープ１０２と
半導体ウエハ１０３との接着力よりも大きい剥離用テー
プ１０４を用いて引き剥がす方法が多く用いられてい
る。
護・補強用テープ１０２を剥離する（Ｓ１０５，図１２
（ｅ））。ここで、保護・補強用テープ１０２の剥離法
としては、図１２（ｅ）に示すように、保護・補強用テ
ープ１０２との接着力が、保護・補強用テープ１０２と
半導体ウエハ１０３との接着力よりも大きい剥離用テー
プ１０４を用いて引き剥がす方法が多く用いられてい
る。
【０００６】つづいて、純水による超音波洗浄により、
半導体ウエハ１０３の表面の接着剤の残りを洗い落とし
た後（Ｓ１０６，図１２（ｆ））、ダイヤモンドホイー
ルを用いて半導体ウエハ１０３をフルカットあるいはセ
ミフルカットしてダイシングし、所定の大きさの半導体
チップ１０７を形成する（Ｓ１０７，図１２（ｇ））。
半導体ウエハ１０３の表面の接着剤の残りを洗い落とし
た後（Ｓ１０６，図１２（ｆ））、ダイヤモンドホイー
ルを用いて半導体ウエハ１０３をフルカットあるいはセ
ミフルカットしてダイシングし、所定の大きさの半導体
チップ１０７を形成する（Ｓ１０７，図１２（ｇ））。
【０００７】その後、ダイボンド工程へ移る。ダイボン
ド工程では、ダイシング用テープ１０６を介して半導体
ウエハ１０３の裏面からピンにより一つの半導体チップ
１０７だけを突き上げ、ダイボンドコレットによりダイ
ボンドする（Ｓ１０８）。なお、セミフルダイスされた
半導体ウエハ１０３は、ブレイク後にダイボンド工程へ
投入される。
ド工程では、ダイシング用テープ１０６を介して半導体
ウエハ１０３の裏面からピンにより一つの半導体チップ
１０７だけを突き上げ、ダイボンドコレットによりダイ
ボンドする（Ｓ１０８）。なお、セミフルダイスされた
半導体ウエハ１０３は、ブレイク後にダイボンド工程へ
投入される。
【０００８】つぎに、以下の従来例２から従来例４で
は、半導体ウエハの裏面の研磨面やダイシング切断面を
化学エッチングする方法について説明する。
は、半導体ウエハの裏面の研磨面やダイシング切断面を
化学エッチングする方法について説明する。
【０００９】〔従来例２〕図１３を用いて、公開特許公
報「特開平７−２０１８０５号公報（公開日：平成７年
（１９９５）８月４日）」に記載されている、半導体ウ
エハの裏面の研磨面を化学エッチングする方法について
説明する。
報「特開平７−２０１８０５号公報（公開日：平成７年
（１９９５）８月４日）」に記載されている、半導体ウ
エハの裏面の研磨面を化学エッチングする方法について
説明する。
【００１０】裏面を研磨された半導体ウエハ１０３の表
面（素子形成面）を、保護膜１０８（例えば、ゴム系テ
ープなど）で覆い、半導体ウエハ１０３の裏側を上にし
て、回転軸１１０により回転自在のウエハ固定台１０９
に取り付ける。そして、ウエハ固定台１０９を高速回転
しつつ、上になっている半導体ウエハ１０３の裏面にエ
ッチング液（例えば、半導体ウエハ１０３がＳｉ系の場
合にはフッ化水素酸系エッチング液）をエッチング液噴
出ノズル１１１より噴射すると同時に、下になっている
半導体ウエハ１０３の表面側にエッチング反応に不活性
な冷却用流体（例えば、純水あるいは窒素ガス）を冷却
用流体噴出ノズル１１２より噴射することにより、研磨
によるストレスを解消するための化学エッチングを行
う。
面（素子形成面）を、保護膜１０８（例えば、ゴム系テ
ープなど）で覆い、半導体ウエハ１０３の裏側を上にし
て、回転軸１１０により回転自在のウエハ固定台１０９
に取り付ける。そして、ウエハ固定台１０９を高速回転
しつつ、上になっている半導体ウエハ１０３の裏面にエ
ッチング液（例えば、半導体ウエハ１０３がＳｉ系の場
合にはフッ化水素酸系エッチング液）をエッチング液噴
出ノズル１１１より噴射すると同時に、下になっている
半導体ウエハ１０３の表面側にエッチング反応に不活性
な冷却用流体（例えば、純水あるいは窒素ガス）を冷却
用流体噴出ノズル１１２より噴射することにより、研磨
によるストレスを解消するための化学エッチングを行
う。
【００１１】〔従来例３〕図１４（ａ）〜（ｄ）を用い
て、公開特許公報「特開平７−１６１６６５号公報（公
開日：平成７年（１９９５）６月２３日）」に記載され
ている、ダイシング切断面を化学エッチングする方法に
ついて説明する。
て、公開特許公報「特開平７−１６１６６５号公報（公
開日：平成７年（１９９５）６月２３日）」に記載され
ている、ダイシング切断面を化学エッチングする方法に
ついて説明する。
【００１２】まず、半導体ウエハ１０３の表面にノボラ
ック系樹脂を滴下し、これを回転して保護膜１１３を形
成する（図１４（ａ））。つぎに、ダイシングシート
（ダイシング用テープ１０６）を半導体ウエハ１０３の
表面（素子形成面）に貼り付けて、ブレードによりダイ
シングを行い、半導体チップ１０７へ分割する（図１４
（ｂ））。そして、切断した半導体チップ１０７を硫酸
系あるいはアンモニア系等のエッチング液１１４に浸漬
して、切断面１０７ａに生じた加工変質層を除去する
（図１４（ｃ））。その後、半導体チップ１０７をアセ
トン等の溶剤１１５に浸漬・洗浄し、半導体チップ１０
７の表面に形成されている保護膜１１３を除去する（図
１４（ｃ））。
ック系樹脂を滴下し、これを回転して保護膜１１３を形
成する（図１４（ａ））。つぎに、ダイシングシート
（ダイシング用テープ１０６）を半導体ウエハ１０３の
表面（素子形成面）に貼り付けて、ブレードによりダイ
シングを行い、半導体チップ１０７へ分割する（図１４
（ｂ））。そして、切断した半導体チップ１０７を硫酸
系あるいはアンモニア系等のエッチング液１１４に浸漬
して、切断面１０７ａに生じた加工変質層を除去する
（図１４（ｃ））。その後、半導体チップ１０７をアセ
トン等の溶剤１１５に浸漬・洗浄し、半導体チップ１０
７の表面に形成されている保護膜１１３を除去する（図
１４（ｃ））。
【００１３】〔従来例４〕図１５および図１６（ａ）〜
（ｆ）を用いて、公開特許公報「特開昭６３−１１７４
４５号公報（公開日：昭和６３年（１９８８）５月２１
日）」に記載されている、ダイシング工程の後に化学エ
ッチングにより裏面研磨を行う方法について説明する。
（ｆ）を用いて、公開特許公報「特開昭６３−１１７４
４５号公報（公開日：昭和６３年（１９８８）５月２１
日）」に記載されている、ダイシング工程の後に化学エ
ッチングにより裏面研磨を行う方法について説明する。
【００１４】ＩＣ形成工程が終了した後（Ｓ１１１，図
１６（ａ））、バンピング工程で電解メッキにより研磨
前の半導体ウエハ１０１のＩＣにバンプ１１６を形成す
る（Ｓ１１２，図１６（ｂ））。つぎに、ダイシング工
程で半導体ウエハ１０１の表面（素子形成面）からＩＣ
に沿って所定の深さまで溝を入れる（Ｓ１１３，図１６
（ｃ））。つづいて、ワックス塗布工程で半導体ウエハ
１０１の表面に耐化学エッチング性のワックス１１７を
コートした後（Ｓ１１４，図１６（ｄ））、エッチング
工程において、半導体ウエハ１０１を化学エッチング液
１１８に浸漬して所定の厚さになるまで裏面をエッチン
グする（Ｓ１１５，図１６（ｅ））。そして、裏面が研
磨された半導体ウエハ１０３を水で洗浄して化学エッチ
ング液１１８を洗い流した後、ワックス１１７を溶剤で
除去する。その後、ブレイキング工程において、半導体
ウエハ１０３をブレイキングして、半導体チップ１０７
に分離する（Ｓ１１６，図１６（ｆ））。
１６（ａ））、バンピング工程で電解メッキにより研磨
前の半導体ウエハ１０１のＩＣにバンプ１１６を形成す
る（Ｓ１１２，図１６（ｂ））。つぎに、ダイシング工
程で半導体ウエハ１０１の表面（素子形成面）からＩＣ
に沿って所定の深さまで溝を入れる（Ｓ１１３，図１６
（ｃ））。つづいて、ワックス塗布工程で半導体ウエハ
１０１の表面に耐化学エッチング性のワックス１１７を
コートした後（Ｓ１１４，図１６（ｄ））、エッチング
工程において、半導体ウエハ１０１を化学エッチング液
１１８に浸漬して所定の厚さになるまで裏面をエッチン
グする（Ｓ１１５，図１６（ｅ））。そして、裏面が研
磨された半導体ウエハ１０３を水で洗浄して化学エッチ
ング液１１８を洗い流した後、ワックス１１７を溶剤で
除去する。その後、ブレイキング工程において、半導体
ウエハ１０３をブレイキングして、半導体チップ１０７
に分離する（Ｓ１１６，図１６（ｆ））。
【００１５】
【発明が解決しようとする課題】上記の従来例１および
従来例２に示した方法では、半導体ウエハ１０１の研磨
時に裏面に加工変質層が発生するため、半導体ウエハ１
０３に障害となる応力が残ることが一般に知られてい
る。この現象は半導体ウエハ１０１が薄く（例えば、チ
ップカードでは２００μｍ以下）研磨されるにつれて大
きくなり、裏面研磨後の半導体ウエハ１０３に生じる反
りも大きくなる。そのため、裏面を研磨した後、半導体
ウエハ１０３の搬送や固定が困難となり、容易に破壊さ
れるおそれがあるという問題があった。なお、半導体チ
ップ１０７を組み込む半導体装置の小型化のため、半導
体ウエハ１０３の厚さを２００μｍ以下に薄型化すると
いう要求がある。
従来例２に示した方法では、半導体ウエハ１０１の研磨
時に裏面に加工変質層が発生するため、半導体ウエハ１
０３に障害となる応力が残ることが一般に知られてい
る。この現象は半導体ウエハ１０１が薄く（例えば、チ
ップカードでは２００μｍ以下）研磨されるにつれて大
きくなり、裏面研磨後の半導体ウエハ１０３に生じる反
りも大きくなる。そのため、裏面を研磨した後、半導体
ウエハ１０３の搬送や固定が困難となり、容易に破壊さ
れるおそれがあるという問題があった。なお、半導体チ
ップ１０７を組み込む半導体装置の小型化のため、半導
体ウエハ１０３の厚さを２００μｍ以下に薄型化すると
いう要求がある。
【００１６】この点、従来例１では、半導体ウエハ１０
１の研磨後は、個片の半導体チップ１０７にダイシング
されるまで、保護・補強用テープ１０２またはダイシン
グ用テープ１０６のいずれかによって半導体ウエハ１０
３が補強されているので、ハンドリングや搬送によって
半導体ウエハ１０３が破損する危険性が低減されてい
る。
１の研磨後は、個片の半導体チップ１０７にダイシング
されるまで、保護・補強用テープ１０２またはダイシン
グ用テープ１０６のいずれかによって半導体ウエハ１０
３が補強されているので、ハンドリングや搬送によって
半導体ウエハ１０３が破損する危険性が低減されてい
る。
【００１７】しかし、その後のダイシング工程におい
て、切断面１０７ａに微細亀裂が発生するため、半導体
チップ１０７の強度が低下していた。さらに、半導体ウ
エハ１０３の厚さが２００μｍ以下である場合、ダイシ
ング時に半導体ウエハ１０３の裏面へのチッピング（表
裏にわたらない欠け）や欠け（表裏にわたる欠け）が生
じたり、セミフルダイシングの場合にはブレイク時に裏
面チッピングや欠けが生じて、その後の工程で容易に破
壊されるおそれがあるという問題があった。
て、切断面１０７ａに微細亀裂が発生するため、半導体
チップ１０７の強度が低下していた。さらに、半導体ウ
エハ１０３の厚さが２００μｍ以下である場合、ダイシ
ング時に半導体ウエハ１０３の裏面へのチッピング（表
裏にわたらない欠け）や欠け（表裏にわたる欠け）が生
じたり、セミフルダイシングの場合にはブレイク時に裏
面チッピングや欠けが生じて、その後の工程で容易に破
壊されるおそれがあるという問題があった。
【００１８】また、従来例２では、裏面研磨時に発生す
る加工変質層や微細亀裂等のダメージ領域（損傷領域）
は化学エッチングにより除去される。しかし、その後の
ダイシング工程での切断面の微細亀裂、加工変質層、チ
ッピング、欠けの問題は、従来例１と同様に残ってい
た。
る加工変質層や微細亀裂等のダメージ領域（損傷領域）
は化学エッチングにより除去される。しかし、その後の
ダイシング工程での切断面の微細亀裂、加工変質層、チ
ッピング、欠けの問題は、従来例１と同様に残ってい
た。
【００１９】また、上記の従来例３では、ダイシング時
の加工変質層や微細亀裂は化学エッチングにより除去さ
れる。しかし、ダイシング後の処理が半導体チップ１０
７ごとの個片処理となるため、量産時の作業性に問題が
あった。なお、従来例２および従来例３を組み合わせて
も、ダイシング後の処理が半導体チップ１０７ごとの個
片処理となり、量産時の作業性に問題がある。
の加工変質層や微細亀裂は化学エッチングにより除去さ
れる。しかし、ダイシング後の処理が半導体チップ１０
７ごとの個片処理となるため、量産時の作業性に問題が
あった。なお、従来例２および従来例３を組み合わせて
も、ダイシング後の処理が半導体チップ１０７ごとの個
片処理となり、量産時の作業性に問題がある。
【００２０】また、上記の従来例４では、洗浄後のブレ
イキングによるチッピングや欠けの問題があり、またセ
ミフルダイシングした切断面１０７ａにワックス１１７
をコートするため、ダイシング工程での切断面１０７ａ
を化学エッチングすることができず、切断面の微細亀
裂、加工変質層、チッピング、欠けの問題があった。加
えて、従来例４ではワックス１１７の除去工程が必要で
あるとともに、ワックス１１７の除去後の処理が半導体
チップ１０７ごとの個片処理となるため、量産時の作業
性にも問題があった。
イキングによるチッピングや欠けの問題があり、またセ
ミフルダイシングした切断面１０７ａにワックス１１７
をコートするため、ダイシング工程での切断面１０７ａ
を化学エッチングすることができず、切断面の微細亀
裂、加工変質層、チッピング、欠けの問題があった。加
えて、従来例４ではワックス１１７の除去工程が必要で
あるとともに、ワックス１１７の除去後の処理が半導体
チップ１０７ごとの個片処理となるため、量産時の作業
性にも問題があった。
【００２１】本発明は、上記の問題点を解決するために
なされたもので、その目的は、半導体ウエハを破壊する
ことなく、また、欠けやチッピングを生ずることなく安
全に研磨加工およびダイシング加工することができる半
導体装置の製造方法を提供することにある。
なされたもので、その目的は、半導体ウエハを破壊する
ことなく、また、欠けやチッピングを生ずることなく安
全に研磨加工およびダイシング加工することができる半
導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、上記の課題を解決するために、半導体ウエ
ハの素子形成面の反対面である裏面側に所定厚さのダイ
シング残部を残すように素子形成面からセミフルダイシ
ングするセミフルダイシング工程と、該半導体ウエハの
素子形成面上に耐化学エッチング性の保護層を形成する
保護層形成工程と、素子形成面上に該保護層が形成され
た該半導体ウエハを裏面側から化学エッチングすること
によって、該半導体ウエハの裏面の研磨と、該半導体ウ
エハを個片の半導体チップに分割するための該ダイシン
グ残部の除去と、該セミフルダイシング工程で該半導体
ウエハの切断面に生じた損傷領域の除去とを行う化学エ
ッチング工程と、個片状態に分割された該半導体チップ
から該保護層を除去する保護層除去工程とを含むことを
特徴としている。
製造方法は、上記の課題を解決するために、半導体ウエ
ハの素子形成面の反対面である裏面側に所定厚さのダイ
シング残部を残すように素子形成面からセミフルダイシ
ングするセミフルダイシング工程と、該半導体ウエハの
素子形成面上に耐化学エッチング性の保護層を形成する
保護層形成工程と、素子形成面上に該保護層が形成され
た該半導体ウエハを裏面側から化学エッチングすること
によって、該半導体ウエハの裏面の研磨と、該半導体ウ
エハを個片の半導体チップに分割するための該ダイシン
グ残部の除去と、該セミフルダイシング工程で該半導体
ウエハの切断面に生じた損傷領域の除去とを行う化学エ
ッチング工程と、個片状態に分割された該半導体チップ
から該保護層を除去する保護層除去工程とを含むことを
特徴としている。
【００２３】上記の方法により、素子形成面（表面）か
らのセミフルダイシングの後、素子形成面に保護層が形
成された半導体ウエハは、化学エッチング工程におい
て、素子形成面を保護層で保護しながら化学エッチング
されて、半導体ウエハの裏面研磨と、個片の半導体チッ
プヘの分割と、セミフルダイシング工程で生じた半導体
チップの切断面の加工変質層や微細亀裂等の損傷領域の
除去とが同時に行われる。
らのセミフルダイシングの後、素子形成面に保護層が形
成された半導体ウエハは、化学エッチング工程におい
て、素子形成面を保護層で保護しながら化学エッチング
されて、半導体ウエハの裏面研磨と、個片の半導体チッ
プヘの分割と、セミフルダイシング工程で生じた半導体
チップの切断面の加工変質層や微細亀裂等の損傷領域の
除去とが同時に行われる。
【００２４】すなわち、化学エッチング工程では、ま
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。このとき、ダイシング残部も裏面か
ら同時にエッチングされるため、エッチングがセミフル
ダイシング工程で残したダイシング残部の厚さ（ダイシ
ング残し量）に達すると半導体ウエハは個片の半導体チ
ップに分離されることになる。そして、半導体チップの
分離後は、セミフルダイシング工程で形成された隣接す
る半導体チップ間の溝にエッチング液が入り、半導体チ
ップが切断面から幅方向にもエッチングされるため、セ
ミフルダイシング工程で生じた損傷領域が除去されるこ
とになる。
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。このとき、ダイシング残部も裏面か
ら同時にエッチングされるため、エッチングがセミフル
ダイシング工程で残したダイシング残部の厚さ（ダイシ
ング残し量）に達すると半導体ウエハは個片の半導体チ
ップに分離されることになる。そして、半導体チップの
分離後は、セミフルダイシング工程で形成された隣接す
る半導体チップ間の溝にエッチング液が入り、半導体チ
ップが切断面から幅方向にもエッチングされるため、セ
ミフルダイシング工程で生じた損傷領域が除去されるこ
とになる。
【００２５】以上のように、上記の方法によれば、化学
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
【００２６】ゆえに、従来必要であったセミフルダイシ
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
【００２７】請求項２の半導体装置の製造方法は、上記
の課題を解決するために、半導体ウエハの素子形成面上
にダイシング保護用および耐化学エッチング性の保護層
を形成する保護層形成工程と、該半導体ウエハの素子形
成面側に所定厚さのダイシング残部を残すように半導体
ウエハを素子形成面の反対面である裏面からセミフルダ
イシングするセミフルダイシング工程と、素子形成面上
に該保護層が形成された該半導体ウエハを裏面側から化
学エッチングすることによって、該半導体ウエハの裏面
の研磨と、該半導体ウエハを個片の半導体チップに分割
するための該ダイシング残部の除去と、該セミフルダイ
シング工程で該半導体ウエハの切断面に生じた損傷領域
の除去とを行う化学エッチング工程と、個片状態に分割
された該半導体チップから該保護層を除去する保護層除
去工程とを含むことを特徴としている。
の課題を解決するために、半導体ウエハの素子形成面上
にダイシング保護用および耐化学エッチング性の保護層
を形成する保護層形成工程と、該半導体ウエハの素子形
成面側に所定厚さのダイシング残部を残すように半導体
ウエハを素子形成面の反対面である裏面からセミフルダ
イシングするセミフルダイシング工程と、素子形成面上
に該保護層が形成された該半導体ウエハを裏面側から化
学エッチングすることによって、該半導体ウエハの裏面
の研磨と、該半導体ウエハを個片の半導体チップに分割
するための該ダイシング残部の除去と、該セミフルダイ
シング工程で該半導体ウエハの切断面に生じた損傷領域
の除去とを行う化学エッチング工程と、個片状態に分割
された該半導体チップから該保護層を除去する保護層除
去工程とを含むことを特徴としている。
【００２８】上記の方法により、素子形成面に保護層を
形成した後、裏面からセミフルダイシングした半導体ウ
エハは、化学エッチング工程において、素子形成面を保
護層で保護しながら化学エッチングされて、半導体ウエ
ハの裏面研磨と、個片の半導体チップヘの分割と、セミ
フルダイシング工程で生じた半導体チップの切断面の加
工変質層や微細亀裂等の損傷領域の除去とが同時に行わ
れる。
形成した後、裏面からセミフルダイシングした半導体ウ
エハは、化学エッチング工程において、素子形成面を保
護層で保護しながら化学エッチングされて、半導体ウエ
ハの裏面研磨と、個片の半導体チップヘの分割と、セミ
フルダイシング工程で生じた半導体チップの切断面の加
工変質層や微細亀裂等の損傷領域の除去とが同時に行わ
れる。
【００２９】すなわち、化学エッチング工程では、ま
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。これと同時に、セミフルダイシング
工程で形成された隣接する半導体チップ間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハの素子形成面に達すると半導体ウエハは半
導体チップに分離されることになる。また、これと同時
に、半導体チップが幅方向に切断面からエッチングさ
れ、セミフルダイシング工程で生じた損傷領域が除去さ
れる。
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。これと同時に、セミフルダイシング
工程で形成された隣接する半導体チップ間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハの素子形成面に達すると半導体ウエハは半
導体チップに分離されることになる。また、これと同時
に、半導体チップが幅方向に切断面からエッチングさ
れ、セミフルダイシング工程で生じた損傷領域が除去さ
れる。
【００３０】以上のように、上記の方法によれば、化学
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
【００３１】ゆえに、従来必要であったセミフルダイシ
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
【００３２】また、上記の方法では、裏面からのセミフ
ルダイシングするため、半導体ウエハのダイシング保護
用のテープの貼り替え工程が不要となり工数削減が可能
になるとともに、工程間の移し替え時の取り扱い不良等
による半導体素子への損傷等を防止することができる。
ルダイシングするため、半導体ウエハのダイシング保護
用のテープの貼り替え工程が不要となり工数削減が可能
になるとともに、工程間の移し替え時の取り扱い不良等
による半導体素子への損傷等を防止することができる。
【００３３】請求項３の半導体装置の製造方法は、上記
の課題を解決するために、請求項１または２の方法に加
えて、上記セミフルダイシング工程の前に、上記半導体
ウエハの素子形成面の反対面である裏面を研磨する裏面
研磨工程を含むとともに、上記化学エッチング工程にお
いて、該裏面研磨工程で該半導体ウエハの裏面に生じた
損傷領域を除去することを特徴としている。
の課題を解決するために、請求項１または２の方法に加
えて、上記セミフルダイシング工程の前に、上記半導体
ウエハの素子形成面の反対面である裏面を研磨する裏面
研磨工程を含むとともに、上記化学エッチング工程にお
いて、該裏面研磨工程で該半導体ウエハの裏面に生じた
損傷領域を除去することを特徴としている。
【００３４】上記の方法により、請求項１または２の方
法による作用に加えて、裏面研磨工程で生じた半導体ウ
エハ裏面の加工変質層や微細亀裂等のダメージ領域およ
びその後のセミフルダイシング工程で生じたチップ切断
面のダメージ領域を、素子形成面を保護しながら化学エ
ッチングにより除去し、同時に半導体ウエハの裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個片の半導体チッ
プヘの分割を行う。
法による作用に加えて、裏面研磨工程で生じた半導体ウ
エハ裏面の加工変質層や微細亀裂等のダメージ領域およ
びその後のセミフルダイシング工程で生じたチップ切断
面のダメージ領域を、素子形成面を保護しながら化学エ
ッチングにより除去し、同時に半導体ウエハの裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個片の半導体チッ
プヘの分割を行う。
【００３５】化学エッチングのみによる裏面研磨では、
ダイシング幅方向のエッチングのため、厚さ方向の化学
エッチング量に限界があったが、セミフルダイシング工
程の前に、半導体ウエハの裏面を研磨することによっ
て、総裏面エッチング量を任意に制御することが可能と
なり、所望の薄層半導体ウエハを作製することができ
る。
ダイシング幅方向のエッチングのため、厚さ方向の化学
エッチング量に限界があったが、セミフルダイシング工
程の前に、半導体ウエハの裏面を研磨することによっ
て、総裏面エッチング量を任意に制御することが可能と
なり、所望の薄層半導体ウエハを作製することができ
る。
【００３６】請求項４の半導体装置の製造方法には、上
記の課題を解決するために、請求項１から３の何れかの
方法に加えて、上記保護層の外延部に、耐化学エッチン
グ性を有する保護層保持手段が該半導体ウエハの全周を
囲むように配設されていることを特徴としている。
記の課題を解決するために、請求項１から３の何れかの
方法に加えて、上記保護層の外延部に、耐化学エッチン
グ性を有する保護層保持手段が該半導体ウエハの全周を
囲むように配設されていることを特徴としている。
【００３７】上記の方法により、請求項１から３の何れ
かの方法による作用に加えて、半導体ウエハに形成され
た保護層の外延部に、半導体ウエハの全周を囲むように
保護層保持手段を配設して、保護層および保護層を介し
て半導体ウエハを保持することにより、半導体ウエハが
個片の半導体チップに分割された後でも、半導体チップ
から保護層を剥離するまで、半導体ウエハごとに取り扱
うことができる。
かの方法による作用に加えて、半導体ウエハに形成され
た保護層の外延部に、半導体ウエハの全周を囲むように
保護層保持手段を配設して、保護層および保護層を介し
て半導体ウエハを保持することにより、半導体ウエハが
個片の半導体チップに分割された後でも、半導体チップ
から保護層を剥離するまで、半導体ウエハごとに取り扱
うことができる。
【００３８】したがって、半導体ウエハの１枚単位また
は複数枚のロット単位で化学エッチングが可能となるた
め、量産性に優れている。この点は、搬送および取り扱
いが困難な薄層ウエハの製造において、量産時の作業性
に優れているため、特に効果的である。
は複数枚のロット単位で化学エッチングが可能となるた
め、量産性に優れている。この点は、搬送および取り扱
いが困難な薄層ウエハの製造において、量産時の作業性
に優れているため、特に効果的である。
【００３９】さらに、保護層保持手段で半導体チップを
接着した保護層を均一な張力に保持することにより、化
学エッチングの進行にともなってセミフルダイシング状
態であった半導体ウエハが個片の半導体チップに分離さ
れる際の半導体ウエハ全体の剛性の低下を防止すること
ができる。その結果、剛性低下時に発生する保護層のた
わみによるエッチング液の滞留によって生じるエッチン
グ量のばらつきや、分割された半導体チップ同士の接触
を防止する等の効果が得られる。
接着した保護層を均一な張力に保持することにより、化
学エッチングの進行にともなってセミフルダイシング状
態であった半導体ウエハが個片の半導体チップに分離さ
れる際の半導体ウエハ全体の剛性の低下を防止すること
ができる。その結果、剛性低下時に発生する保護層のた
わみによるエッチング液の滞留によって生じるエッチン
グ量のばらつきや、分割された半導体チップ同士の接触
を防止する等の効果が得られる。
【００４０】請求項５の半導体装置の製造方法は、上記
の課題を解決するために、請求項４の方法に加えて、上
記保護層保持手段は、上記化学エッチング工程において
該保護層保持手段の内側に溜まったエッチング液を排出
するための排出手段を有することを特徴としている。
の課題を解決するために、請求項４の方法に加えて、上
記保護層保持手段は、上記化学エッチング工程において
該保護層保持手段の内側に溜まったエッチング液を排出
するための排出手段を有することを特徴としている。
【００４１】ここで、保護層に対して、半導体ウエハと
保護層保持手段とが同一の面に配設されていると、化学
エッチング時に保護層上の保護層保持手段の内側にエッ
チング液が滞留する場合がある。半導体ウエハのまわり
にエッチング液の滞留があると、エッチング速度が低下
したり、半導体ウエハの場所によりエッチング速度にバ
ラツキが発生するおそれがある。
保護層保持手段とが同一の面に配設されていると、化学
エッチング時に保護層上の保護層保持手段の内側にエッ
チング液が滞留する場合がある。半導体ウエハのまわり
にエッチング液の滞留があると、エッチング速度が低下
したり、半導体ウエハの場所によりエッチング速度にバ
ラツキが発生するおそれがある。
【００４２】これに対して、上記の方法では、請求項４
の方法による作用に加えて、保護層保持手段は、化学エ
ッチング工程において保護層保持手段の内側に溜まった
エッチング液を排出するための排出手段が設けられてい
るため、上記のような問題は発生せず、安定したエッチ
ングを行うことができる。
の方法による作用に加えて、保護層保持手段は、化学エ
ッチング工程において保護層保持手段の内側に溜まった
エッチング液を排出するための排出手段が設けられてい
るため、上記のような問題は発生せず、安定したエッチ
ングを行うことができる。
【００４３】請求項６の半導体装置の製造方法は、上記
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、紫外線照射により接着力が
低下する紫外線剥離型の耐化学エッチング性フィルムで
あることを特徴としている。
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、紫外線照射により接着力が
低下する紫外線剥離型の耐化学エッチング性フィルムで
あることを特徴としている。
【００４４】上記の方法により、請求項１から５の何れ
かの方法による作用に加えて、紫外線剥離型の耐化学エ
ッチング性フィルムによって保護層を形成することによ
って、保護層と半導体ウエハとの接着力を容易に制御す
ることができる。
かの方法による作用に加えて、紫外線剥離型の耐化学エ
ッチング性フィルムによって保護層を形成することによ
って、保護層と半導体ウエハとの接着力を容易に制御す
ることができる。
【００４５】したがって、保護層除去工程において、保
護層に紫外線を照射して保護層と半導体ウエハとの接着
力を低下させることにより、個片状態に分割された半導
体チップから保護層を容易に除去することができる。ゆ
えに、化学エッチング工程の後、個片の半導体チップを
トレイに移し替える工程の作業性が向上する。
護層に紫外線を照射して保護層と半導体ウエハとの接着
力を低下させることにより、個片状態に分割された半導
体チップから保護層を容易に除去することができる。ゆ
えに、化学エッチング工程の後、個片の半導体チップを
トレイに移し替える工程の作業性が向上する。
【００４６】請求項７の半導体装置の製造方法は、上記
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、加熱により接着力が低下す
る熱発泡型の耐化学エッチング性フィルムであることを
特徴としている。
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、加熱により接着力が低下す
る熱発泡型の耐化学エッチング性フィルムであることを
特徴としている。
【００４７】上記の方法により、請求項１から５の何れ
かの方法による作用に加えて、熱発泡型の耐化学エッチ
ング性フィルムによって保護層を形成することにより、
保護層と半導体ウエハとの接着力を容易に制御すること
ができる。
かの方法による作用に加えて、熱発泡型の耐化学エッチ
ング性フィルムによって保護層を形成することにより、
保護層と半導体ウエハとの接着力を容易に制御すること
ができる。
【００４８】したがって、保護層除去工程において、保
護層を加熱して保護層と半導体ウエハとの接着力を低下
させることによって、個片状態に分割された半導体チッ
プから保護層を容易に除去することができる。ゆえに、
化学エッチング工程の後、個片の半導体チップをトレイ
に移し替える工程の作業性が向上する。
護層を加熱して保護層と半導体ウエハとの接着力を低下
させることによって、個片状態に分割された半導体チッ
プから保護層を容易に除去することができる。ゆえに、
化学エッチング工程の後、個片の半導体チップをトレイ
に移し替える工程の作業性が向上する。
【００４９】請求項８の半導体装置の製造方法は、上記
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、粘着型の耐化学エッチング
性フィルムであり、個片状態に分割された上記半導体チ
ップを１個ずつ該保護層から剥離できるように、該保護
層の接着力が設定されていることを特徴としている。
の課題を解決するために、請求項１から５の何れかの方
法に加えて、上記保護層は、粘着型の耐化学エッチング
性フィルムであり、個片状態に分割された上記半導体チ
ップを１個ずつ該保護層から剥離できるように、該保護
層の接着力が設定されていることを特徴としている。
【００５０】上記の方法により、請求項１から５の何れ
かの方法による作用に加えて、保護層除去工程におい
て、個片状態に分割された半導体チップから保護層を容
易に除去可能な適当な接着力を有する保護層を形成する
ことができる。
かの方法による作用に加えて、保護層除去工程におい
て、個片状態に分割された半導体チップから保護層を容
易に除去可能な適当な接着力を有する保護層を形成する
ことができる。
【００５１】よって、保護層除去工程において、保護層
と半導体ウエハとの接着力を低下させる処理が不要であ
るため、化学エッチング工程の後、個片の半導体チップ
をトレイに移し替える工程の作業性が向上する。
と半導体ウエハとの接着力を低下させる処理が不要であ
るため、化学エッチング工程の後、個片の半導体チップ
をトレイに移し替える工程の作業性が向上する。
【００５２】
【発明の実施の形態】〔実施の形態１〕本発明の一実施
の形態について図１から図６に基づいて説明すれば、以
下のとおりである。
の形態について図１から図６に基づいて説明すれば、以
下のとおりである。
【００５３】本実施の形態に係る半導体装置の製造方法
は、ディスク状の半導体ウエハの半導体素子が形成され
ている表面（素子形成面）からセミフルダイシングを行
った後、化学エッチングによって、裏面研磨と、個々の
チップヘの分割と、セミフルダイシング工程で生じた加
工変質層や微細亀裂等のダメージ層（損傷領域）の除去
とを同時に行う方法である。
は、ディスク状の半導体ウエハの半導体素子が形成され
ている表面（素子形成面）からセミフルダイシングを行
った後、化学エッチングによって、裏面研磨と、個々の
チップヘの分割と、セミフルダイシング工程で生じた加
工変質層や微細亀裂等のダメージ層（損傷領域）の除去
とを同時に行う方法である。
【００５４】図１および図２を用いて、本実施の形態に
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
【００５５】図１は、本実施の形態に係る半導体装置の
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図２（ａ）〜（ｇ）は、
図１に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図２（ａ）〜（ｇ）は、
図１に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
【００５６】図１に示すように、本実施の形態に係る半
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ１：ウエハテスト工程 ステップＳ２：ダイシング用テープ貼付工程 ステップＳ３：セミフルダイシング工程 ステップＳ４：ダイシング用テープ剥離工程 ステップＳ５：耐化学エッチング性保護層形成工程（保
護層形成工程） ステップＳ６：化学エッチング工程 ステップＳ７：耐化学エッチング性保護層剥離およびト
レイ移し替え工程（保護層除去工程）
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ１：ウエハテスト工程 ステップＳ２：ダイシング用テープ貼付工程 ステップＳ３：セミフルダイシング工程 ステップＳ４：ダイシング用テープ剥離工程 ステップＳ５：耐化学エッチング性保護層形成工程（保
護層形成工程） ステップＳ６：化学エッチング工程 ステップＳ７：耐化学エッチング性保護層剥離およびト
レイ移し替え工程（保護層除去工程）
【００５７】したがって、以下では、上記の各工程につ
いて処理順に説明する。
いて処理順に説明する。
【００５８】（ウエハテストからダイシング用テープ剥
離までの工程）ウエハテスト工程（Ｓ１，図２
（ａ））、ダイシング用テープ貼付工程（Ｓ２，図２
（ｂ））、セミフルダイシング工程（Ｓ３，図２
（ｃ））は、従来の処理と同じであるため要点のみを示
す。
離までの工程）ウエハテスト工程（Ｓ１，図２
（ａ））、ダイシング用テープ貼付工程（Ｓ２，図２
（ｂ））、セミフルダイシング工程（Ｓ３，図２
（ｃ））は、従来の処理と同じであるため要点のみを示
す。
【００５９】ウエハテスト終了後（Ｓ１，図２
（ａ））、ダイシング用テープ６の外延部に装着されて
いる金属のキャリアフレーム５を介して、半導体ウエハ
１の裏面をダイシング用テープ６に貼り付ける（Ｓ２，
図２（ｂ））。この状態で、半導体ウエハ１に表面（素
子形成面）から、表面に形成された素子の外形に沿っ
て、所定の深さまで溝を入れる（セミフルダイシング）
（Ｓ３，図２（ｃ））。これにより、ダイシング残部が
半導体ウエハ１の裏面側に残されることになる。ここ
で、セミフルダイシングの条件は、例えば、回転数４０
０００ｒｐｍ、送り速度８０ｍｍ／ｓｅｃ、ダイシング
残部の厚さ（ダイシング残し量）約４０〜６０μｍであ
る。
（ａ））、ダイシング用テープ６の外延部に装着されて
いる金属のキャリアフレーム５を介して、半導体ウエハ
１の裏面をダイシング用テープ６に貼り付ける（Ｓ２，
図２（ｂ））。この状態で、半導体ウエハ１に表面（素
子形成面）から、表面に形成された素子の外形に沿っ
て、所定の深さまで溝を入れる（セミフルダイシング）
（Ｓ３，図２（ｃ））。これにより、ダイシング残部が
半導体ウエハ１の裏面側に残されることになる。ここ
で、セミフルダイシングの条件は、例えば、回転数４０
０００ｒｐｍ、送り速度８０ｍｍ／ｓｅｃ、ダイシング
残部の厚さ（ダイシング残し量）約４０〜６０μｍであ
る。
【００６０】その後、ダイシング用テープ剥離工程（Ｓ
４，図２（ｄ））において、半導体ウエハ１を研磨面が
下になるようにポーラスステージ上に載置して真空吸着
し、上部のダイシング用テープ６を剥離する。
４，図２（ｄ））において、半導体ウエハ１を研磨面が
下になるようにポーラスステージ上に載置して真空吸着
し、上部のダイシング用テープ６を剥離する。
【００６１】（耐化学エッチング性保護層形成工程）耐
化学エッチング性保護層形成工程（Ｓ５，図２（ｅ））
では、半導体ウエハ１の表面（素子形成面）に耐化学エ
ッチング用の保護層であるフィルム１３を形成する。
化学エッチング性保護層形成工程（Ｓ５，図２（ｅ））
では、半導体ウエハ１の表面（素子形成面）に耐化学エ
ッチング用の保護層であるフィルム１３を形成する。
【００６２】具体的には、図２（ｅ）に示すように、半
導体ウエハ１が貼り付けられる領域の全周を囲むように
フィルム１３の外延部に装着された、全表面がテフロン
コートされた金属または樹脂のキャリアフレーム（保護
層保持手段）１４（図３）を介して、半導体ウエハ１の
表面（素子形成面）を耐化学エッチング性を有するフィ
ルム１３に貼り付ける。なお、キャリアフレーム１４に
ついては後述する。
導体ウエハ１が貼り付けられる領域の全周を囲むように
フィルム１３の外延部に装着された、全表面がテフロン
コートされた金属または樹脂のキャリアフレーム（保護
層保持手段）１４（図３）を介して、半導体ウエハ１の
表面（素子形成面）を耐化学エッチング性を有するフィ
ルム１３に貼り付ける。なお、キャリアフレーム１４に
ついては後述する。
【００６３】上記フィルム１３には、紫外線（ＵＶ）剥
離タイプ、熱発泡タイプ、あるいは粘着タイプの耐化学
エッチング性を有するフィルム材を使用することができ
る。紫外線剥離タイプのものとしては、例えば耐化学エ
ッチング性を有する紫外線剥離タイプの接着剤をコート
した耐化学エッチング性フィルム（ＰＥＴ（polyethyle
ne terephthalate）もしくはポリオレフィン）がある。
熱発泡タイプのものとしては、例えば耐化学エッチング
性を有する熱発泡タイプの接着剤をコートした耐化学エ
ッチング性フィルム（ＰＥＴ）がある。粘着タイプのも
のとしては、例えば耐化学エッチング性を有する粘着タ
イプの接着剤をコートした耐化学エッチング性フィルム
（ポリエチレン）がある。なお、接着剤としては、フッ
素等の耐化学エッチング性材料が好ましい。
離タイプ、熱発泡タイプ、あるいは粘着タイプの耐化学
エッチング性を有するフィルム材を使用することができ
る。紫外線剥離タイプのものとしては、例えば耐化学エ
ッチング性を有する紫外線剥離タイプの接着剤をコート
した耐化学エッチング性フィルム（ＰＥＴ（polyethyle
ne terephthalate）もしくはポリオレフィン）がある。
熱発泡タイプのものとしては、例えば耐化学エッチング
性を有する熱発泡タイプの接着剤をコートした耐化学エ
ッチング性フィルム（ＰＥＴ）がある。粘着タイプのも
のとしては、例えば耐化学エッチング性を有する粘着タ
イプの接着剤をコートした耐化学エッチング性フィルム
（ポリエチレン）がある。なお、接着剤としては、フッ
素等の耐化学エッチング性材料が好ましい。
【００６４】また、半導体ウエハ１の表面の接着面から
のエッチング液の染み込みを防ぐため、フィルム１３を
接着する接着剤も耐化学エッチング性を有するものを選
択することができる。さらに、半導体ウエハ１とフィル
ム１３とを貼り付ける際には、半導体ウエハ１の表面と
フィルム１３との間に気泡を巻き込まないようにする。
なぜならば、半導体ウエハ１の表面とフィルム１３との
間に気泡があると、化学エッチング時に半導体ウエハ１
の表面（素子形成面）がエッチングされる危険があるた
めである。
のエッチング液の染み込みを防ぐため、フィルム１３を
接着する接着剤も耐化学エッチング性を有するものを選
択することができる。さらに、半導体ウエハ１とフィル
ム１３とを貼り付ける際には、半導体ウエハ１の表面と
フィルム１３との間に気泡を巻き込まないようにする。
なぜならば、半導体ウエハ１の表面とフィルム１３との
間に気泡があると、化学エッチング時に半導体ウエハ１
の表面（素子形成面）がエッチングされる危険があるた
めである。
【００６５】（化学エッチング工程）化学エッチング工
程（Ｓ６，図２（ｆ））では、半導体ウエハ１の表面
（素子形成面）をフィルム１３で保護しながら、セミフ
ルダイシング工程（Ｓ３，図２（ｃ））で生じた半導体
チップ７の切断面７ａのダメージ領域（損傷領域）を化
学エッチングにより除去するとともに、半導体ウエハ１
の裏面研磨および個々の半導体チップ７ヘの分割を行
う。
程（Ｓ６，図２（ｆ））では、半導体ウエハ１の表面
（素子形成面）をフィルム１３で保護しながら、セミフ
ルダイシング工程（Ｓ３，図２（ｃ））で生じた半導体
チップ７の切断面７ａのダメージ領域（損傷領域）を化
学エッチングにより除去するとともに、半導体ウエハ１
の裏面研磨および個々の半導体チップ７ヘの分割を行
う。
【００６６】すなわち、キャリアフレーム１４に固定さ
れたフィルム１３に貼付された半導体ウエハ１を、例え
ばフッ化水素酸系エッチング液へ常温２５℃で浸漬す
る。これにより、表面（素子形成面）をフィルム１３で
保護しながら半導体ウエハ１が化学エッチングされて、
半導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘ
の分割と、セミフルダイシング工程で生じた半導体チッ
プ７の切断面７ａの加工変質層や微細亀裂等のダメージ
層（損傷領域）の除去とが同時に行われる。
れたフィルム１３に貼付された半導体ウエハ１を、例え
ばフッ化水素酸系エッチング液へ常温２５℃で浸漬す
る。これにより、表面（素子形成面）をフィルム１３で
保護しながら半導体ウエハ１が化学エッチングされて、
半導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘ
の分割と、セミフルダイシング工程で生じた半導体チッ
プ７の切断面７ａの加工変質層や微細亀裂等のダメージ
層（損傷領域）の除去とが同時に行われる。
【００６７】エッチング液中では、まず、半導体ウエハ
１は裏面から半導体チップ７の厚さ方向にエッチングさ
れる。このとき、ダイシング残部も裏面から同時にエッ
チングされるため、エッチングがセミフルダイシング工
程のダイシング残し量に達すると半導体ウエハ１は半導
体チップ７に分離されることになる。そして、半導体チ
ップ７の分離後は、隣接する半導体チップ７間の溝にエ
ッチング液が入り、半導体チップ７が切断面７ａから幅
方向にもエッチングされるため、セミフルダイシング工
程で生じたダメージ層（損傷領域）が除去されることに
なる。なお、半導体ウエハ１とフィルム１３との接着に
耐化学エッチング性の接着剤を使用することにより、半
導体ウエハ１の接着面にエッチング液が染み込み表面
（素子形成面）がエッチングされることを防止できる。
１は裏面から半導体チップ７の厚さ方向にエッチングさ
れる。このとき、ダイシング残部も裏面から同時にエッ
チングされるため、エッチングがセミフルダイシング工
程のダイシング残し量に達すると半導体ウエハ１は半導
体チップ７に分離されることになる。そして、半導体チ
ップ７の分離後は、隣接する半導体チップ７間の溝にエ
ッチング液が入り、半導体チップ７が切断面７ａから幅
方向にもエッチングされるため、セミフルダイシング工
程で生じたダメージ層（損傷領域）が除去されることに
なる。なお、半導体ウエハ１とフィルム１３との接着に
耐化学エッチング性の接着剤を使用することにより、半
導体ウエハ１の接着面にエッチング液が染み込み表面
（素子形成面）がエッチングされることを防止できる。
【００６８】なお、化学エッチング速度は約３〜４μｍ
／分であるため、加工変質層等のダメージ層」（損傷領
域）は約１〜１．５分程度で除去することができる。よ
って、半導体チップ７に分割するためのエッチング（ダ
イシング残部の厚さ（ダイシング残し量）約４０〜６０
μｍ）に要する時間を含めて、化学エッチング処理は約
２０分で完了する。
／分であるため、加工変質層等のダメージ層」（損傷領
域）は約１〜１．５分程度で除去することができる。よ
って、半導体チップ７に分割するためのエッチング（ダ
イシング残部の厚さ（ダイシング残し量）約４０〜６０
μｍ）に要する時間を含めて、化学エッチング処理は約
２０分で完了する。
【００６９】（耐化学エッチング性保護層剥離およびト
レイ移し替え工程）耐化学エッチング性保護層剥離およ
びトレイ移し替え工程（Ｓ７，図２（ｇ））では、フィ
ルム１３を除去するとともに、個片の半導体チップ７を
トレイヘ移し替える。
レイ移し替え工程）耐化学エッチング性保護層剥離およ
びトレイ移し替え工程（Ｓ７，図２（ｇ））では、フィ
ルム１３を除去するとともに、個片の半導体チップ７を
トレイヘ移し替える。
【００７０】すなわち、化学エッチング（Ｓ６，図２
（ｆ））後、純水で洗浄して化学エッチング液を洗い流
し、フィルム１３の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ７を１つ
ずつピックアップして、個片のトレイヘ移し替える。
（ｆ））後、純水で洗浄して化学エッチング液を洗い流
し、フィルム１３の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ７を１つ
ずつピックアップして、個片のトレイヘ移し替える。
【００７１】ここで、フィルム１３が紫外線剥離タイプ
の耐化学エッチング性フィルムである場合には、半導体
チップ７の表面より強度２００〜３００ｍＪ／ｃｍ2 の
紫外線を２〜３秒間照射してフィルム１３の接着力を低
下させる。フィルム１３が熱発泡タイプの耐化学エッチ
ング性フィルムである場合には、半導体チップ７を加熱
ヒータ機能付きステージヘ移送して、熱発泡テープであ
るフィルム１３が下側となるように固定し、例えば１２
０℃で３０秒間加熱してフィルム１３の接着力を低下さ
せる。なお、フィルム１３が粘着タイプの耐化学エッチ
ング性フィルムである場合には、裏面から吸着コレット
により一つの半導体チップ７だけをピックアップしてト
レイヘ移し替えができるように粘着力が設定されるた
め、接着力を低下させる処理は必要ない。
の耐化学エッチング性フィルムである場合には、半導体
チップ７の表面より強度２００〜３００ｍＪ／ｃｍ2 の
紫外線を２〜３秒間照射してフィルム１３の接着力を低
下させる。フィルム１３が熱発泡タイプの耐化学エッチ
ング性フィルムである場合には、半導体チップ７を加熱
ヒータ機能付きステージヘ移送して、熱発泡テープであ
るフィルム１３が下側となるように固定し、例えば１２
０℃で３０秒間加熱してフィルム１３の接着力を低下さ
せる。なお、フィルム１３が粘着タイプの耐化学エッチ
ング性フィルムである場合には、裏面から吸着コレット
により一つの半導体チップ７だけをピックアップしてト
レイヘ移し替えができるように粘着力が設定されるた
め、接着力を低下させる処理は必要ない。
【００７２】つづいて、上記の化学エッチング工程に用
いる装置について説明する。
いる装置について説明する。
【００７３】上記の化学エッチング工程（Ｓ６，図２
（ｆ））では、半導体ウエハ１をエッチング液へ浸漬し
て化学エッチングを行っている。この場合、フィルム１
３を貼り付けるキャリアフレーム１４には、例えば、図
３（ａ），（ｂ）に示すような、耐化学エッチング性の
ある全表面がテフロンコートされた金属製または樹脂製
で、フィルム１３の貼り付け面が平面状である環状体を
使用することができる。また、キャリアフレーム１４の
外形は、各装置に応じて位置固定用の切り欠き部を任意
に配設することができる。
（ｆ））では、半導体ウエハ１をエッチング液へ浸漬し
て化学エッチングを行っている。この場合、フィルム１
３を貼り付けるキャリアフレーム１４には、例えば、図
３（ａ），（ｂ）に示すような、耐化学エッチング性の
ある全表面がテフロンコートされた金属製または樹脂製
で、フィルム１３の貼り付け面が平面状である環状体を
使用することができる。また、キャリアフレーム１４の
外形は、各装置に応じて位置固定用の切り欠き部を任意
に配設することができる。
【００７４】また、化学エッチング工程は、エッチング
液への浸漬ではなく、上記の従来例２のように半導体ウ
エハ１に対してエッチング液を噴出することによっても
可能である。
液への浸漬ではなく、上記の従来例２のように半導体ウ
エハ１に対してエッチング液を噴出することによっても
可能である。
【００７５】すなわち、図５に示すように、フィルム１
３が表面に貼り付けられた裏面研磨後の半導体ウエハ３
を、裏面を上方のエッチング液噴出ノズル１１側にし
て、回転軸１０により回転自在のウエハ固定台９に取り
付ける。そして、ウエハ固定台９を高速回転しつつ、上
になっている半導体ウエハ３の裏面にエッチング液をエ
ッチング液噴出ノズル１１より噴射すると同時に、下に
なっている半導体ウエハ３の表面（素子形成面）側にエ
ッチング反応に不活性な冷却用流体（例えば、純水ある
いは窒素ガス）を冷却用流体噴出ノズル１２より噴射す
る。
３が表面に貼り付けられた裏面研磨後の半導体ウエハ３
を、裏面を上方のエッチング液噴出ノズル１１側にし
て、回転軸１０により回転自在のウエハ固定台９に取り
付ける。そして、ウエハ固定台９を高速回転しつつ、上
になっている半導体ウエハ３の裏面にエッチング液をエ
ッチング液噴出ノズル１１より噴射すると同時に、下に
なっている半導体ウエハ３の表面（素子形成面）側にエ
ッチング反応に不活性な冷却用流体（例えば、純水ある
いは窒素ガス）を冷却用流体噴出ノズル１２より噴射す
る。
【００７６】ここで、図５では、耐化学エッチング性の
ある全表面がテフロンコートされた金属または樹脂のキ
ャリアフレーム（保護層保持手段）１４′が、フィルム
１３の半導体ウエハ３が貼り付けられている面と同一の
面に貼り付けられている。この場合、化学エッチング時
にフィルム１３上のキャリアフレーム１４′の内側にエ
ッチング液が滞留すると、エッチング速度の低下や場所
により速度にバラツキが発生する等が発生するおそれが
ある。そこで、キャリアフレーム１４′には、図４
（ａ），（ｂ）に示すように、フィルム１３の貼り付け
面にフィルム１３上に溜まったエッチング液を排出する
ための放射状の溝（排出手段）１４′ａが形成されてい
る。また、キャリアフレーム１４の外形は、各装置に応
じて位置固定用の切り欠き部を任意に配設することがで
きる。
ある全表面がテフロンコートされた金属または樹脂のキ
ャリアフレーム（保護層保持手段）１４′が、フィルム
１３の半導体ウエハ３が貼り付けられている面と同一の
面に貼り付けられている。この場合、化学エッチング時
にフィルム１３上のキャリアフレーム１４′の内側にエ
ッチング液が滞留すると、エッチング速度の低下や場所
により速度にバラツキが発生する等が発生するおそれが
ある。そこで、キャリアフレーム１４′には、図４
（ａ），（ｂ）に示すように、フィルム１３の貼り付け
面にフィルム１３上に溜まったエッチング液を排出する
ための放射状の溝（排出手段）１４′ａが形成されてい
る。また、キャリアフレーム１４の外形は、各装置に応
じて位置固定用の切り欠き部を任意に配設することがで
きる。
【００７７】これに対して、図６に示すように、キャリ
アフレーム１４を、フィルム１３の半導体ウエハ３が貼
り付けられている面の反対面に貼り付けることもでき
る。この場合、化学エッチング時にフィルム１３上にエ
ッチング液が滞留することがないので、キャリアフレー
ム１４′の溝１４′ａのような排出口は必要なく、キャ
リアフレーム１４を使用することができる。
アフレーム１４を、フィルム１３の半導体ウエハ３が貼
り付けられている面の反対面に貼り付けることもでき
る。この場合、化学エッチング時にフィルム１３上にエ
ッチング液が滞留することがないので、キャリアフレー
ム１４′の溝１４′ａのような排出口は必要なく、キャ
リアフレーム１４を使用することができる。
【００７８】このように、図５あるいは図６に示した装
置を用いても、化学エッチングにより、研磨工程で生じ
た半導体ウエハ３の裏面のダメージ層（損傷領域）およ
びセミフルダイシング工程で生じたチップ切断面の加工
変質層や微細亀裂等のダメージ層（損傷領域）を、半導
体ウエハ３の表面（素子形成面）を保護しながら除去す
るとともに、半導体ウエハ３の裏面研磨と、セミフルダ
イシング状態からダイシング残部を追加除去することに
よる個々のチップヘの分割とを同時に行うことが可能と
なる。
置を用いても、化学エッチングにより、研磨工程で生じ
た半導体ウエハ３の裏面のダメージ層（損傷領域）およ
びセミフルダイシング工程で生じたチップ切断面の加工
変質層や微細亀裂等のダメージ層（損傷領域）を、半導
体ウエハ３の表面（素子形成面）を保護しながら除去す
るとともに、半導体ウエハ３の裏面研磨と、セミフルダ
イシング状態からダイシング残部を追加除去することに
よる個々のチップヘの分割とを同時に行うことが可能と
なる。
【００７９】なお、上記の説明は裏面研磨後の半導体ウ
エハ３を例として説明したが、半導体ウエハ３の代わり
に、裏面研磨前の半導体ウエハ１を取り付けて化学エッ
チングすることも可能である。
エハ３を例として説明したが、半導体ウエハ３の代わり
に、裏面研磨前の半導体ウエハ１を取り付けて化学エッ
チングすることも可能である。
【００８０】また、図３あるいは図４では、キャリアフ
レーム１４，１４′は、半導体ウエハ１の全周を囲むよ
うにフィルム１３の外延部に装着されている。なお、半
導体ウエハ１の全周とは、ディスク状の半導体ウエハ１
の厚さ方向の中心軸に対する全側面のことである。しか
し、キャリアフレーム１４，１４′は、フィルム１３を
均一な張力で保持できる形状であればよく、図３あるい
は図４の形状に限定されない。さらに、溝１４′ａも形
状や配設位置等も図４に限定されず、製造工程中の条件
に基づいて最適に設計することができる。
レーム１４，１４′は、半導体ウエハ１の全周を囲むよ
うにフィルム１３の外延部に装着されている。なお、半
導体ウエハ１の全周とは、ディスク状の半導体ウエハ１
の厚さ方向の中心軸に対する全側面のことである。しか
し、キャリアフレーム１４，１４′は、フィルム１３を
均一な張力で保持できる形状であればよく、図３あるい
は図４の形状に限定されない。さらに、溝１４′ａも形
状や配設位置等も図４に限定されず、製造工程中の条件
に基づいて最適に設計することができる。
【００８１】以上のように、本実施の形態に係る半導体
装置の製造方法によれば、化学エッチングによって、半
導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
７の切断面７ａの加工変質層や微細亀裂等のダメージ層
（損傷領域）の除去とを同時に行うことができる。
装置の製造方法によれば、化学エッチングによって、半
導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
７の切断面７ａの加工変質層や微細亀裂等のダメージ層
（損傷領域）の除去とを同時に行うことができる。
【００８２】よって、従来必要であったセミフルダイシ
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
【００８３】また、キャリアフレーム１４（１４′）を
使用するキャリア方式を採用することにより、半導体ウ
エハ１の１枚単位または複数枚のロット単位で化学エッ
チングが可能となるため、量産性に優れている。
使用するキャリア方式を採用することにより、半導体ウ
エハ１の１枚単位または複数枚のロット単位で化学エッ
チングが可能となるため、量産性に優れている。
【００８４】さらに、キャリアフレーム１４（１４′）
で半導体チップ７を接着したフィルム１３を均一なテン
ションに保持することにより、化学エッチングの進行に
ともなってセミフルダイシング状態であった半導体ウエ
ハ１が個片の半導体チップ７に分離される際の半導体ウ
エハ１全体の剛性の低下を防止することができる。その
結果、剛性低下時に発生するフィルム１３のたわみによ
るエッチング液の滞留により生じるエッチング量のバラ
ツキや、分割された半導体チップ７同士の接触を防止す
る等の効果が得られる。
で半導体チップ７を接着したフィルム１３を均一なテン
ションに保持することにより、化学エッチングの進行に
ともなってセミフルダイシング状態であった半導体ウエ
ハ１が個片の半導体チップ７に分離される際の半導体ウ
エハ１全体の剛性の低下を防止することができる。その
結果、剛性低下時に発生するフィルム１３のたわみによ
るエッチング液の滞留により生じるエッチング量のバラ
ツキや、分割された半導体チップ７同士の接触を防止す
る等の効果が得られる。
【００８５】〔実施の形態２〕本発明の他の実施の形態
について図７および図８に基づいて説明すれば、以下の
とおりである。なお、説明の便宜上、前記の実施の形態
１において示した部材と同一の機能を有する部材には、
同一の符号を付し、その説明を省略する。
について図７および図８に基づいて説明すれば、以下の
とおりである。なお、説明の便宜上、前記の実施の形態
１において示した部材と同一の機能を有する部材には、
同一の符号を付し、その説明を省略する。
【００８６】本実施の形態に係る半導体装置の製造方法
は、半導体ウエハの裏面からセミフルダイシングを行う
場合である。
は、半導体ウエハの裏面からセミフルダイシングを行う
場合である。
【００８７】図７および図８を用いて、本実施の形態に
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
【００８８】図７は、本実施の形態に係る半導体装置の
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図８（ａ）〜（ｅ）は、
図７に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図８（ａ）〜（ｅ）は、
図７に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
【００８９】図７に示すように、本実施の形態に係る半
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ１１：ウエハテスト工程 ステップＳ１２：ダイシング兼耐化学エッチング用テー
プ貼付工程（保護層形成工程） ステップＳ１３：セミフルダイシング工程 ステップＳ１４：化学エッチング工程 ステップＳ１５：ダイシング兼耐化学エッチング用テー
プ剥離およびトレイ移し替え工程（保護層除去工程）
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ１１：ウエハテスト工程 ステップＳ１２：ダイシング兼耐化学エッチング用テー
プ貼付工程（保護層形成工程） ステップＳ１３：セミフルダイシング工程 ステップＳ１４：化学エッチング工程 ステップＳ１５：ダイシング兼耐化学エッチング用テー
プ剥離およびトレイ移し替え工程（保護層除去工程）
【００９０】したがって、以下では、上記の各工程につ
いて処理順に説明する。
いて処理順に説明する。
【００９１】（ウエハテスト工程）ウエハテスト工程
（Ｓ１１，図８（ａ））は、前記の実施の形態１のウエ
ハテスト工程（図１のＳ１，図２（ａ））と同じであ
る。すなわち、従来例１（図１１のＳ１０１，図１２
（ａ））と同じである。
（Ｓ１１，図８（ａ））は、前記の実施の形態１のウエ
ハテスト工程（図１のＳ１，図２（ａ））と同じであ
る。すなわち、従来例１（図１１のＳ１０１，図１２
（ａ））と同じである。
【００９２】（ダイシング兼耐化学エッチング用テープ
貼付工程）ダイシング兼耐化学エッチング用テープ貼付
工程（Ｓ１２，図８（ｂ））では、半導体ウエハ１の表
面（素子形成面）にダイシングおよび化学エッチングの
ための保護層（テープ）として、フィルム１６を貼り付
ける。
貼付工程）ダイシング兼耐化学エッチング用テープ貼付
工程（Ｓ１２，図８（ｂ））では、半導体ウエハ１の表
面（素子形成面）にダイシングおよび化学エッチングの
ための保護層（テープ）として、フィルム１６を貼り付
ける。
【００９３】具体的には、図８（ｂ）に示すように、半
導体ウエハ１が貼り付けられる領域の全周を囲むように
フィルム１６の外延部に装着された、全表面がテフロン
コートされた金属または樹脂の上記キャリアフレーム１
４′（図４）を介して、半導体ウエハ１の表面にフィル
ム１６を貼り付ける。ここで、キャリアフレーム１４′
の貼り付け面は半導体ウエハ１と同一面である。
導体ウエハ１が貼り付けられる領域の全周を囲むように
フィルム１６の外延部に装着された、全表面がテフロン
コートされた金属または樹脂の上記キャリアフレーム１
４′（図４）を介して、半導体ウエハ１の表面にフィル
ム１６を貼り付ける。ここで、キャリアフレーム１４′
の貼り付け面は半導体ウエハ１と同一面である。
【００９４】実施の形態１と同様に、フィルム１６に
は、紫外線剥離タイプ、熱発泡タイプ、あるいは粘着タ
イプの耐化学エッチング性を有するフィルム材を使用す
ることができる。
は、紫外線剥離タイプ、熱発泡タイプ、あるいは粘着タ
イプの耐化学エッチング性を有するフィルム材を使用す
ることができる。
【００９５】また、半導体ウエハ１とフィルム１６との
接着面からのエッチング液の染み込みを防ぐため、フィ
ルム１６を接着する接着剤として耐化学エッチング性を
有するものを使用することができる。さらに、半導体ウ
エハ１とフィルム１６とを貼り付ける際、半導体ウエハ
１の表面とフィルム１６との間に気泡があると化学エッ
チング時に半導体ウエハ１の表面がエッチングされる危
険があるため、気泡を巻き込まないように配慮する。
接着面からのエッチング液の染み込みを防ぐため、フィ
ルム１６を接着する接着剤として耐化学エッチング性を
有するものを使用することができる。さらに、半導体ウ
エハ１とフィルム１６とを貼り付ける際、半導体ウエハ
１の表面とフィルム１６との間に気泡があると化学エッ
チング時に半導体ウエハ１の表面がエッチングされる危
険があるため、気泡を巻き込まないように配慮する。
【００９６】このように、耐化学エッチング性のあるテ
フロンコートされた金属または樹脂のキャリアフレーム
１４′を使用することにより、半導体ウエハ１の１枚単
位または複数枚のロット単位で化学エッチングを行うこ
とができる。
フロンコートされた金属または樹脂のキャリアフレーム
１４′を使用することにより、半導体ウエハ１の１枚単
位または複数枚のロット単位で化学エッチングを行うこ
とができる。
【００９７】（セミフルダイシング工程）セミフルダイ
シング工程（Ｓ１３，図８（ｃ））では、半導体ウエハ
１の裏面からセミフルダイシングを行う。これにより、
ダイシング残部が半導体ウエハ１の表面（素子形成面）
側に残されることになる。ここで、セミフルダイシング
の条件は、例えば、回転数４００００ｒｐｍ、送り速度
８０ｍｍ／ｓｅｃ、ダイシング残部の厚さ（ダイシング
残し量）約４０〜６０μｍである。
シング工程（Ｓ１３，図８（ｃ））では、半導体ウエハ
１の裏面からセミフルダイシングを行う。これにより、
ダイシング残部が半導体ウエハ１の表面（素子形成面）
側に残されることになる。ここで、セミフルダイシング
の条件は、例えば、回転数４００００ｒｐｍ、送り速度
８０ｍｍ／ｓｅｃ、ダイシング残部の厚さ（ダイシング
残し量）約４０〜６０μｍである。
【００９８】（化学エッチング工程）化学エッチング工
程（Ｓ１４，図８（ｄ））では、半導体ウエハ１の表面
（素子形成面）をフィルム１６で保護しながら、セミフ
ルダイシング工程（Ｓ１３，図８（ｃ））で生じた半導
体チップ７の切断面７ａのダメージ領域（損傷領域）を
化学エッチングにより除去するとともに、半導体ウエハ
１の裏面研磨および個々の半導体チップ７ヘの分割を行
う。
程（Ｓ１４，図８（ｄ））では、半導体ウエハ１の表面
（素子形成面）をフィルム１６で保護しながら、セミフ
ルダイシング工程（Ｓ１３，図８（ｃ））で生じた半導
体チップ７の切断面７ａのダメージ領域（損傷領域）を
化学エッチングにより除去するとともに、半導体ウエハ
１の裏面研磨および個々の半導体チップ７ヘの分割を行
う。
【００９９】すなわち、テフロンコートされた金属また
は樹脂の上記キャリアフレーム１４′に固定されたフィ
ルム１６に貼付された半導体ウエハ１を、例えば、フッ
化水素酸系エッチング液へ常温２５℃で浸漬する。これ
により、表面をフィルム１６で保護しながら半導体ウエ
ハ１が化学エッチングされて、半導体ウエハ１の裏面研
磨と、個々の半導体チップ７ヘの分割と、セミフルダイ
シング工程で生じた半導体チップ７の切断面７ａの加工
変質層や微細亀裂等のダメージ層（損傷領域）の除去と
が同時に行われる。
は樹脂の上記キャリアフレーム１４′に固定されたフィ
ルム１６に貼付された半導体ウエハ１を、例えば、フッ
化水素酸系エッチング液へ常温２５℃で浸漬する。これ
により、表面をフィルム１６で保護しながら半導体ウエ
ハ１が化学エッチングされて、半導体ウエハ１の裏面研
磨と、個々の半導体チップ７ヘの分割と、セミフルダイ
シング工程で生じた半導体チップ７の切断面７ａの加工
変質層や微細亀裂等のダメージ層（損傷領域）の除去と
が同時に行われる。
【０１００】エッチング液中では、半導体ウエハ１は裏
面から半導体チップ７の厚さ方向へエッチングされる。
これと同時に、隣接する半導体チップ７間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハ１の表面（素子形成面）に達すると半導体
ウエハ１は半導体チップ７に分離されることになる。ま
た、これと同時に、半導体チップ７が幅方向に切断面７
ａからエッチングされ、セミフルダイシング工程で生じ
たダメージ層（損傷領域）が除去される。なお、半導体
ウエハ１とフィルム１６との接着に耐化学エッチング性
の接着剤を使用することにより、半導体ウエハ１の接着
面にエッチング液が染み込み表面がエッチングされるこ
とを防止することができる。
面から半導体チップ７の厚さ方向へエッチングされる。
これと同時に、隣接する半導体チップ７間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハ１の表面（素子形成面）に達すると半導体
ウエハ１は半導体チップ７に分離されることになる。ま
た、これと同時に、半導体チップ７が幅方向に切断面７
ａからエッチングされ、セミフルダイシング工程で生じ
たダメージ層（損傷領域）が除去される。なお、半導体
ウエハ１とフィルム１６との接着に耐化学エッチング性
の接着剤を使用することにより、半導体ウエハ１の接着
面にエッチング液が染み込み表面がエッチングされるこ
とを防止することができる。
【０１０１】なお、上記実施の形態１と条件が同一であ
る場合、化学エッチング速度は約３〜４μｍ／分である
ため、加工変質層等のダメージ層（損傷領域）を約１〜
１．５分程度で除去することができる。よって、半導体
チップ７に分割するためのエッチング（ダイシング残部
の厚さ（ダイシング残し量）約４０〜６０μｍ）に要す
る時間を含めて、化学エッチング処理は約２０分で完了
する。
る場合、化学エッチング速度は約３〜４μｍ／分である
ため、加工変質層等のダメージ層（損傷領域）を約１〜
１．５分程度で除去することができる。よって、半導体
チップ７に分割するためのエッチング（ダイシング残部
の厚さ（ダイシング残し量）約４０〜６０μｍ）に要す
る時間を含めて、化学エッチング処理は約２０分で完了
する。
【０１０２】このように、化学エッチングによって、半
導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
７の切断面７ａの加工変質層や微細亀裂等のダメージ層
（損傷領域）の除去とを同時に行うことができる。
導体ウエハ１の裏面研磨と、個々の半導体チップ７ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
７の切断面７ａの加工変質層や微細亀裂等のダメージ層
（損傷領域）の除去とを同時に行うことができる。
【０１０３】よって、従来必要であったセミフルダイシ
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
【０１０４】また、キャリアフレーム１４′を使用する
キャリア方式を採用することにより、半導体ウエハ１の
１枚単位または複数枚のロット単位で化学エッチングが
可能となるため、量産性に優れている。
キャリア方式を採用することにより、半導体ウエハ１の
１枚単位または複数枚のロット単位で化学エッチングが
可能となるため、量産性に優れている。
【０１０５】さらに、キャリアフレーム１４′で半導体
チップ７を接着したフィルム１６を均一なテンションに
保持することにより、化学エッチングの進行にともなっ
てセミフルダイシング状態であった半導体ウエハ１が個
片の半導体チップ７に分離される際の半導体ウエハ１全
体の剛性の低下を防止することができる。その結果、剛
性低下時に発生するフィルム１６のたわみによるエッチ
ング液の滞留により生じるエッチング量のバラツキや、
分割された半導体チップ７同士の接触を防止する等の効
果が得られる。
チップ７を接着したフィルム１６を均一なテンションに
保持することにより、化学エッチングの進行にともなっ
てセミフルダイシング状態であった半導体ウエハ１が個
片の半導体チップ７に分離される際の半導体ウエハ１全
体の剛性の低下を防止することができる。その結果、剛
性低下時に発生するフィルム１６のたわみによるエッチ
ング液の滞留により生じるエッチング量のバラツキや、
分割された半導体チップ７同士の接触を防止する等の効
果が得られる。
【０１０６】（ダイシング兼耐化学エッチング用テープ
剥離およびトレイ移し替え工程）ダイシング兼耐化学エ
ッチング用テープ剥離およびトレイ移し替え工程（Ｓ１
５，図８（ｅ））では、フィルム１６を除去するととも
に、個片の半導体チップ７をトレイヘ移し替える。
剥離およびトレイ移し替え工程）ダイシング兼耐化学エ
ッチング用テープ剥離およびトレイ移し替え工程（Ｓ１
５，図８（ｅ））では、フィルム１６を除去するととも
に、個片の半導体チップ７をトレイヘ移し替える。
【０１０７】すなわち、化学エッチング（Ｓ１４，図８
（ｄ））後、純水で洗浄して化学エッチング液を洗い流
し、フィルム１６の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ７を１つ
ずつピックアップして、個片のトレイヘ移し替える。な
お、フィルム１６の接着力を低下させる処理は、実施の
形態１においてフィルム１３の接着力を低下させる処理
と同様であり、フィルム１６の特性に応じて紫外線照射
あるいは加熱等最適な処理を選択できる。
（ｄ））後、純水で洗浄して化学エッチング液を洗い流
し、フィルム１６の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ７を１つ
ずつピックアップして、個片のトレイヘ移し替える。な
お、フィルム１６の接着力を低下させる処理は、実施の
形態１においてフィルム１３の接着力を低下させる処理
と同様であり、フィルム１６の特性に応じて紫外線照射
あるいは加熱等最適な処理を選択できる。
【０１０８】以上のように、本実施の形態に係る半導体
装置の製造方法によれば、半導体ウエハの保護テープ貼
り替え工程が削除できるため工程数の削減が可能となる
とともに、セミフルダイシングから個片の半導体チップ
７に分離するまでフィルム１６によって補強されている
ので、移し替え時の取り扱い不良等による半導体素子へ
の傷等を防止することが可能となる。
装置の製造方法によれば、半導体ウエハの保護テープ貼
り替え工程が削除できるため工程数の削減が可能となる
とともに、セミフルダイシングから個片の半導体チップ
７に分離するまでフィルム１６によって補強されている
ので、移し替え時の取り扱い不良等による半導体素子へ
の傷等を防止することが可能となる。
【０１０９】〔実施の形態３〕本発明のさらに他の実施
の形態について図９および図１０に基づいて説明すれ
ば、以下のとおりである。なお、説明の便宜上、前記の
実施の形態１および２において示した部材と同一の機能
を有する部材には、同一の符号を付し、その説明を省略
する。
の形態について図９および図１０に基づいて説明すれ
ば、以下のとおりである。なお、説明の便宜上、前記の
実施の形態１および２において示した部材と同一の機能
を有する部材には、同一の符号を付し、その説明を省略
する。
【０１１０】本実施の形態に係る半導体装置の製造方法
は、裏面研磨をセミフルダイシングの前に行う場合であ
る。なお、本実施の形態に記載の方法は、前記の実施の
形態１および２に適用可能である。
は、裏面研磨をセミフルダイシングの前に行う場合であ
る。なお、本実施の形態に記載の方法は、前記の実施の
形態１および２に適用可能である。
【０１１１】図９および図１０を用いて、本実施の形態
に係る半導体装置の製造方法における裏面研磨工程から
研磨工程までを説明する。
に係る半導体装置の製造方法における裏面研磨工程から
研磨工程までを説明する。
【０１１２】図９は、本実施の形態に係る半導体装置の
製造方法における裏面研磨工程から研磨工程までのプロ
セスフローチャートである。図１０（ａ）〜（ｊ）は、
図９に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
製造方法における裏面研磨工程から研磨工程までのプロ
セスフローチャートである。図１０（ａ）〜（ｊ）は、
図９に示すプロセスフローチャートにともなう半導体ウ
エハ１の加工状態の断面図である。
【０１１３】図９に示すように、本実施の形態に係る半
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ２１：保護用テープ貼付工程 ステップＳ２２：ウエハ裏面研磨工程（裏面研磨工程） ステップＳ２３：保護用テープ剥離工程 ステップＳ２４：洗浄工程 ステップＳ２５：ウエハテスト工程 ステップＳ２６：ダイシング用テープ貼付工程 ステップＳ２７：セミフルダイシング工程 ステップＳ２８：ダイシング用テープ剥離工程 ステップＳ２９：耐化学エッチング性保護層形成工程
（保護層形成工程） ステップＳ３０：化学エッチング工程 ステップＳ３１：耐化学エッチング性保護層剥離および
トレイ移し替え工程（保護層除去工程）
導体装置の製造方法は、以下の工程を含んでいる。 ステップＳ２１：保護用テープ貼付工程 ステップＳ２２：ウエハ裏面研磨工程（裏面研磨工程） ステップＳ２３：保護用テープ剥離工程 ステップＳ２４：洗浄工程 ステップＳ２５：ウエハテスト工程 ステップＳ２６：ダイシング用テープ貼付工程 ステップＳ２７：セミフルダイシング工程 ステップＳ２８：ダイシング用テープ剥離工程 ステップＳ２９：耐化学エッチング性保護層形成工程
（保護層形成工程） ステップＳ３０：化学エッチング工程 ステップＳ３１：耐化学エッチング性保護層剥離および
トレイ移し替え工程（保護層除去工程）
【０１１４】したがって、以下では、上記の各工程につ
いて処理順に説明する。
いて処理順に説明する。
【０１１５】（保護用テープ貼付からウエハテストまで
の工程）まず、裏面を研磨する前の半導体ウエハ１の表
面（素子形成面）を保護するために、プラスチックフィ
ルムの片面にアクリル系接着剤をラミネートした保護用
テープ２を研磨前の半導体ウエハ１の表面に貼り付ける
（Ｓ２１，図１０（ａ））。そして、半導体ウエハ１の
裏面を研磨した後（Ｓ２２，図１０（ｂ））、裏面研磨
完了後の半導体ウエハ３から保護用テープ２を剥離する
（Ｓ２３，図１０（ｃ））。
の工程）まず、裏面を研磨する前の半導体ウエハ１の表
面（素子形成面）を保護するために、プラスチックフィ
ルムの片面にアクリル系接着剤をラミネートした保護用
テープ２を研磨前の半導体ウエハ１の表面に貼り付ける
（Ｓ２１，図１０（ａ））。そして、半導体ウエハ１の
裏面を研磨した後（Ｓ２２，図１０（ｂ））、裏面研磨
完了後の半導体ウエハ３から保護用テープ２を剥離する
（Ｓ２３，図１０（ｃ））。
【０１１６】ここで、ステップＳ２３における保護用テ
ープ２の剥離法としては、図１０（ｃ）に示すように、
保護用テープ２との接着力が、保護用テープ２と半導体
ウエハ３との接着力よりも大きい剥離用テープ４を用い
て引き剥がす方法がある。
ープ２の剥離法としては、図１０（ｃ）に示すように、
保護用テープ２との接着力が、保護用テープ２と半導体
ウエハ３との接着力よりも大きい剥離用テープ４を用い
て引き剥がす方法がある。
【０１１７】その後、裏面研磨の終了した半導体ウエハ
３は、純水等で洗浄し（Ｓ２４，図１０（ｄ））、ウエ
ハテストを行った後（Ｓ２５，図１０（ｄ））、次の工
程へ投入される。
３は、純水等で洗浄し（Ｓ２４，図１０（ｄ））、ウエ
ハテストを行った後（Ｓ２５，図１０（ｄ））、次の工
程へ投入される。
【０１１８】（ダイシング用テープ貼付から耐化学エッ
チング性保護層剥離およびトレイ移し替えまでの工程）
ダイシング用テープ貼付工程（Ｓ２６，図１０
（ｅ））、セミフルダイシング工程（Ｓ２７，図１０
（ｆ））、ダイシング用テープ剥離工程（Ｓ２８，図１
０（ｇ））、耐化学エッチング性保護層形成工程（Ｓ２
９，図１０（ｈ））、化学エッチング工程（Ｓ３０，図
１０（ｉ））、耐化学エッチング性保護層剥離およびト
レイ移し替え工程（Ｓ３１，図１０（ｊ））は、前記の
実施の形態１（図１のＳ２〜Ｓ７，図２（ｂ）〜
（ｇ））と同じである。
チング性保護層剥離およびトレイ移し替えまでの工程）
ダイシング用テープ貼付工程（Ｓ２６，図１０
（ｅ））、セミフルダイシング工程（Ｓ２７，図１０
（ｆ））、ダイシング用テープ剥離工程（Ｓ２８，図１
０（ｇ））、耐化学エッチング性保護層形成工程（Ｓ２
９，図１０（ｈ））、化学エッチング工程（Ｓ３０，図
１０（ｉ））、耐化学エッチング性保護層剥離およびト
レイ移し替え工程（Ｓ３１，図１０（ｊ））は、前記の
実施の形態１（図１のＳ２〜Ｓ７，図２（ｂ）〜
（ｇ））と同じである。
【０１１９】以上のように、本実施の形態に係る半導体
装置の製造方法によれば、裏面研磨工程で生じた半導体
ウエハ裏面の加工変質層や微細亀裂等のダメージ層（損
傷領域）を、化学エッチングにより除去することが可能
となり、従来問題となっていた研磨面に発生する障害と
なる応力や半導体ウエハの反りを解消することができ
る。そして、これらの効果は、搬送および取り扱いが困
難な薄層半導体ウエハの製造工程において特に有効であ
る。
装置の製造方法によれば、裏面研磨工程で生じた半導体
ウエハ裏面の加工変質層や微細亀裂等のダメージ層（損
傷領域）を、化学エッチングにより除去することが可能
となり、従来問題となっていた研磨面に発生する障害と
なる応力や半導体ウエハの反りを解消することができ
る。そして、これらの効果は、搬送および取り扱いが困
難な薄層半導体ウエハの製造工程において特に有効であ
る。
【０１２０】なお、上記の各実施の形態は本発明の範囲
を限定するものではなく、本発明の範囲内で種々の変更
が可能であり、例えば、以下のように構成することがで
きる。
を限定するものではなく、本発明の範囲内で種々の変更
が可能であり、例えば、以下のように構成することがで
きる。
【０１２１】本発明に係る半導体装置の製造方法は、半
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面（素子形成面）よりセミフルダイシングする工
程と、前記半導体ウエハ表面の上に耐化学エッチング性
保護層を形成する工程と、前記セミフルダイシング工程
で生じたチップ切断面の加工変質層や微細亀裂等のダメ
ージ領域（損傷領域）を、半導体ウエハ表面を保護しな
がら化学エッチングにより除去し同時にウエハ裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個々のチップヘの
分割を行う工程と、前記耐化学エッチング性保護層を除
去する工程とを含んでいてもよい。
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面（素子形成面）よりセミフルダイシングする工
程と、前記半導体ウエハ表面の上に耐化学エッチング性
保護層を形成する工程と、前記セミフルダイシング工程
で生じたチップ切断面の加工変質層や微細亀裂等のダメ
ージ領域（損傷領域）を、半導体ウエハ表面を保護しな
がら化学エッチングにより除去し同時にウエハ裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個々のチップヘの
分割を行う工程と、前記耐化学エッチング性保護層を除
去する工程とを含んでいてもよい。
【０１２２】この方法により、裏面研磨工程やセミフル
ダイシング工程で生じた半導体ウエハの裏面および切断
面の加工変質層や微細亀裂等のダメージ層（損傷領域）
を化学エッチングにより除去するとともに、セミフルダ
イシング状態から化学エッチングによりダイシング残部
を追加除去することで、ブレイク工程が不要となり、ブ
レイク工程で発生していたチッピングや欠けを防止で
き、同時に工程を削減することもできる。
ダイシング工程で生じた半導体ウエハの裏面および切断
面の加工変質層や微細亀裂等のダメージ層（損傷領域）
を化学エッチングにより除去するとともに、セミフルダ
イシング状態から化学エッチングによりダイシング残部
を追加除去することで、ブレイク工程が不要となり、ブ
レイク工程で発生していたチッピングや欠けを防止で
き、同時に工程を削減することもできる。
【０１２３】また、半導体ウエハあるいはロット単位で
取り扱うことができるため、量産時の作業性に優れてお
り、特に搬送や取り扱いが困難な薄層半導体ウエハの製
造工程において有効である。
取り扱うことができるため、量産時の作業性に優れてお
り、特に搬送や取り扱いが困難な薄層半導体ウエハの製
造工程において有効である。
【０１２４】また、金属または樹脂のキャリアフレーム
を用いて半導体ウエハの搬送を行うため、化学エッチン
グ工程がエッチング液浸漬によるロット処理が可能とな
る。また、高速回転する半導体ウエハに対してエッチン
グ液を噴射する化学エッチング装置等も使用可能であ
り、設備状況に応じて最適な手法を採用することができ
る。
を用いて半導体ウエハの搬送を行うため、化学エッチン
グ工程がエッチング液浸漬によるロット処理が可能とな
る。また、高速回転する半導体ウエハに対してエッチン
グ液を噴射する化学エッチング装置等も使用可能であ
り、設備状況に応じて最適な手法を採用することができ
る。
【０１２５】本発明に係る半導体装置の製造方法は、半
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面（素子形成面）にダイシングおよび耐化学エッ
チング性保護層を形成する工程と、前記半導体ウエハの
裏面よりセミフルダイシングする工程と、セミフルダイ
シング工程で生じたチップ切断面の加工変質層や微細亀
裂等のダメージ領域（損傷領域）を、半導体ウエハ表面
（素子形成面）を保護しながら化学エッチングにより除
去し、同時に半導体のウエハ裏面研磨と、セミフルダイ
シング状態から化学エッチングによりダイシング残部を
追加除去することで個々のチップヘの分割を行う工程
と、前記耐化学エッチング性保護層を除去する工程とを
含んでいてもよい。
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面（素子形成面）にダイシングおよび耐化学エッ
チング性保護層を形成する工程と、前記半導体ウエハの
裏面よりセミフルダイシングする工程と、セミフルダイ
シング工程で生じたチップ切断面の加工変質層や微細亀
裂等のダメージ領域（損傷領域）を、半導体ウエハ表面
（素子形成面）を保護しながら化学エッチングにより除
去し、同時に半導体のウエハ裏面研磨と、セミフルダイ
シング状態から化学エッチングによりダイシング残部を
追加除去することで個々のチップヘの分割を行う工程
と、前記耐化学エッチング性保護層を除去する工程とを
含んでいてもよい。
【０１２６】この方法により、裏面からのセミフルダイ
シング法を用いる場合、半導体ウエハの保護テープ貼り
替え工程が削除でき、工数削減が可能になるとともに、
工程間での半導体ウエハの移し替え時の取り扱い不良等
による半導体素子の損傷等を防止することが可能とな
る。
シング法を用いる場合、半導体ウエハの保護テープ貼り
替え工程が削除でき、工数削減が可能になるとともに、
工程間での半導体ウエハの移し替え時の取り扱い不良等
による半導体素子の損傷等を防止することが可能とな
る。
【０１２７】本発明に係る半導体装置の製造方法は、ダ
イシングする前に半導体ウエハを研磨した後、半導体ウ
エハの表面（素子形成面）または裏面よりセミフルダイ
シングする工程と、前記半導体ウエハ表面の上に耐化学
エッチング性保護層を形成する工程と、前記裏面研磨工
程で生じた半導体ウエハ裏面の加工変質層や微細亀裂等
のダメージ領域（損傷領域）およびセミフルダイシング
工程で生じたチップ切断面のダメージ領域（損傷領域）
を、半導体ウエハ表面を保護しながら化学エッチングに
より除去し、同時にウエハ裏面研磨と、セミフルダイシ
ング状態から化学エッチングによりダイシング残部を追
加除去することで個々のチップヘの分割を行う工程と、
前記耐化学エッチング性保護屑を除去する工程とを含ん
でいてもよい。
イシングする前に半導体ウエハを研磨した後、半導体ウ
エハの表面（素子形成面）または裏面よりセミフルダイ
シングする工程と、前記半導体ウエハ表面の上に耐化学
エッチング性保護層を形成する工程と、前記裏面研磨工
程で生じた半導体ウエハ裏面の加工変質層や微細亀裂等
のダメージ領域（損傷領域）およびセミフルダイシング
工程で生じたチップ切断面のダメージ領域（損傷領域）
を、半導体ウエハ表面を保護しながら化学エッチングに
より除去し、同時にウエハ裏面研磨と、セミフルダイシ
ング状態から化学エッチングによりダイシング残部を追
加除去することで個々のチップヘの分割を行う工程と、
前記耐化学エッチング性保護屑を除去する工程とを含ん
でいてもよい。
【０１２８】本発明に係る半導体装置の製造方法は、耐
化学エッチング性保護層が、紫外線剥離タイプ、熱発泡
タイプ、粘着タイプの何れかの耐化学エッチング性フィ
ルムであってもよい。
化学エッチング性保護層が、紫外線剥離タイプ、熱発泡
タイプ、粘着タイプの何れかの耐化学エッチング性フィ
ルムであってもよい。
【０１２９】本発明に係る半導体装置の製造方法は、半
導体ウエハの表面（素子形成面）に貼り付けられる耐化
学エッチング性保護層が、全面がテフロンコートされた
金属または樹脂のキャリアフレームに貼り付けられてい
てもよい。
導体ウエハの表面（素子形成面）に貼り付けられる耐化
学エッチング性保護層が、全面がテフロンコートされた
金属または樹脂のキャリアフレームに貼り付けられてい
てもよい。
【０１３０】本発明に係る半導体装置の製造方法は、キ
ャリアフレームにエッチング液を排出する放射状の溝が
形成されていてもよい。
ャリアフレームにエッチング液を排出する放射状の溝が
形成されていてもよい。
【０１３１】
【発明の効果】以上のように、本発明の半導体装置の製
造方法は、上記の課題を解決するために、半導体ウエハ
の素子形成面の反対面である裏面側に所定厚さのダイシ
ング残部を残すように素子形成面からセミフルダイシン
グするセミフルダイシング工程と、該半導体ウエハの素
子形成面上に耐化学エッチング性の保護層を形成する保
護層形成工程と、素子形成面上に該保護層が形成された
該半導体ウエハを裏面側から化学エッチングすることに
よって、該半導体ウエハの裏面の研磨と、該半導体ウエ
ハを個片の半導体チップに分割するための該ダイシング
残部の除去と、該セミフルダイシング工程で該半導体ウ
エハの切断面に生じた損傷領域の除去とを行う化学エッ
チング工程と、個片状態に分割された該半導体チップか
ら該保護層を除去する保護層除去工程とを含んでいる。
造方法は、上記の課題を解決するために、半導体ウエハ
の素子形成面の反対面である裏面側に所定厚さのダイシ
ング残部を残すように素子形成面からセミフルダイシン
グするセミフルダイシング工程と、該半導体ウエハの素
子形成面上に耐化学エッチング性の保護層を形成する保
護層形成工程と、素子形成面上に該保護層が形成された
該半導体ウエハを裏面側から化学エッチングすることに
よって、該半導体ウエハの裏面の研磨と、該半導体ウエ
ハを個片の半導体チップに分割するための該ダイシング
残部の除去と、該セミフルダイシング工程で該半導体ウ
エハの切断面に生じた損傷領域の除去とを行う化学エッ
チング工程と、個片状態に分割された該半導体チップか
ら該保護層を除去する保護層除去工程とを含んでいる。
【０１３２】それゆえ、化学エッチングによって、半導
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
【０１３３】よって、従来必要であったセミフルダイシ
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。したがって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
るという効果を奏する。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。したがって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
るという効果を奏する。
【０１３４】また、本発明の半導体装置の製造方法は、
上記の課題を解決するために、半導体ウエハの素子形成
面上にダイシング保護用および耐化学エッチング性の保
護層を形成する保護層形成工程と、該半導体ウエハの素
子形成面側に所定厚さのダイシング残部を残すように半
導体ウエハを素子形成面の反対面である裏面からセミフ
ルダイシングするセミフルダイシング工程と、素子形成
面上に該保護層が形成された該半導体ウエハを裏面側か
ら化学エッチングすることによって、該半導体ウエハの
裏面の研磨と、該半導体ウエハを個片の半導体チップに
分割するための該ダイシング残部の除去と、該セミフル
ダイシング工程で該半導体ウエハの切断面に生じた損傷
領域の除去とを行う化学エッチング工程と、個片状態に
分割された該半導体チップから該保護層を除去する保護
層除去工程とを含んでいる。
上記の課題を解決するために、半導体ウエハの素子形成
面上にダイシング保護用および耐化学エッチング性の保
護層を形成する保護層形成工程と、該半導体ウエハの素
子形成面側に所定厚さのダイシング残部を残すように半
導体ウエハを素子形成面の反対面である裏面からセミフ
ルダイシングするセミフルダイシング工程と、素子形成
面上に該保護層が形成された該半導体ウエハを裏面側か
ら化学エッチングすることによって、該半導体ウエハの
裏面の研磨と、該半導体ウエハを個片の半導体チップに
分割するための該ダイシング残部の除去と、該セミフル
ダイシング工程で該半導体ウエハの切断面に生じた損傷
領域の除去とを行う化学エッチング工程と、個片状態に
分割された該半導体チップから該保護層を除去する保護
層除去工程とを含んでいる。
【０１３５】それゆえ、化学エッチングによって、半導
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
【０１３６】よって、従来必要であったセミフルダイシ
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。また、裏面からのセミフルダイシ
ングするため、半導体ウエハのダイシング保護用のテー
プの貼り替え工程が不要となり工数削減が可能になると
ともに、工程間の移し替え時の取り扱い不良等による半
導体素子への損傷等を防止することができる。したがっ
て、半導体ウエハを破壊することなく、また、欠けやチ
ッピングを生ずることなく安全に研磨加工およびダイシ
ング加工することができるという効果を奏する。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。また、裏面からのセミフルダイシ
ングするため、半導体ウエハのダイシング保護用のテー
プの貼り替え工程が不要となり工数削減が可能になると
ともに、工程間の移し替え時の取り扱い不良等による半
導体素子への損傷等を防止することができる。したがっ
て、半導体ウエハを破壊することなく、また、欠けやチ
ッピングを生ずることなく安全に研磨加工およびダイシ
ング加工することができるという効果を奏する。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法における半導体ウエハの裏面研磨およびダイシング
の工程を示すプロセスフローチャートである。
方法における半導体ウエハの裏面研磨およびダイシング
の工程を示すプロセスフローチャートである。
【図２】同図（ａ）から同図（ｇ）は、図１に示す半導
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
【図３】図１に示す半導体装置の製造方法における半導
体ウエハの裏面研磨およびダイシングの工程で使用する
キャリアフレームであり、同図（ａ）は平面図、同図
（ｂ）は側面図である。
体ウエハの裏面研磨およびダイシングの工程で使用する
キャリアフレームであり、同図（ａ）は平面図、同図
（ｂ）は側面図である。
【図４】図１に示す半導体装置の製造方法における半導
体ウエハの裏面研磨およびダイシングの工程で使用する
他のキャリアフレームであり、同図（ａ）は平面図、同
図（ｂ）は側面図である。
体ウエハの裏面研磨およびダイシングの工程で使用する
他のキャリアフレームであり、同図（ａ）は平面図、同
図（ｂ）は側面図である。
【図５】図４に示すキャリアフレームを化学エッチング
装置に装着した状態を示す説明図である。
装置に装着した状態を示す説明図である。
【図６】図３に示すキャリアフレームを化学エッチング
装置に装着した状態を示す説明図である。
装置に装着した状態を示す説明図である。
【図７】本発明の他の実施の形態に係る半導体装置の製
造方法における半導体ウエハの裏面研磨およびダイシン
グの工程を示すプロセスフローチャートである。
造方法における半導体ウエハの裏面研磨およびダイシン
グの工程を示すプロセスフローチャートである。
【図８】同図（ａ）から同図（ｅ）は、図７に示す半導
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
【図９】本発明のさらに他の実施の形態に係る半導体装
置の製造方法における半導体ウエハの裏面研磨およびダ
イシングの工程を示すプロセスフローチャートである。
置の製造方法における半導体ウエハの裏面研磨およびダ
イシングの工程を示すプロセスフローチャートである。
【図１０】同図（ａ）から同図（ｊ）は、図９に示す半
導体装置の製造方法における半導体ウエハの裏面研磨お
よびダイシングの工程を示すプロセスフローチャートに
ともなう半導体ウエハの加工状態の説明図である。
導体装置の製造方法における半導体ウエハの裏面研磨お
よびダイシングの工程を示すプロセスフローチャートに
ともなう半導体ウエハの加工状態の説明図である。
【図１１】従来例に係る半導体装置の製造方法における
半導体ウエハの裏面研磨およびダイシングの工程を示す
プロセスフローチャートである。
半導体ウエハの裏面研磨およびダイシングの工程を示す
プロセスフローチャートである。
【図１２】同図（ａ）から同図（ｇ）は、図１１に示す
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
【図１３】他の従来例に係る半導体装置の製造方法にお
ける化学エッチング工程を示す説明図である。
ける化学エッチング工程を示す説明図である。
【図１４】同図（ａ）から同図（ｄ）は、さらに他の従
来例に係る半導体装置の製造方法における化学エッチン
グ工程による半導体ウエハの加工状態の説明図である。
来例に係る半導体装置の製造方法における化学エッチン
グ工程による半導体ウエハの加工状態の説明図である。
【図１５】さらに他の従来例に係る半導体装置の製造方
法における半導体ウエハの裏面研磨およびダイシングの
工程を示すプロセスフローチャートである。
法における半導体ウエハの裏面研磨およびダイシングの
工程を示すプロセスフローチャートである。
【図１６】同図（ａ）から同図（ｆ）は、図１５に示す
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
１ （裏面研磨前の）半導体ウエハ ３ （裏面研磨完了後の）半導体ウエハ ７ 半導体チップ ７ａ 切断面 １３ フィルム（保護層） １４，１４′ キャリアフレーム（保護層保持手段） １４′ａ 溝（排出手段） １６ フィルム（保護層） Ｓ３，Ｓ１３，Ｓ２７ セミフルダイシング工程 Ｓ５，Ｓ２９ 耐化学エッチング性保護層形成工程
（保護層形成工程） Ｓ６，Ｓ１４，Ｓ３０ 化学エッチング工程 Ｓ７，Ｓ３１ 耐化学エッチング性保護層剥離および
トレイ移し替え工程（保護層除去工程） Ｓ１２ ダイシング兼耐化学エッチング用テープ貼付
工程（保護層形成工程） Ｓ１５ ダイシング兼耐化学エッチング用テープ剥離
およびトレイ移し替え工程（保護層除去工程） Ｓ２２ ウエハ裏面研磨工程（裏面研磨工程）
（保護層形成工程） Ｓ６，Ｓ１４，Ｓ３０ 化学エッチング工程 Ｓ７，Ｓ３１ 耐化学エッチング性保護層剥離および
トレイ移し替え工程（保護層除去工程） Ｓ１２ ダイシング兼耐化学エッチング用テープ貼付
工程（保護層形成工程） Ｓ１５ ダイシング兼耐化学エッチング用テープ剥離
およびトレイ移し替え工程（保護層除去工程） Ｓ２２ ウエハ裏面研磨工程（裏面研磨工程）
Claims (8)
- 【請求項１】半導体ウエハの素子形成面の反対面である
裏面側に所定厚さのダイシング残部を残すように素子形
成面からセミフルダイシングするセミフルダイシング工
程と、 該半導体ウエハの素子形成面上に耐化学エッチング性の
保護層を形成する保護層形成工程と、 素子形成面上に該保護層が形成された該半導体ウエハを
裏面側から化学エッチングすることによって、該半導体
ウエハの裏面の研磨と、該半導体ウエハを個片の半導体
チップに分割するための該ダイシング残部の除去と、該
セミフルダイシング工程で該半導体ウエハの切断面に生
じた損傷領域の除去とを行う化学エッチング工程と、 個片状態に分割された該半導体チップから該保護層を除
去する保護層除去工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】半導体ウエハの素子形成面上にダイシング
保護用および耐化学エッチング性の保護層を形成する保
護層形成工程と、 該半導体ウエハの素子形成面側に所定厚さのダイシング
残部を残すように半導体ウエハを素子形成面の反対面で
ある裏面からセミフルダイシングするセミフルダイシン
グ工程と、 素子形成面上に該保護層が形成された該半導体ウエハを
裏面側から化学エッチングすることによって、該半導体
ウエハの裏面の研磨と、該半導体ウエハを個片の半導体
チップに分割するための該ダイシング残部の除去と、該
セミフルダイシング工程で該半導体ウエハの切断面に生
じた損傷領域の除去とを行う化学エッチング工程と、 個片状態に分割された該半導体チップから該保護層を除
去する保護層除去工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項３】上記セミフルダイシング工程の前に、上記
半導体ウエハの素子形成面の反対面である裏面を研磨す
る裏面研磨工程を含むとともに、 上記化学エッチング工程において、該裏面研磨工程で該
半導体ウエハの裏面に生じた損傷領域を除去することを
特徴とする請求項１または２記載の半導体装置の製造方
法。 - 【請求項４】上記保護層の外延部には、耐化学エッチン
グ性を有する保護層保持手段が該半導体ウエハの全周を
囲むように配設されていることを特徴とする請求項１か
ら３の何れか記載の半導体装置の製造方法。 - 【請求項５】上記保護層保持手段は、上記化学エッチン
グ工程において該保護層保持手段の内側に溜まったエッ
チング液を排出するための排出手段を有することを特徴
とする請求項４記載の半導体装置の製造方法。 - 【請求項６】上記保護層は、紫外線照射により接着力が
低下する紫外線剥離型の耐化学エッチング性フィルムで
あることを特徴とする請求項１から５の何れか記載の半
導体装置の製造方法。 - 【請求項７】上記保護層は、加熱により接着力が低下す
る熱発泡型の耐化学エッチング性フィルムであることを
特徴とする請求項１から５の何れか記載の半導体装置の
製造方法。 - 【請求項８】上記保護層は、粘着型の耐化学エッチング
性フィルムであり、個片状態に分割された上記半導体チ
ップを１個ずつ該保護層から剥離できるように、該保護
層の接着力が設定されていることを特徴とする請求項１
から５の何れか記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02865799A JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
| EP00300389A EP1026725A3 (en) | 1999-02-05 | 2000-01-19 | Manufacturing method for a semiconductor device |
| US09/487,259 US6730579B1 (en) | 1999-02-05 | 2000-01-19 | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02865799A JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228389A true JP2000228389A (ja) | 2000-08-15 |
| JP3447602B2 JP3447602B2 (ja) | 2003-09-16 |
Family
ID=12254586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02865799A Expired - Fee Related JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6730579B1 (ja) |
| EP (1) | EP1026725A3 (ja) |
| JP (1) | JP3447602B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007648A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割システム |
| JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
| US7456108B2 (en) | 2005-06-17 | 2008-11-25 | Seiko Epson Corporation | Manufacturing method for a semiconductor device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000099678A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | Ｉｃカード及びその製造方法 |
| JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
| JP2002134466A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| AUPR245701A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | An apparatus (WSM10) |
| KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
| US6573156B1 (en) | 2001-12-13 | 2003-06-03 | Omm, Inc. | Low defect method for die singulation and for structural support for handling thin film devices |
| JP2005523583A (ja) | 2002-04-19 | 2005-08-04 | エグシル テクノロジー リミテッド | パルスレーザを用いる、基板のプログラム制御ダイシング |
| US6605547B1 (en) * | 2002-05-23 | 2003-08-12 | Tektronix, Inc. | Electrical standoff having a transmission structure and method of manufacture |
| JP2005322738A (ja) * | 2004-05-07 | 2005-11-17 | Toshiba Corp | 半導体装置の製造方法 |
| JP3830497B2 (ja) * | 2004-06-11 | 2006-10-04 | シャープ株式会社 | 半導体ウエハの製造方法及び半導体装置の製造方法 |
| KR100574983B1 (ko) * | 2004-07-06 | 2006-05-02 | 삼성전자주식회사 | 반도체소자 제조를 위한 반도체웨이퍼 처리방법 |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
| JP2006140341A (ja) * | 2004-11-12 | 2006-06-01 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| CA2599300A1 (en) * | 2005-02-28 | 2006-09-08 | Dow Global Technologies Inc. | Method of attaching components and article formed using same |
| US7332414B2 (en) | 2005-06-22 | 2008-02-19 | Freescale Semiconductor, Inc. | Chemical die singulation technique |
| JP4860494B2 (ja) * | 2007-01-18 | 2012-01-25 | 富士通株式会社 | 電子装置の製造方法 |
| SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
| US7863722B2 (en) * | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
| JP2012079936A (ja) * | 2010-10-01 | 2012-04-19 | Nitto Denko Corp | ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 |
| JP6113019B2 (ja) * | 2013-08-07 | 2017-04-12 | 株式会社ディスコ | ウエーハの分割方法 |
| CN103495928B (zh) * | 2013-10-09 | 2015-07-29 | 广东赛翡蓝宝石科技有限公司 | 一种提高蓝宝石衬底片表面质量和产品良率的加工方法 |
| CN111446162B (zh) * | 2020-03-11 | 2023-02-24 | 绍兴同芯成集成电路有限公司 | 一种正面切割两次减薄的晶粒生产方法 |
| CN111952414B (zh) * | 2020-08-21 | 2023-02-28 | 晶科绿能(上海)管理有限公司 | 硅基半导体器件的切割后钝化方法和硅基半导体器件 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115662A (ja) | 1973-03-07 | 1974-11-05 | ||
| JPS5279654A (en) | 1975-12-25 | 1977-07-04 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5478081A (en) | 1977-12-05 | 1979-06-21 | Toshiba Corp | Production of semiconductor element |
| JPS63117445A (ja) | 1986-11-05 | 1988-05-21 | Citizen Watch Co Ltd | 半導体ウエハ−の加工方法 |
| JPS63164336A (ja) | 1986-12-26 | 1988-07-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6473739A (en) | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Table for wafer mounting |
| JPH01186646A (ja) | 1988-01-14 | 1989-07-26 | Matsushita Electric Ind Co Ltd | ダイシング法 |
| JPH03183153A (ja) | 1989-12-12 | 1991-08-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03270156A (ja) | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04162647A (ja) | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP2737859B2 (ja) | 1991-06-14 | 1998-04-08 | シャープ株式会社 | 半導体チップの製造方法 |
| JP3212110B2 (ja) | 1991-07-15 | 2001-09-25 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| JPH06216241A (ja) | 1993-01-20 | 1994-08-05 | Disco Abrasive Syst Ltd | ウェーハ等の切削方法 |
| JP3041150B2 (ja) | 1993-02-15 | 2000-05-15 | 松下電器産業株式会社 | 漏電検出装置 |
| JPH0722358A (ja) | 1993-06-15 | 1995-01-24 | Sharp Corp | 半導体装置の製造方法 |
| JPH07161665A (ja) | 1993-10-14 | 1995-06-23 | Sumitomo Electric Ind Ltd | 半導体ウェーハのダイシング方法及びその装置 |
| JPH07201784A (ja) | 1994-01-07 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3197788B2 (ja) * | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2000091274A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 |
-
1999
- 1999-02-05 JP JP02865799A patent/JP3447602B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-19 US US09/487,259 patent/US6730579B1/en not_active Expired - Lifetime
- 2000-01-19 EP EP00300389A patent/EP1026725A3/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007648A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割システム |
| JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP4561129B2 (ja) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | 半導体素子の製造方法及び該方法に利用され得る装置 |
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
| JP4564393B2 (ja) * | 2005-04-11 | 2010-10-20 | パナソニック株式会社 | 半導体固片の仕上げ加工方法 |
| US7456108B2 (en) | 2005-06-17 | 2008-11-25 | Seiko Epson Corporation | Manufacturing method for a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6730579B1 (en) | 2004-05-04 |
| EP1026725A3 (en) | 2003-01-15 |
| EP1026725A2 (en) | 2000-08-09 |
| JP3447602B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000228389A (ja) | 半導体装置の製造方法 | |
| TWI749220B (zh) | 經處理的堆疊晶粒 | |
| US10026605B2 (en) | Method of reducing residual contamination in singulated semiconductor die | |
| KR100728153B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5591859B2 (ja) | 基板の分離方法及び分離装置 | |
| JP6359576B2 (ja) | キャリア−ワークピース接合スタックの分離方法 | |
| US7790578B2 (en) | Dicing method using volatile protective agent | |
| JP6360123B2 (ja) | ワークピースの加工手順およびシステム | |
| US9034733B2 (en) | Semiconductor die singulation method | |
| US9337098B1 (en) | Semiconductor die back layer separation method | |
| JP3560888B2 (ja) | 半導体装置の製造方法 | |
| US6656820B2 (en) | Method for manufacturing a semiconductor device having a reliable thinning step | |
| US20080044985A1 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| WO2003058697A1 (fr) | Procede de fabrication d'une microplaquete semi-conductrice | |
| JP2005019435A (ja) | ウェハ研磨方法 | |
| JPH06275717A (ja) | ウエハはがし方法 | |
| JP2007180252A (ja) | 半導体装置の製造方法 | |
| US20040241961A1 (en) | Method for processing soi substrate | |
| TWI831886B (zh) | 裝置晶片的製造方法 | |
| JP6417164B2 (ja) | 積層体製造装置、積層体、分離装置及び積層体製造方法 | |
| US8821737B2 (en) | Substrate processing method | |
| JP4958287B2 (ja) | 剥がし装置における剥離方法 | |
| JP2021100071A (ja) | 基板処理装置及び基板処理方法 | |
| EP3093876B1 (en) | A method of separating a carrier-workpiece bonded stack | |
| KR20110055977A (ko) | 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |