JP2000228389A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000228389A JP2000228389A JP11028657A JP2865799A JP2000228389A JP 2000228389 A JP2000228389 A JP 2000228389A JP 11028657 A JP11028657 A JP 11028657A JP 2865799 A JP2865799 A JP 2865799A JP 2000228389 A JP2000228389 A JP 2000228389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dicing
- protective layer
- semiconductor
- chemical etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 403
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 60
- 238000003486 chemical etching Methods 0.000 claims description 141
- 239000011241 protective layer Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 116
- 238000005498 polishing Methods 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 39
- 239000000853 adhesive Substances 0.000 claims description 38
- 230000001070 adhesive effect Effects 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000005187 foaming Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 251
- 239000002184 metal Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000004809 Teflon Substances 0.000 description 7
- 229920006362 Teflon® Polymers 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000012809 cooling fluid Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000000414 obstructive effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Weting (AREA)
Abstract
けやチッピングを生ずることなく安全に研磨加工および
ダイシング加工する。 【解決手段】 ウエハテスト終了後(a)、キャリアフ
レーム5を介して半導体ウエハ1の裏面をダイシング用
テープ6に貼り付け(b)、半導体ウエハ1に素子形成
面からセミフルダイシングした後(c)、ダイシング用
テープ6を剥離する(d)。つづいて、キャリアフレー
ム14を介して半導体ウエハ1の素子形成面に耐化学エ
ッチング性のフィルム13を貼り付けた後(e)、エッ
チング液中に浸漬して、裏面研磨と、個片の半導体チッ
プ7ヘの分割と、セミフルダイシング工程で切断面7a
に生じた加工変質層や微細亀裂等のダメージ層(損傷領
域)の除去とを同時に行う(f)。個片に分割された半
導体チップ7をフィルム13から外す(g)。
Description
磨工程およびダイシング工程についての半導体装置の製
造方法に関するものである。
〜(g)を用いて、公開特許公報「特開平7−2235
8号公報(公開日:平成7年(1995)1月24
日)」に記載されている、半導体ウエハの裏面研磨工程
からダイシング工程までを説明する。
ービングによる電気テスト(以下、「ウエハテスト」と
記す。)(S101,図12(a))の後、表面(素子
形成面)に保護・補強用テープ102を貼り付ける(S
102,図12(b))。保護・補強用テープ102
は、例えば、ポリエチレンテレフタレート(PET)フ
ィルムにアクリル系接着剤をラミネートしたものであ
る。
した後(S103,図12(c))、裏面研磨完了後の
半導体ウエハ103は、表面に保護・補強用テープ10
2を貼り付けた状態で、裏面をキャリアフレーム105
を介してダイシング用テープ106に貼り付ける(S1
04,図12(d))。
護・補強用テープ102を剥離する(S105,図12
(e))。ここで、保護・補強用テープ102の剥離法
としては、図12(e)に示すように、保護・補強用テ
ープ102との接着力が、保護・補強用テープ102と
半導体ウエハ103との接着力よりも大きい剥離用テー
プ104を用いて引き剥がす方法が多く用いられてい
る。
半導体ウエハ103の表面の接着剤の残りを洗い落とし
た後(S106,図12(f))、ダイヤモンドホイー
ルを用いて半導体ウエハ103をフルカットあるいはセ
ミフルカットしてダイシングし、所定の大きさの半導体
チップ107を形成する(S107,図12(g))。
ド工程では、ダイシング用テープ106を介して半導体
ウエハ103の裏面からピンにより一つの半導体チップ
107だけを突き上げ、ダイボンドコレットによりダイ
ボンドする(S108)。なお、セミフルダイスされた
半導体ウエハ103は、ブレイク後にダイボンド工程へ
投入される。
は、半導体ウエハの裏面の研磨面やダイシング切断面を
化学エッチングする方法について説明する。
報「特開平7−201805号公報(公開日:平成7年
(1995)8月4日)」に記載されている、半導体ウ
エハの裏面の研磨面を化学エッチングする方法について
説明する。
面(素子形成面)を、保護膜108(例えば、ゴム系テ
ープなど)で覆い、半導体ウエハ103の裏側を上にし
て、回転軸110により回転自在のウエハ固定台109
に取り付ける。そして、ウエハ固定台109を高速回転
しつつ、上になっている半導体ウエハ103の裏面にエ
ッチング液(例えば、半導体ウエハ103がSi系の場
合にはフッ化水素酸系エッチング液)をエッチング液噴
出ノズル111より噴射すると同時に、下になっている
半導体ウエハ103の表面側にエッチング反応に不活性
な冷却用流体(例えば、純水あるいは窒素ガス)を冷却
用流体噴出ノズル112より噴射することにより、研磨
によるストレスを解消するための化学エッチングを行
う。
て、公開特許公報「特開平7−161665号公報(公
開日:平成7年(1995)6月23日)」に記載され
ている、ダイシング切断面を化学エッチングする方法に
ついて説明する。
ック系樹脂を滴下し、これを回転して保護膜113を形
成する(図14(a))。つぎに、ダイシングシート
(ダイシング用テープ106)を半導体ウエハ103の
表面(素子形成面)に貼り付けて、ブレードによりダイ
シングを行い、半導体チップ107へ分割する(図14
(b))。そして、切断した半導体チップ107を硫酸
系あるいはアンモニア系等のエッチング液114に浸漬
して、切断面107aに生じた加工変質層を除去する
(図14(c))。その後、半導体チップ107をアセ
トン等の溶剤115に浸漬・洗浄し、半導体チップ10
7の表面に形成されている保護膜113を除去する(図
14(c))。
(f)を用いて、公開特許公報「特開昭63−1174
45号公報(公開日:昭和63年(1988)5月21
日)」に記載されている、ダイシング工程の後に化学エ
ッチングにより裏面研磨を行う方法について説明する。
16(a))、バンピング工程で電解メッキにより研磨
前の半導体ウエハ101のICにバンプ116を形成す
る(S112,図16(b))。つぎに、ダイシング工
程で半導体ウエハ101の表面(素子形成面)からIC
に沿って所定の深さまで溝を入れる(S113,図16
(c))。つづいて、ワックス塗布工程で半導体ウエハ
101の表面に耐化学エッチング性のワックス117を
コートした後(S114,図16(d))、エッチング
工程において、半導体ウエハ101を化学エッチング液
118に浸漬して所定の厚さになるまで裏面をエッチン
グする(S115,図16(e))。そして、裏面が研
磨された半導体ウエハ103を水で洗浄して化学エッチ
ング液118を洗い流した後、ワックス117を溶剤で
除去する。その後、ブレイキング工程において、半導体
ウエハ103をブレイキングして、半導体チップ107
に分離する(S116,図16(f))。
従来例2に示した方法では、半導体ウエハ101の研磨
時に裏面に加工変質層が発生するため、半導体ウエハ1
03に障害となる応力が残ることが一般に知られてい
る。この現象は半導体ウエハ101が薄く(例えば、チ
ップカードでは200μm以下)研磨されるにつれて大
きくなり、裏面研磨後の半導体ウエハ103に生じる反
りも大きくなる。そのため、裏面を研磨した後、半導体
ウエハ103の搬送や固定が困難となり、容易に破壊さ
れるおそれがあるという問題があった。なお、半導体チ
ップ107を組み込む半導体装置の小型化のため、半導
体ウエハ103の厚さを200μm以下に薄型化すると
いう要求がある。
1の研磨後は、個片の半導体チップ107にダイシング
されるまで、保護・補強用テープ102またはダイシン
グ用テープ106のいずれかによって半導体ウエハ10
3が補強されているので、ハンドリングや搬送によって
半導体ウエハ103が破損する危険性が低減されてい
る。
て、切断面107aに微細亀裂が発生するため、半導体
チップ107の強度が低下していた。さらに、半導体ウ
エハ103の厚さが200μm以下である場合、ダイシ
ング時に半導体ウエハ103の裏面へのチッピング(表
裏にわたらない欠け)や欠け(表裏にわたる欠け)が生
じたり、セミフルダイシングの場合にはブレイク時に裏
面チッピングや欠けが生じて、その後の工程で容易に破
壊されるおそれがあるという問題があった。
る加工変質層や微細亀裂等のダメージ領域(損傷領域)
は化学エッチングにより除去される。しかし、その後の
ダイシング工程での切断面の微細亀裂、加工変質層、チ
ッピング、欠けの問題は、従来例1と同様に残ってい
た。
の加工変質層や微細亀裂は化学エッチングにより除去さ
れる。しかし、ダイシング後の処理が半導体チップ10
7ごとの個片処理となるため、量産時の作業性に問題が
あった。なお、従来例2および従来例3を組み合わせて
も、ダイシング後の処理が半導体チップ107ごとの個
片処理となり、量産時の作業性に問題がある。
イキングによるチッピングや欠けの問題があり、またセ
ミフルダイシングした切断面107aにワックス117
をコートするため、ダイシング工程での切断面107a
を化学エッチングすることができず、切断面の微細亀
裂、加工変質層、チッピング、欠けの問題があった。加
えて、従来例4ではワックス117の除去工程が必要で
あるとともに、ワックス117の除去後の処理が半導体
チップ107ごとの個片処理となるため、量産時の作業
性にも問題があった。
なされたもので、その目的は、半導体ウエハを破壊する
ことなく、また、欠けやチッピングを生ずることなく安
全に研磨加工およびダイシング加工することができる半
導体装置の製造方法を提供することにある。
製造方法は、上記の課題を解決するために、半導体ウエ
ハの素子形成面の反対面である裏面側に所定厚さのダイ
シング残部を残すように素子形成面からセミフルダイシ
ングするセミフルダイシング工程と、該半導体ウエハの
素子形成面上に耐化学エッチング性の保護層を形成する
保護層形成工程と、素子形成面上に該保護層が形成され
た該半導体ウエハを裏面側から化学エッチングすること
によって、該半導体ウエハの裏面の研磨と、該半導体ウ
エハを個片の半導体チップに分割するための該ダイシン
グ残部の除去と、該セミフルダイシング工程で該半導体
ウエハの切断面に生じた損傷領域の除去とを行う化学エ
ッチング工程と、個片状態に分割された該半導体チップ
から該保護層を除去する保護層除去工程とを含むことを
特徴としている。
らのセミフルダイシングの後、素子形成面に保護層が形
成された半導体ウエハは、化学エッチング工程におい
て、素子形成面を保護層で保護しながら化学エッチング
されて、半導体ウエハの裏面研磨と、個片の半導体チッ
プヘの分割と、セミフルダイシング工程で生じた半導体
チップの切断面の加工変質層や微細亀裂等の損傷領域の
除去とが同時に行われる。
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。このとき、ダイシング残部も裏面か
ら同時にエッチングされるため、エッチングがセミフル
ダイシング工程で残したダイシング残部の厚さ(ダイシ
ング残し量)に達すると半導体ウエハは個片の半導体チ
ップに分離されることになる。そして、半導体チップの
分離後は、セミフルダイシング工程で形成された隣接す
る半導体チップ間の溝にエッチング液が入り、半導体チ
ップが切断面から幅方向にもエッチングされるため、セ
ミフルダイシング工程で生じた損傷領域が除去されるこ
とになる。
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
の課題を解決するために、半導体ウエハの素子形成面上
にダイシング保護用および耐化学エッチング性の保護層
を形成する保護層形成工程と、該半導体ウエハの素子形
成面側に所定厚さのダイシング残部を残すように半導体
ウエハを素子形成面の反対面である裏面からセミフルダ
イシングするセミフルダイシング工程と、素子形成面上
に該保護層が形成された該半導体ウエハを裏面側から化
学エッチングすることによって、該半導体ウエハの裏面
の研磨と、該半導体ウエハを個片の半導体チップに分割
するための該ダイシング残部の除去と、該セミフルダイ
シング工程で該半導体ウエハの切断面に生じた損傷領域
の除去とを行う化学エッチング工程と、個片状態に分割
された該半導体チップから該保護層を除去する保護層除
去工程とを含むことを特徴としている。
形成した後、裏面からセミフルダイシングした半導体ウ
エハは、化学エッチング工程において、素子形成面を保
護層で保護しながら化学エッチングされて、半導体ウエ
ハの裏面研磨と、個片の半導体チップヘの分割と、セミ
フルダイシング工程で生じた半導体チップの切断面の加
工変質層や微細亀裂等の損傷領域の除去とが同時に行わ
れる。
ず、半導体ウエハは裏面から半導体チップの厚さ方向に
エッチングされる。これと同時に、セミフルダイシング
工程で形成された隣接する半導体チップ間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハの素子形成面に達すると半導体ウエハは半
導体チップに分離されることになる。また、これと同時
に、半導体チップが幅方向に切断面からエッチングさ
れ、セミフルダイシング工程で生じた損傷領域が除去さ
れる。
エッチングによって、半導体ウエハの裏面研磨と、個片
の半導体チップヘの分割と、セミフルダイシング工程で
生じた半導体チップの切断面の加工変質層や微細亀裂等
の損傷領域の除去とを同時に行うことができる。
ング工程後のブレイク工程が不要であるため、工程数が
削減されるとともに、ブレイク時に発生していたチップ
欠けや割れも発生しない。よって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
る。
ルダイシングするため、半導体ウエハのダイシング保護
用のテープの貼り替え工程が不要となり工数削減が可能
になるとともに、工程間の移し替え時の取り扱い不良等
による半導体素子への損傷等を防止することができる。
の課題を解決するために、請求項1または2の方法に加
えて、上記セミフルダイシング工程の前に、上記半導体
ウエハの素子形成面の反対面である裏面を研磨する裏面
研磨工程を含むとともに、上記化学エッチング工程にお
いて、該裏面研磨工程で該半導体ウエハの裏面に生じた
損傷領域を除去することを特徴としている。
法による作用に加えて、裏面研磨工程で生じた半導体ウ
エハ裏面の加工変質層や微細亀裂等のダメージ領域およ
びその後のセミフルダイシング工程で生じたチップ切断
面のダメージ領域を、素子形成面を保護しながら化学エ
ッチングにより除去し、同時に半導体ウエハの裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個片の半導体チッ
プヘの分割を行う。
ダイシング幅方向のエッチングのため、厚さ方向の化学
エッチング量に限界があったが、セミフルダイシング工
程の前に、半導体ウエハの裏面を研磨することによっ
て、総裏面エッチング量を任意に制御することが可能と
なり、所望の薄層半導体ウエハを作製することができ
る。
記の課題を解決するために、請求項1から3の何れかの
方法に加えて、上記保護層の外延部に、耐化学エッチン
グ性を有する保護層保持手段が該半導体ウエハの全周を
囲むように配設されていることを特徴としている。
かの方法による作用に加えて、半導体ウエハに形成され
た保護層の外延部に、半導体ウエハの全周を囲むように
保護層保持手段を配設して、保護層および保護層を介し
て半導体ウエハを保持することにより、半導体ウエハが
個片の半導体チップに分割された後でも、半導体チップ
から保護層を剥離するまで、半導体ウエハごとに取り扱
うことができる。
は複数枚のロット単位で化学エッチングが可能となるた
め、量産性に優れている。この点は、搬送および取り扱
いが困難な薄層ウエハの製造において、量産時の作業性
に優れているため、特に効果的である。
接着した保護層を均一な張力に保持することにより、化
学エッチングの進行にともなってセミフルダイシング状
態であった半導体ウエハが個片の半導体チップに分離さ
れる際の半導体ウエハ全体の剛性の低下を防止すること
ができる。その結果、剛性低下時に発生する保護層のた
わみによるエッチング液の滞留によって生じるエッチン
グ量のばらつきや、分割された半導体チップ同士の接触
を防止する等の効果が得られる。
の課題を解決するために、請求項4の方法に加えて、上
記保護層保持手段は、上記化学エッチング工程において
該保護層保持手段の内側に溜まったエッチング液を排出
するための排出手段を有することを特徴としている。
保護層保持手段とが同一の面に配設されていると、化学
エッチング時に保護層上の保護層保持手段の内側にエッ
チング液が滞留する場合がある。半導体ウエハのまわり
にエッチング液の滞留があると、エッチング速度が低下
したり、半導体ウエハの場所によりエッチング速度にバ
ラツキが発生するおそれがある。
の方法による作用に加えて、保護層保持手段は、化学エ
ッチング工程において保護層保持手段の内側に溜まった
エッチング液を排出するための排出手段が設けられてい
るため、上記のような問題は発生せず、安定したエッチ
ングを行うことができる。
の課題を解決するために、請求項1から5の何れかの方
法に加えて、上記保護層は、紫外線照射により接着力が
低下する紫外線剥離型の耐化学エッチング性フィルムで
あることを特徴としている。
かの方法による作用に加えて、紫外線剥離型の耐化学エ
ッチング性フィルムによって保護層を形成することによ
って、保護層と半導体ウエハとの接着力を容易に制御す
ることができる。
護層に紫外線を照射して保護層と半導体ウエハとの接着
力を低下させることにより、個片状態に分割された半導
体チップから保護層を容易に除去することができる。ゆ
えに、化学エッチング工程の後、個片の半導体チップを
トレイに移し替える工程の作業性が向上する。
の課題を解決するために、請求項1から5の何れかの方
法に加えて、上記保護層は、加熱により接着力が低下す
る熱発泡型の耐化学エッチング性フィルムであることを
特徴としている。
かの方法による作用に加えて、熱発泡型の耐化学エッチ
ング性フィルムによって保護層を形成することにより、
保護層と半導体ウエハとの接着力を容易に制御すること
ができる。
護層を加熱して保護層と半導体ウエハとの接着力を低下
させることによって、個片状態に分割された半導体チッ
プから保護層を容易に除去することができる。ゆえに、
化学エッチング工程の後、個片の半導体チップをトレイ
に移し替える工程の作業性が向上する。
の課題を解決するために、請求項1から5の何れかの方
法に加えて、上記保護層は、粘着型の耐化学エッチング
性フィルムであり、個片状態に分割された上記半導体チ
ップを1個ずつ該保護層から剥離できるように、該保護
層の接着力が設定されていることを特徴としている。
かの方法による作用に加えて、保護層除去工程におい
て、個片状態に分割された半導体チップから保護層を容
易に除去可能な適当な接着力を有する保護層を形成する
ことができる。
と半導体ウエハとの接着力を低下させる処理が不要であ
るため、化学エッチング工程の後、個片の半導体チップ
をトレイに移し替える工程の作業性が向上する。
の形態について図1から図6に基づいて説明すれば、以
下のとおりである。
は、ディスク状の半導体ウエハの半導体素子が形成され
ている表面(素子形成面)からセミフルダイシングを行
った後、化学エッチングによって、裏面研磨と、個々の
チップヘの分割と、セミフルダイシング工程で生じた加
工変質層や微細亀裂等のダメージ層(損傷領域)の除去
とを同時に行う方法である。
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図2(a)〜(g)は、
図1に示すプロセスフローチャートにともなう半導体ウ
エハ1の加工状態の断面図である。
導体装置の製造方法は、以下の工程を含んでいる。 ステップS1:ウエハテスト工程 ステップS2:ダイシング用テープ貼付工程 ステップS3:セミフルダイシング工程 ステップS4:ダイシング用テープ剥離工程 ステップS5:耐化学エッチング性保護層形成工程(保
護層形成工程) ステップS6:化学エッチング工程 ステップS7:耐化学エッチング性保護層剥離およびト
レイ移し替え工程(保護層除去工程)
いて処理順に説明する。
離までの工程)ウエハテスト工程(S1,図2
(a))、ダイシング用テープ貼付工程(S2,図2
(b))、セミフルダイシング工程(S3,図2
(c))は、従来の処理と同じであるため要点のみを示
す。
(a))、ダイシング用テープ6の外延部に装着されて
いる金属のキャリアフレーム5を介して、半導体ウエハ
1の裏面をダイシング用テープ6に貼り付ける(S2,
図2(b))。この状態で、半導体ウエハ1に表面(素
子形成面)から、表面に形成された素子の外形に沿っ
て、所定の深さまで溝を入れる(セミフルダイシング)
(S3,図2(c))。これにより、ダイシング残部が
半導体ウエハ1の裏面側に残されることになる。ここ
で、セミフルダイシングの条件は、例えば、回転数40
000rpm、送り速度80mm/sec、ダイシング
残部の厚さ(ダイシング残し量)約40〜60μmであ
る。
4,図2(d))において、半導体ウエハ1を研磨面が
下になるようにポーラスステージ上に載置して真空吸着
し、上部のダイシング用テープ6を剥離する。
化学エッチング性保護層形成工程(S5,図2(e))
では、半導体ウエハ1の表面(素子形成面)に耐化学エ
ッチング用の保護層であるフィルム13を形成する。
導体ウエハ1が貼り付けられる領域の全周を囲むように
フィルム13の外延部に装着された、全表面がテフロン
コートされた金属または樹脂のキャリアフレーム(保護
層保持手段)14(図3)を介して、半導体ウエハ1の
表面(素子形成面)を耐化学エッチング性を有するフィ
ルム13に貼り付ける。なお、キャリアフレーム14に
ついては後述する。
離タイプ、熱発泡タイプ、あるいは粘着タイプの耐化学
エッチング性を有するフィルム材を使用することができ
る。紫外線剥離タイプのものとしては、例えば耐化学エ
ッチング性を有する紫外線剥離タイプの接着剤をコート
した耐化学エッチング性フィルム(PET(polyethyle
ne terephthalate)もしくはポリオレフィン)がある。
熱発泡タイプのものとしては、例えば耐化学エッチング
性を有する熱発泡タイプの接着剤をコートした耐化学エ
ッチング性フィルム(PET)がある。粘着タイプのも
のとしては、例えば耐化学エッチング性を有する粘着タ
イプの接着剤をコートした耐化学エッチング性フィルム
(ポリエチレン)がある。なお、接着剤としては、フッ
素等の耐化学エッチング性材料が好ましい。
のエッチング液の染み込みを防ぐため、フィルム13を
接着する接着剤も耐化学エッチング性を有するものを選
択することができる。さらに、半導体ウエハ1とフィル
ム13とを貼り付ける際には、半導体ウエハ1の表面と
フィルム13との間に気泡を巻き込まないようにする。
なぜならば、半導体ウエハ1の表面とフィルム13との
間に気泡があると、化学エッチング時に半導体ウエハ1
の表面(素子形成面)がエッチングされる危険があるた
めである。
程(S6,図2(f))では、半導体ウエハ1の表面
(素子形成面)をフィルム13で保護しながら、セミフ
ルダイシング工程(S3,図2(c))で生じた半導体
チップ7の切断面7aのダメージ領域(損傷領域)を化
学エッチングにより除去するとともに、半導体ウエハ1
の裏面研磨および個々の半導体チップ7ヘの分割を行
う。
れたフィルム13に貼付された半導体ウエハ1を、例え
ばフッ化水素酸系エッチング液へ常温25℃で浸漬す
る。これにより、表面(素子形成面)をフィルム13で
保護しながら半導体ウエハ1が化学エッチングされて、
半導体ウエハ1の裏面研磨と、個々の半導体チップ7ヘ
の分割と、セミフルダイシング工程で生じた半導体チッ
プ7の切断面7aの加工変質層や微細亀裂等のダメージ
層(損傷領域)の除去とが同時に行われる。
1は裏面から半導体チップ7の厚さ方向にエッチングさ
れる。このとき、ダイシング残部も裏面から同時にエッ
チングされるため、エッチングがセミフルダイシング工
程のダイシング残し量に達すると半導体ウエハ1は半導
体チップ7に分離されることになる。そして、半導体チ
ップ7の分離後は、隣接する半導体チップ7間の溝にエ
ッチング液が入り、半導体チップ7が切断面7aから幅
方向にもエッチングされるため、セミフルダイシング工
程で生じたダメージ層(損傷領域)が除去されることに
なる。なお、半導体ウエハ1とフィルム13との接着に
耐化学エッチング性の接着剤を使用することにより、半
導体ウエハ1の接着面にエッチング液が染み込み表面
(素子形成面)がエッチングされることを防止できる。
/分であるため、加工変質層等のダメージ層」(損傷領
域)は約1〜1.5分程度で除去することができる。よ
って、半導体チップ7に分割するためのエッチング(ダ
イシング残部の厚さ(ダイシング残し量)約40〜60
μm)に要する時間を含めて、化学エッチング処理は約
20分で完了する。
レイ移し替え工程)耐化学エッチング性保護層剥離およ
びトレイ移し替え工程(S7,図2(g))では、フィ
ルム13を除去するとともに、個片の半導体チップ7を
トレイヘ移し替える。
(f))後、純水で洗浄して化学エッチング液を洗い流
し、フィルム13の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ7を1つ
ずつピックアップして、個片のトレイヘ移し替える。
の耐化学エッチング性フィルムである場合には、半導体
チップ7の表面より強度200〜300mJ/cm2 の
紫外線を2〜3秒間照射してフィルム13の接着力を低
下させる。フィルム13が熱発泡タイプの耐化学エッチ
ング性フィルムである場合には、半導体チップ7を加熱
ヒータ機能付きステージヘ移送して、熱発泡テープであ
るフィルム13が下側となるように固定し、例えば12
0℃で30秒間加熱してフィルム13の接着力を低下さ
せる。なお、フィルム13が粘着タイプの耐化学エッチ
ング性フィルムである場合には、裏面から吸着コレット
により一つの半導体チップ7だけをピックアップしてト
レイヘ移し替えができるように粘着力が設定されるた
め、接着力を低下させる処理は必要ない。
いる装置について説明する。
(f))では、半導体ウエハ1をエッチング液へ浸漬し
て化学エッチングを行っている。この場合、フィルム1
3を貼り付けるキャリアフレーム14には、例えば、図
3(a),(b)に示すような、耐化学エッチング性の
ある全表面がテフロンコートされた金属製または樹脂製
で、フィルム13の貼り付け面が平面状である環状体を
使用することができる。また、キャリアフレーム14の
外形は、各装置に応じて位置固定用の切り欠き部を任意
に配設することができる。
液への浸漬ではなく、上記の従来例2のように半導体ウ
エハ1に対してエッチング液を噴出することによっても
可能である。
3が表面に貼り付けられた裏面研磨後の半導体ウエハ3
を、裏面を上方のエッチング液噴出ノズル11側にし
て、回転軸10により回転自在のウエハ固定台9に取り
付ける。そして、ウエハ固定台9を高速回転しつつ、上
になっている半導体ウエハ3の裏面にエッチング液をエ
ッチング液噴出ノズル11より噴射すると同時に、下に
なっている半導体ウエハ3の表面(素子形成面)側にエ
ッチング反応に不活性な冷却用流体(例えば、純水ある
いは窒素ガス)を冷却用流体噴出ノズル12より噴射す
る。
ある全表面がテフロンコートされた金属または樹脂のキ
ャリアフレーム(保護層保持手段)14′が、フィルム
13の半導体ウエハ3が貼り付けられている面と同一の
面に貼り付けられている。この場合、化学エッチング時
にフィルム13上のキャリアフレーム14′の内側にエ
ッチング液が滞留すると、エッチング速度の低下や場所
により速度にバラツキが発生する等が発生するおそれが
ある。そこで、キャリアフレーム14′には、図4
(a),(b)に示すように、フィルム13の貼り付け
面にフィルム13上に溜まったエッチング液を排出する
ための放射状の溝(排出手段)14′aが形成されてい
る。また、キャリアフレーム14の外形は、各装置に応
じて位置固定用の切り欠き部を任意に配設することがで
きる。
アフレーム14を、フィルム13の半導体ウエハ3が貼
り付けられている面の反対面に貼り付けることもでき
る。この場合、化学エッチング時にフィルム13上にエ
ッチング液が滞留することがないので、キャリアフレー
ム14′の溝14′aのような排出口は必要なく、キャ
リアフレーム14を使用することができる。
置を用いても、化学エッチングにより、研磨工程で生じ
た半導体ウエハ3の裏面のダメージ層(損傷領域)およ
びセミフルダイシング工程で生じたチップ切断面の加工
変質層や微細亀裂等のダメージ層(損傷領域)を、半導
体ウエハ3の表面(素子形成面)を保護しながら除去す
るとともに、半導体ウエハ3の裏面研磨と、セミフルダ
イシング状態からダイシング残部を追加除去することに
よる個々のチップヘの分割とを同時に行うことが可能と
なる。
エハ3を例として説明したが、半導体ウエハ3の代わり
に、裏面研磨前の半導体ウエハ1を取り付けて化学エッ
チングすることも可能である。
レーム14,14′は、半導体ウエハ1の全周を囲むよ
うにフィルム13の外延部に装着されている。なお、半
導体ウエハ1の全周とは、ディスク状の半導体ウエハ1
の厚さ方向の中心軸に対する全側面のことである。しか
し、キャリアフレーム14,14′は、フィルム13を
均一な張力で保持できる形状であればよく、図3あるい
は図4の形状に限定されない。さらに、溝14′aも形
状や配設位置等も図4に限定されず、製造工程中の条件
に基づいて最適に設計することができる。
装置の製造方法によれば、化学エッチングによって、半
導体ウエハ1の裏面研磨と、個々の半導体チップ7ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
7の切断面7aの加工変質層や微細亀裂等のダメージ層
(損傷領域)の除去とを同時に行うことができる。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
使用するキャリア方式を採用することにより、半導体ウ
エハ1の1枚単位または複数枚のロット単位で化学エッ
チングが可能となるため、量産性に優れている。
で半導体チップ7を接着したフィルム13を均一なテン
ションに保持することにより、化学エッチングの進行に
ともなってセミフルダイシング状態であった半導体ウエ
ハ1が個片の半導体チップ7に分離される際の半導体ウ
エハ1全体の剛性の低下を防止することができる。その
結果、剛性低下時に発生するフィルム13のたわみによ
るエッチング液の滞留により生じるエッチング量のバラ
ツキや、分割された半導体チップ7同士の接触を防止す
る等の効果が得られる。
について図7および図8に基づいて説明すれば、以下の
とおりである。なお、説明の便宜上、前記の実施の形態
1において示した部材と同一の機能を有する部材には、
同一の符号を付し、その説明を省略する。
は、半導体ウエハの裏面からセミフルダイシングを行う
場合である。
係る半導体装置の製造方法におけるダイシング工程から
研磨工程までを説明する。
製造方法におけるダイシング工程から研磨工程までのプ
ロセスフローチャートである。図8(a)〜(e)は、
図7に示すプロセスフローチャートにともなう半導体ウ
エハ1の加工状態の断面図である。
導体装置の製造方法は、以下の工程を含んでいる。 ステップS11:ウエハテスト工程 ステップS12:ダイシング兼耐化学エッチング用テー
プ貼付工程(保護層形成工程) ステップS13:セミフルダイシング工程 ステップS14:化学エッチング工程 ステップS15:ダイシング兼耐化学エッチング用テー
プ剥離およびトレイ移し替え工程(保護層除去工程)
いて処理順に説明する。
(S11,図8(a))は、前記の実施の形態1のウエ
ハテスト工程(図1のS1,図2(a))と同じであ
る。すなわち、従来例1(図11のS101,図12
(a))と同じである。
貼付工程)ダイシング兼耐化学エッチング用テープ貼付
工程(S12,図8(b))では、半導体ウエハ1の表
面(素子形成面)にダイシングおよび化学エッチングの
ための保護層(テープ)として、フィルム16を貼り付
ける。
導体ウエハ1が貼り付けられる領域の全周を囲むように
フィルム16の外延部に装着された、全表面がテフロン
コートされた金属または樹脂の上記キャリアフレーム1
4′(図4)を介して、半導体ウエハ1の表面にフィル
ム16を貼り付ける。ここで、キャリアフレーム14′
の貼り付け面は半導体ウエハ1と同一面である。
は、紫外線剥離タイプ、熱発泡タイプ、あるいは粘着タ
イプの耐化学エッチング性を有するフィルム材を使用す
ることができる。
接着面からのエッチング液の染み込みを防ぐため、フィ
ルム16を接着する接着剤として耐化学エッチング性を
有するものを使用することができる。さらに、半導体ウ
エハ1とフィルム16とを貼り付ける際、半導体ウエハ
1の表面とフィルム16との間に気泡があると化学エッ
チング時に半導体ウエハ1の表面がエッチングされる危
険があるため、気泡を巻き込まないように配慮する。
フロンコートされた金属または樹脂のキャリアフレーム
14′を使用することにより、半導体ウエハ1の1枚単
位または複数枚のロット単位で化学エッチングを行うこ
とができる。
シング工程(S13,図8(c))では、半導体ウエハ
1の裏面からセミフルダイシングを行う。これにより、
ダイシング残部が半導体ウエハ1の表面(素子形成面)
側に残されることになる。ここで、セミフルダイシング
の条件は、例えば、回転数40000rpm、送り速度
80mm/sec、ダイシング残部の厚さ(ダイシング
残し量)約40〜60μmである。
程(S14,図8(d))では、半導体ウエハ1の表面
(素子形成面)をフィルム16で保護しながら、セミフ
ルダイシング工程(S13,図8(c))で生じた半導
体チップ7の切断面7aのダメージ領域(損傷領域)を
化学エッチングにより除去するとともに、半導体ウエハ
1の裏面研磨および個々の半導体チップ7ヘの分割を行
う。
は樹脂の上記キャリアフレーム14′に固定されたフィ
ルム16に貼付された半導体ウエハ1を、例えば、フッ
化水素酸系エッチング液へ常温25℃で浸漬する。これ
により、表面をフィルム16で保護しながら半導体ウエ
ハ1が化学エッチングされて、半導体ウエハ1の裏面研
磨と、個々の半導体チップ7ヘの分割と、セミフルダイ
シング工程で生じた半導体チップ7の切断面7aの加工
変質層や微細亀裂等のダメージ層(損傷領域)の除去と
が同時に行われる。
面から半導体チップ7の厚さ方向へエッチングされる。
これと同時に、隣接する半導体チップ7間の溝にエッチ
ング液が入り込むため、ダイシング残部が裏面側からエ
ッチングされ、エッチングがダイシング残し量だけ進み
半導体ウエハ1の表面(素子形成面)に達すると半導体
ウエハ1は半導体チップ7に分離されることになる。ま
た、これと同時に、半導体チップ7が幅方向に切断面7
aからエッチングされ、セミフルダイシング工程で生じ
たダメージ層(損傷領域)が除去される。なお、半導体
ウエハ1とフィルム16との接着に耐化学エッチング性
の接着剤を使用することにより、半導体ウエハ1の接着
面にエッチング液が染み込み表面がエッチングされるこ
とを防止することができる。
る場合、化学エッチング速度は約3〜4μm/分である
ため、加工変質層等のダメージ層(損傷領域)を約1〜
1.5分程度で除去することができる。よって、半導体
チップ7に分割するためのエッチング(ダイシング残部
の厚さ(ダイシング残し量)約40〜60μm)に要す
る時間を含めて、化学エッチング処理は約20分で完了
する。
導体ウエハ1の裏面研磨と、個々の半導体チップ7ヘの
分割と、セミフルダイシング工程で生じた半導体チップ
7の切断面7aの加工変質層や微細亀裂等のダメージ層
(損傷領域)の除去とを同時に行うことができる。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生するチップ欠けや割
れも発生しない。
キャリア方式を採用することにより、半導体ウエハ1の
1枚単位または複数枚のロット単位で化学エッチングが
可能となるため、量産性に優れている。
チップ7を接着したフィルム16を均一なテンションに
保持することにより、化学エッチングの進行にともなっ
てセミフルダイシング状態であった半導体ウエハ1が個
片の半導体チップ7に分離される際の半導体ウエハ1全
体の剛性の低下を防止することができる。その結果、剛
性低下時に発生するフィルム16のたわみによるエッチ
ング液の滞留により生じるエッチング量のバラツキや、
分割された半導体チップ7同士の接触を防止する等の効
果が得られる。
剥離およびトレイ移し替え工程)ダイシング兼耐化学エ
ッチング用テープ剥離およびトレイ移し替え工程(S1
5,図8(e))では、フィルム16を除去するととも
に、個片の半導体チップ7をトレイヘ移し替える。
(d))後、純水で洗浄して化学エッチング液を洗い流
し、フィルム16の接着力を低下させる処理を施した
後、裏面から吸着コレットにより半導体チップ7を1つ
ずつピックアップして、個片のトレイヘ移し替える。な
お、フィルム16の接着力を低下させる処理は、実施の
形態1においてフィルム13の接着力を低下させる処理
と同様であり、フィルム16の特性に応じて紫外線照射
あるいは加熱等最適な処理を選択できる。
装置の製造方法によれば、半導体ウエハの保護テープ貼
り替え工程が削除できるため工程数の削減が可能となる
とともに、セミフルダイシングから個片の半導体チップ
7に分離するまでフィルム16によって補強されている
ので、移し替え時の取り扱い不良等による半導体素子へ
の傷等を防止することが可能となる。
の形態について図9および図10に基づいて説明すれ
ば、以下のとおりである。なお、説明の便宜上、前記の
実施の形態1および2において示した部材と同一の機能
を有する部材には、同一の符号を付し、その説明を省略
する。
は、裏面研磨をセミフルダイシングの前に行う場合であ
る。なお、本実施の形態に記載の方法は、前記の実施の
形態1および2に適用可能である。
に係る半導体装置の製造方法における裏面研磨工程から
研磨工程までを説明する。
製造方法における裏面研磨工程から研磨工程までのプロ
セスフローチャートである。図10(a)〜(j)は、
図9に示すプロセスフローチャートにともなう半導体ウ
エハ1の加工状態の断面図である。
導体装置の製造方法は、以下の工程を含んでいる。 ステップS21:保護用テープ貼付工程 ステップS22:ウエハ裏面研磨工程(裏面研磨工程) ステップS23:保護用テープ剥離工程 ステップS24:洗浄工程 ステップS25:ウエハテスト工程 ステップS26:ダイシング用テープ貼付工程 ステップS27:セミフルダイシング工程 ステップS28:ダイシング用テープ剥離工程 ステップS29:耐化学エッチング性保護層形成工程
(保護層形成工程) ステップS30:化学エッチング工程 ステップS31:耐化学エッチング性保護層剥離および
トレイ移し替え工程(保護層除去工程)
いて処理順に説明する。
の工程)まず、裏面を研磨する前の半導体ウエハ1の表
面(素子形成面)を保護するために、プラスチックフィ
ルムの片面にアクリル系接着剤をラミネートした保護用
テープ2を研磨前の半導体ウエハ1の表面に貼り付ける
(S21,図10(a))。そして、半導体ウエハ1の
裏面を研磨した後(S22,図10(b))、裏面研磨
完了後の半導体ウエハ3から保護用テープ2を剥離する
(S23,図10(c))。
ープ2の剥離法としては、図10(c)に示すように、
保護用テープ2との接着力が、保護用テープ2と半導体
ウエハ3との接着力よりも大きい剥離用テープ4を用い
て引き剥がす方法がある。
3は、純水等で洗浄し(S24,図10(d))、ウエ
ハテストを行った後(S25,図10(d))、次の工
程へ投入される。
チング性保護層剥離およびトレイ移し替えまでの工程)
ダイシング用テープ貼付工程(S26,図10
(e))、セミフルダイシング工程(S27,図10
(f))、ダイシング用テープ剥離工程(S28,図1
0(g))、耐化学エッチング性保護層形成工程(S2
9,図10(h))、化学エッチング工程(S30,図
10(i))、耐化学エッチング性保護層剥離およびト
レイ移し替え工程(S31,図10(j))は、前記の
実施の形態1(図1のS2〜S7,図2(b)〜
(g))と同じである。
装置の製造方法によれば、裏面研磨工程で生じた半導体
ウエハ裏面の加工変質層や微細亀裂等のダメージ層(損
傷領域)を、化学エッチングにより除去することが可能
となり、従来問題となっていた研磨面に発生する障害と
なる応力や半導体ウエハの反りを解消することができ
る。そして、これらの効果は、搬送および取り扱いが困
難な薄層半導体ウエハの製造工程において特に有効であ
る。
を限定するものではなく、本発明の範囲内で種々の変更
が可能であり、例えば、以下のように構成することがで
きる。
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面(素子形成面)よりセミフルダイシングする工
程と、前記半導体ウエハ表面の上に耐化学エッチング性
保護層を形成する工程と、前記セミフルダイシング工程
で生じたチップ切断面の加工変質層や微細亀裂等のダメ
ージ領域(損傷領域)を、半導体ウエハ表面を保護しな
がら化学エッチングにより除去し同時にウエハ裏面研磨
と、セミフルダイシング状態から化学エッチングにより
ダイシング残部を追加除去することで個々のチップヘの
分割を行う工程と、前記耐化学エッチング性保護層を除
去する工程とを含んでいてもよい。
ダイシング工程で生じた半導体ウエハの裏面および切断
面の加工変質層や微細亀裂等のダメージ層(損傷領域)
を化学エッチングにより除去するとともに、セミフルダ
イシング状態から化学エッチングによりダイシング残部
を追加除去することで、ブレイク工程が不要となり、ブ
レイク工程で発生していたチッピングや欠けを防止で
き、同時に工程を削減することもできる。
取り扱うことができるため、量産時の作業性に優れてお
り、特に搬送や取り扱いが困難な薄層半導体ウエハの製
造工程において有効である。
を用いて半導体ウエハの搬送を行うため、化学エッチン
グ工程がエッチング液浸漬によるロット処理が可能とな
る。また、高速回転する半導体ウエハに対してエッチン
グ液を噴射する化学エッチング装置等も使用可能であ
り、設備状況に応じて最適な手法を採用することができ
る。
導体ウエハを、個々のデバイスごとに分割する半導体ウ
エハの研磨およびダイシング方法であって、半導体ウエ
ハの表面(素子形成面)にダイシングおよび耐化学エッ
チング性保護層を形成する工程と、前記半導体ウエハの
裏面よりセミフルダイシングする工程と、セミフルダイ
シング工程で生じたチップ切断面の加工変質層や微細亀
裂等のダメージ領域(損傷領域)を、半導体ウエハ表面
(素子形成面)を保護しながら化学エッチングにより除
去し、同時に半導体のウエハ裏面研磨と、セミフルダイ
シング状態から化学エッチングによりダイシング残部を
追加除去することで個々のチップヘの分割を行う工程
と、前記耐化学エッチング性保護層を除去する工程とを
含んでいてもよい。
シング法を用いる場合、半導体ウエハの保護テープ貼り
替え工程が削除でき、工数削減が可能になるとともに、
工程間での半導体ウエハの移し替え時の取り扱い不良等
による半導体素子の損傷等を防止することが可能とな
る。
イシングする前に半導体ウエハを研磨した後、半導体ウ
エハの表面(素子形成面)または裏面よりセミフルダイ
シングする工程と、前記半導体ウエハ表面の上に耐化学
エッチング性保護層を形成する工程と、前記裏面研磨工
程で生じた半導体ウエハ裏面の加工変質層や微細亀裂等
のダメージ領域(損傷領域)およびセミフルダイシング
工程で生じたチップ切断面のダメージ領域(損傷領域)
を、半導体ウエハ表面を保護しながら化学エッチングに
より除去し、同時にウエハ裏面研磨と、セミフルダイシ
ング状態から化学エッチングによりダイシング残部を追
加除去することで個々のチップヘの分割を行う工程と、
前記耐化学エッチング性保護屑を除去する工程とを含ん
でいてもよい。
化学エッチング性保護層が、紫外線剥離タイプ、熱発泡
タイプ、粘着タイプの何れかの耐化学エッチング性フィ
ルムであってもよい。
導体ウエハの表面(素子形成面)に貼り付けられる耐化
学エッチング性保護層が、全面がテフロンコートされた
金属または樹脂のキャリアフレームに貼り付けられてい
てもよい。
ャリアフレームにエッチング液を排出する放射状の溝が
形成されていてもよい。
造方法は、上記の課題を解決するために、半導体ウエハ
の素子形成面の反対面である裏面側に所定厚さのダイシ
ング残部を残すように素子形成面からセミフルダイシン
グするセミフルダイシング工程と、該半導体ウエハの素
子形成面上に耐化学エッチング性の保護層を形成する保
護層形成工程と、素子形成面上に該保護層が形成された
該半導体ウエハを裏面側から化学エッチングすることに
よって、該半導体ウエハの裏面の研磨と、該半導体ウエ
ハを個片の半導体チップに分割するための該ダイシング
残部の除去と、該セミフルダイシング工程で該半導体ウ
エハの切断面に生じた損傷領域の除去とを行う化学エッ
チング工程と、個片状態に分割された該半導体チップか
ら該保護層を除去する保護層除去工程とを含んでいる。
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。したがって、半導体ウエハを破壊
することなく、また、欠けやチッピングを生ずることな
く安全に研磨加工およびダイシング加工することができ
るという効果を奏する。
上記の課題を解決するために、半導体ウエハの素子形成
面上にダイシング保護用および耐化学エッチング性の保
護層を形成する保護層形成工程と、該半導体ウエハの素
子形成面側に所定厚さのダイシング残部を残すように半
導体ウエハを素子形成面の反対面である裏面からセミフ
ルダイシングするセミフルダイシング工程と、素子形成
面上に該保護層が形成された該半導体ウエハを裏面側か
ら化学エッチングすることによって、該半導体ウエハの
裏面の研磨と、該半導体ウエハを個片の半導体チップに
分割するための該ダイシング残部の除去と、該セミフル
ダイシング工程で該半導体ウエハの切断面に生じた損傷
領域の除去とを行う化学エッチング工程と、個片状態に
分割された該半導体チップから該保護層を除去する保護
層除去工程とを含んでいる。
体ウエハの裏面研磨と、個片の半導体チップヘの分割
と、セミフルダイシング工程で生じた半導体チップの切
断面の加工変質層や微細亀裂等の損傷領域の除去とを同
時に行うことができる。
ング後のブレイク工程が不要であるため、工程数が削減
されるとともに、ブレイク時に発生していたチップ欠け
や割れも発生しない。また、裏面からのセミフルダイシ
ングするため、半導体ウエハのダイシング保護用のテー
プの貼り替え工程が不要となり工数削減が可能になると
ともに、工程間の移し替え時の取り扱い不良等による半
導体素子への損傷等を防止することができる。したがっ
て、半導体ウエハを破壊することなく、また、欠けやチ
ッピングを生ずることなく安全に研磨加工およびダイシ
ング加工することができるという効果を奏する。
方法における半導体ウエハの裏面研磨およびダイシング
の工程を示すプロセスフローチャートである。
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
体ウエハの裏面研磨およびダイシングの工程で使用する
キャリアフレームであり、同図(a)は平面図、同図
(b)は側面図である。
体ウエハの裏面研磨およびダイシングの工程で使用する
他のキャリアフレームであり、同図(a)は平面図、同
図(b)は側面図である。
装置に装着した状態を示す説明図である。
装置に装着した状態を示す説明図である。
造方法における半導体ウエハの裏面研磨およびダイシン
グの工程を示すプロセスフローチャートである。
体装置の製造方法における半導体ウエハの裏面研磨およ
びダイシングの工程を示すプロセスフローチャートにと
もなう半導体ウエハの加工状態の説明図である。
置の製造方法における半導体ウエハの裏面研磨およびダ
イシングの工程を示すプロセスフローチャートである。
導体装置の製造方法における半導体ウエハの裏面研磨お
よびダイシングの工程を示すプロセスフローチャートに
ともなう半導体ウエハの加工状態の説明図である。
半導体ウエハの裏面研磨およびダイシングの工程を示す
プロセスフローチャートである。
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
ける化学エッチング工程を示す説明図である。
来例に係る半導体装置の製造方法における化学エッチン
グ工程による半導体ウエハの加工状態の説明図である。
法における半導体ウエハの裏面研磨およびダイシングの
工程を示すプロセスフローチャートである。
半導体装置の製造方法における半導体ウエハの裏面研磨
およびダイシングの工程を示すプロセスフローチャート
にともなう半導体ウエハの加工状態の説明図である。
(保護層形成工程) S6,S14,S30 化学エッチング工程 S7,S31 耐化学エッチング性保護層剥離および
トレイ移し替え工程(保護層除去工程) S12 ダイシング兼耐化学エッチング用テープ貼付
工程(保護層形成工程) S15 ダイシング兼耐化学エッチング用テープ剥離
およびトレイ移し替え工程(保護層除去工程) S22 ウエハ裏面研磨工程(裏面研磨工程)
Claims (8)
- 【請求項1】半導体ウエハの素子形成面の反対面である
裏面側に所定厚さのダイシング残部を残すように素子形
成面からセミフルダイシングするセミフルダイシング工
程と、 該半導体ウエハの素子形成面上に耐化学エッチング性の
保護層を形成する保護層形成工程と、 素子形成面上に該保護層が形成された該半導体ウエハを
裏面側から化学エッチングすることによって、該半導体
ウエハの裏面の研磨と、該半導体ウエハを個片の半導体
チップに分割するための該ダイシング残部の除去と、該
セミフルダイシング工程で該半導体ウエハの切断面に生
じた損傷領域の除去とを行う化学エッチング工程と、 個片状態に分割された該半導体チップから該保護層を除
去する保護層除去工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項2】半導体ウエハの素子形成面上にダイシング
保護用および耐化学エッチング性の保護層を形成する保
護層形成工程と、 該半導体ウエハの素子形成面側に所定厚さのダイシング
残部を残すように半導体ウエハを素子形成面の反対面で
ある裏面からセミフルダイシングするセミフルダイシン
グ工程と、 素子形成面上に該保護層が形成された該半導体ウエハを
裏面側から化学エッチングすることによって、該半導体
ウエハの裏面の研磨と、該半導体ウエハを個片の半導体
チップに分割するための該ダイシング残部の除去と、該
セミフルダイシング工程で該半導体ウエハの切断面に生
じた損傷領域の除去とを行う化学エッチング工程と、 個片状態に分割された該半導体チップから該保護層を除
去する保護層除去工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項3】上記セミフルダイシング工程の前に、上記
半導体ウエハの素子形成面の反対面である裏面を研磨す
る裏面研磨工程を含むとともに、 上記化学エッチング工程において、該裏面研磨工程で該
半導体ウエハの裏面に生じた損傷領域を除去することを
特徴とする請求項1または2記載の半導体装置の製造方
法。 - 【請求項4】上記保護層の外延部には、耐化学エッチン
グ性を有する保護層保持手段が該半導体ウエハの全周を
囲むように配設されていることを特徴とする請求項1か
ら3の何れか記載の半導体装置の製造方法。 - 【請求項5】上記保護層保持手段は、上記化学エッチン
グ工程において該保護層保持手段の内側に溜まったエッ
チング液を排出するための排出手段を有することを特徴
とする請求項4記載の半導体装置の製造方法。 - 【請求項6】上記保護層は、紫外線照射により接着力が
低下する紫外線剥離型の耐化学エッチング性フィルムで
あることを特徴とする請求項1から5の何れか記載の半
導体装置の製造方法。 - 【請求項7】上記保護層は、加熱により接着力が低下す
る熱発泡型の耐化学エッチング性フィルムであることを
特徴とする請求項1から5の何れか記載の半導体装置の
製造方法。 - 【請求項8】上記保護層は、粘着型の耐化学エッチング
性フィルムであり、個片状態に分割された上記半導体チ
ップを1個ずつ該保護層から剥離できるように、該保護
層の接着力が設定されていることを特徴とする請求項1
から5の何れか記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02865799A JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
EP00300389A EP1026725A3 (en) | 1999-02-05 | 2000-01-19 | Manufacturing method for a semiconductor device |
US09/487,259 US6730579B1 (en) | 1999-02-05 | 2000-01-19 | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02865799A JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000228389A true JP2000228389A (ja) | 2000-08-15 |
JP3447602B2 JP3447602B2 (ja) | 2003-09-16 |
Family
ID=12254586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02865799A Expired - Fee Related JP3447602B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6730579B1 (ja) |
EP (1) | EP1026725A3 (ja) |
JP (1) | JP3447602B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007648A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割システム |
JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
US7456108B2 (en) | 2005-06-17 | 2008-11-25 | Seiko Epson Corporation | Manufacturing method for a semiconductor device |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000099678A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | Icカード及びその製造方法 |
JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
JP2002134466A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
AUPR245701A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | An apparatus (WSM10) |
KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
US6573156B1 (en) | 2001-12-13 | 2003-06-03 | Omm, Inc. | Low defect method for die singulation and for structural support for handling thin film devices |
JP2005523583A (ja) | 2002-04-19 | 2005-08-04 | エグシル テクノロジー リミテッド | パルスレーザを用いる、基板のプログラム制御ダイシング |
US6605547B1 (en) * | 2002-05-23 | 2003-08-12 | Tektronix, Inc. | Electrical standoff having a transmission structure and method of manufacture |
JP2005322738A (ja) * | 2004-05-07 | 2005-11-17 | Toshiba Corp | 半導体装置の製造方法 |
JP3830497B2 (ja) * | 2004-06-11 | 2006-10-04 | シャープ株式会社 | 半導体ウエハの製造方法及び半導体装置の製造方法 |
KR100574983B1 (ko) * | 2004-07-06 | 2006-05-02 | 삼성전자주식회사 | 반도체소자 제조를 위한 반도체웨이퍼 처리방법 |
GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
JP2006140341A (ja) * | 2004-11-12 | 2006-06-01 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
CA2599300A1 (en) * | 2005-02-28 | 2006-09-08 | Dow Global Technologies Inc. | Method of attaching components and article formed using same |
US7332414B2 (en) | 2005-06-22 | 2008-02-19 | Freescale Semiconductor, Inc. | Chemical die singulation technique |
JP4860494B2 (ja) * | 2007-01-18 | 2012-01-25 | 富士通株式会社 | 電子装置の製造方法 |
SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
US7863722B2 (en) * | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
JP2012079936A (ja) * | 2010-10-01 | 2012-04-19 | Nitto Denko Corp | ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 |
JP6113019B2 (ja) * | 2013-08-07 | 2017-04-12 | 株式会社ディスコ | ウエーハの分割方法 |
CN103495928B (zh) * | 2013-10-09 | 2015-07-29 | 广东赛翡蓝宝石科技有限公司 | 一种提高蓝宝石衬底片表面质量和产品良率的加工方法 |
CN111446162B (zh) * | 2020-03-11 | 2023-02-24 | 绍兴同芯成集成电路有限公司 | 一种正面切割两次减薄的晶粒生产方法 |
CN111952414B (zh) * | 2020-08-21 | 2023-02-28 | 晶科绿能(上海)管理有限公司 | 硅基半导体器件的切割后钝化方法和硅基半导体器件 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49115662A (ja) | 1973-03-07 | 1974-11-05 | ||
JPS5279654A (en) | 1975-12-25 | 1977-07-04 | Mitsubishi Electric Corp | Production of semiconductor device |
JPS5478081A (en) | 1977-12-05 | 1979-06-21 | Toshiba Corp | Production of semiconductor element |
JPS63117445A (ja) | 1986-11-05 | 1988-05-21 | Citizen Watch Co Ltd | 半導体ウエハ−の加工方法 |
JPS63164336A (ja) | 1986-12-26 | 1988-07-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPS6473739A (en) | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Table for wafer mounting |
JPH01186646A (ja) | 1988-01-14 | 1989-07-26 | Matsushita Electric Ind Co Ltd | ダイシング法 |
JPH03183153A (ja) | 1989-12-12 | 1991-08-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03270156A (ja) | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH04162647A (ja) | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | 半導体装置 |
JP2737859B2 (ja) | 1991-06-14 | 1998-04-08 | シャープ株式会社 | 半導体チップの製造方法 |
JP3212110B2 (ja) | 1991-07-15 | 2001-09-25 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JPH06216241A (ja) | 1993-01-20 | 1994-08-05 | Disco Abrasive Syst Ltd | ウェーハ等の切削方法 |
JP3041150B2 (ja) | 1993-02-15 | 2000-05-15 | 松下電器産業株式会社 | 漏電検出装置 |
JPH0722358A (ja) | 1993-06-15 | 1995-01-24 | Sharp Corp | 半導体装置の製造方法 |
JPH07161665A (ja) | 1993-10-14 | 1995-06-23 | Sumitomo Electric Ind Ltd | 半導体ウェーハのダイシング方法及びその装置 |
JPH07201784A (ja) | 1994-01-07 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3197788B2 (ja) * | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2000091274A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 |
-
1999
- 1999-02-05 JP JP02865799A patent/JP3447602B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-19 US US09/487,259 patent/US6730579B1/en not_active Expired - Lifetime
- 2000-01-19 EP EP00300389A patent/EP1026725A3/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007648A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割システム |
JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
JP2005252173A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 半導体素子の製造方法及び該方法に利用され得る装置 |
JP4561129B2 (ja) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | 半導体素子の製造方法及び該方法に利用され得る装置 |
JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
JP4564393B2 (ja) * | 2005-04-11 | 2010-10-20 | パナソニック株式会社 | 半導体固片の仕上げ加工方法 |
US7456108B2 (en) | 2005-06-17 | 2008-11-25 | Seiko Epson Corporation | Manufacturing method for a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6730579B1 (en) | 2004-05-04 |
EP1026725A3 (en) | 2003-01-15 |
EP1026725A2 (en) | 2000-08-09 |
JP3447602B2 (ja) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000228389A (ja) | 半導体装置の製造方法 | |
TWI749220B (zh) | 經處理的堆疊晶粒 | |
US10026605B2 (en) | Method of reducing residual contamination in singulated semiconductor die | |
KR100728153B1 (ko) | 반도체 장치의 제조 방법 | |
JP5591859B2 (ja) | 基板の分離方法及び分離装置 | |
JP6359576B2 (ja) | キャリア−ワークピース接合スタックの分離方法 | |
US7790578B2 (en) | Dicing method using volatile protective agent | |
JP6360123B2 (ja) | ワークピースの加工手順およびシステム | |
US9034733B2 (en) | Semiconductor die singulation method | |
US9337098B1 (en) | Semiconductor die back layer separation method | |
JP3560888B2 (ja) | 半導体装置の製造方法 | |
US6656820B2 (en) | Method for manufacturing a semiconductor device having a reliable thinning step | |
US20080044985A1 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
WO2003058697A1 (fr) | Procede de fabrication d'une microplaquete semi-conductrice | |
JP2005019435A (ja) | ウェハ研磨方法 | |
JPH06275717A (ja) | ウエハはがし方法 | |
JP2007180252A (ja) | 半導体装置の製造方法 | |
US20040241961A1 (en) | Method for processing soi substrate | |
TWI831886B (zh) | 裝置晶片的製造方法 | |
JP6417164B2 (ja) | 積層体製造装置、積層体、分離装置及び積層体製造方法 | |
US8821737B2 (en) | Substrate processing method | |
JP4958287B2 (ja) | 剥がし装置における剥離方法 | |
JP2021100071A (ja) | 基板処理装置及び基板処理方法 | |
EP3093876B1 (en) | A method of separating a carrier-workpiece bonded stack | |
KR20110055977A (ko) | 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |