JP2002134466A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002134466A JP2002134466A JP2000326063A JP2000326063A JP2002134466A JP 2002134466 A JP2002134466 A JP 2002134466A JP 2000326063 A JP2000326063 A JP 2000326063A JP 2000326063 A JP2000326063 A JP 2000326063A JP 2002134466 A JP2002134466 A JP 2002134466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- processed
- wafer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 被加工膜の膜厚分布に由来する特性ばらつき
を解消する。 【解決手段】 半導体装置の製造過程において、ウェハ
上に形成された被加工膜を加工する前に、予め被加工膜
の形状を変化させる処理を施して平坦化しておく。被加
工膜の形状を変化させる処理としては、枚葉式ウェット
エッチングを挙げることができる。被加工膜に対して加
工手段との相性を考慮し、相性の悪い部分を相殺させる
ように被加工膜に例えばウェットエッチングを施すこと
で、事前に被加工膜の面内分布が改善される。
を解消する。 【解決手段】 半導体装置の製造過程において、ウェハ
上に形成された被加工膜を加工する前に、予め被加工膜
の形状を変化させる処理を施して平坦化しておく。被加
工膜の形状を変化させる処理としては、枚葉式ウェット
エッチングを挙げることができる。被加工膜に対して加
工手段との相性を考慮し、相性の悪い部分を相殺させる
ように被加工膜に例えばウェットエッチングを施すこと
で、事前に被加工膜の面内分布が改善される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、詳しくは、半導体装置製造過
程において被加工膜の形状を加工方法の特徴に合わせて
事前に最適な形状に合わせ込む技術に関するものであ
る。
方法に関するものであり、詳しくは、半導体装置製造過
程において被加工膜の形状を加工方法の特徴に合わせて
事前に最適な形状に合わせ込む技術に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高集積化にともな
い、素子や配線の微細化、多層化が進んでいる。微細配
線のパターン形成は、薄膜形成技術とリソグラフィ技術
により行われているが、多層化に当たって、微細パター
ンを精度良く形成するためには、表面の平坦化が不可欠
である。
い、素子や配線の微細化、多層化が進んでいる。微細配
線のパターン形成は、薄膜形成技術とリソグラフィ技術
により行われているが、多層化に当たって、微細パター
ンを精度良く形成するためには、表面の平坦化が不可欠
である。
【０００３】例えば、ゲート電極の微細化に対しては、
リソグラフィ技術の露光機性能に依るところも大きい
が、素子分離領域の微細化及びゲート電極との距離の縮
小化については、先端リソグラフィ技術の他にトレンチ
素子分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａ
ｔｉｏｎ：以下、ＳＴＩと称する。）技術による下地の
平坦化技術も注目を集めている。
リソグラフィ技術の露光機性能に依るところも大きい
が、素子分離領域の微細化及びゲート電極との距離の縮
小化については、先端リソグラフィ技術の他にトレンチ
素子分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａ
ｔｉｏｎ：以下、ＳＴＩと称する。）技術による下地の
平坦化技術も注目を集めている。
【０００４】ＬＳＩの素子分離は、ここ１０年来、熱酸
化膜によるＬＯＣＯＳ素子分離が用いられてきた。ＬＯ
ＣＯＳは、Ｓｉ3Ｎ4膜をマスクとしてＳｉ基板自身を熱
酸化させるため、プロセスが簡潔で酸化膜の素子応力の
問題も少なく、生成される酸化膜質が良いという大きな
利点がある。そのために、技術革新の激しいＬＳＩプロ
セスでも改良を重ねつつ使われ続けてきたわけだが、
０．２５μｍ世代が本格化してくると、微細化の観点か
ら限界が生じ始めている。
化膜によるＬＯＣＯＳ素子分離が用いられてきた。ＬＯ
ＣＯＳは、Ｓｉ3Ｎ4膜をマスクとしてＳｉ基板自身を熱
酸化させるため、プロセスが簡潔で酸化膜の素子応力の
問題も少なく、生成される酸化膜質が良いという大きな
利点がある。そのために、技術革新の激しいＬＳＩプロ
セスでも改良を重ねつつ使われ続けてきたわけだが、
０．２５μｍ世代が本格化してくると、微細化の観点か
ら限界が生じ始めている。
【０００５】具体的には、熱酸化の際、横方向にも酸化
反応が広がる所謂バーズピークのため、素子分離ピッチ
はマスクのＳｉ3Ｎ4膜の開口幅よりもバーズピークの進
入分だけ広くなってしまう。バーズピーク抑制にはＳｉ
3Ｎ4膜直下のパッド酸化膜を削除する方法が効果的だ
が、Ｓｉ3Ｎ4によるＳｉ基板への応力が結晶欠陥を引き
起こすという問題が生じる。
反応が広がる所謂バーズピークのため、素子分離ピッチ
はマスクのＳｉ3Ｎ4膜の開口幅よりもバーズピークの進
入分だけ広くなってしまう。バーズピーク抑制にはＳｉ
3Ｎ4膜直下のパッド酸化膜を削除する方法が効果的だ
が、Ｓｉ3Ｎ4によるＳｉ基板への応力が結晶欠陥を引き
起こすという問題が生じる。
【０００６】このように、総合的に見た場合、やはりバ
ーズピークが致命的となってＬＯＣＯＳの微細化は非常
に困難と言わざるを得ない。そこで、ＬＯＣＯＳに代わ
る素子分離技術として本命視されているのがＳＴＩであ
る。ＳＴＩでは、溝をエッチングし絶縁物を埋め込む形
の為に、設計寸法からの変換差が少なく、微細化には原
理的には適している。また、絶縁物を埋め込んだ後は後
述するような何らかの方法で平坦化を行うため、高精度
リソグラフィに必要な平坦性に対しても有利と言える。
ーズピークが致命的となってＬＯＣＯＳの微細化は非常
に困難と言わざるを得ない。そこで、ＬＯＣＯＳに代わ
る素子分離技術として本命視されているのがＳＴＩであ
る。ＳＴＩでは、溝をエッチングし絶縁物を埋め込む形
の為に、設計寸法からの変換差が少なく、微細化には原
理的には適している。また、絶縁物を埋め込んだ後は後
述するような何らかの方法で平坦化を行うため、高精度
リソグラフィに必要な平坦性に対しても有利と言える。
【０００７】このような平坦化技術は、素子分離だけで
なく、配線層間の絶縁膜の平坦化等にも利用されてお
り、次世代の半導体装置では平坦化技術無しでは成り立
たない状況にある。
なく、配線層間の絶縁膜の平坦化等にも利用されてお
り、次世代の半導体装置では平坦化技術無しでは成り立
たない状況にある。
【０００８】
【発明が解決しようとする課題】このように、次世代デ
バイスヘの適用がもはや不可欠になってきている平坦化
技術であるが、近年ではＣＭＰ（化学的機械研磨）技術
が一般的になりつつある。素子分離技術にＣＭＰ技術を
適用した一例を図１０に示す。
バイスヘの適用がもはや不可欠になってきている平坦化
技術であるが、近年ではＣＭＰ（化学的機械研磨）技術
が一般的になりつつある。素子分離技術にＣＭＰ技術を
適用した一例を図１０に示す。
【０００９】図１０は、シリコン基板１０１にトレンチ
を形成し、埋め込み絶縁膜１０４をＣＶＤ法で埋め込ん
だ状態を示したものである。この図１０の状態からＳｉ
3Ｎ4膜１０４をＣＭＰストッパー層としてシリカを主成
分とした研磨材を用いて埋め込み絶縁膜１０４を研磨す
る。
を形成し、埋め込み絶縁膜１０４をＣＶＤ法で埋め込ん
だ状態を示したものである。この図１０の状態からＳｉ
3Ｎ4膜１０４をＣＭＰストッパー層としてシリカを主成
分とした研磨材を用いて埋め込み絶縁膜１０４を研磨す
る。
【００１０】この際に用いられる埋め込み絶縁膜１０４
は、通常、プラズマＣＶＤ法により形成されるが、プラ
ズマＣＶＤ法の特徴により、ウェハ中心部の膜厚ｔ1 に
比べてどうしてもウェハ外周部の膜厚ｔ2 が厚く成膜さ
れる傾向にある（図１０参照）。
は、通常、プラズマＣＶＤ法により形成されるが、プラ
ズマＣＶＤ法の特徴により、ウェハ中心部の膜厚ｔ1 に
比べてどうしてもウェハ外周部の膜厚ｔ2 が厚く成膜さ
れる傾向にある（図１０参照）。
【００１１】この状態からＣＭＰ研磨を行う際に、例え
ばウェハ中心部の膜厚に基づいてＣＭＰ研磨条件を設定
すると、図１１に示すように、ウェハ周辺部ではＣＭＰ
ストッパー層であるＳｉ3Ｎ4膜１０４上の埋め込み絶縁
膜１０４が研磨されずに残存してしまうことになる。
ばウェハ中心部の膜厚に基づいてＣＭＰ研磨条件を設定
すると、図１１に示すように、ウェハ周辺部ではＣＭＰ
ストッパー層であるＳｉ3Ｎ4膜１０４上の埋め込み絶縁
膜１０４が研磨されずに残存してしまうことになる。
【００１２】この状態を保持したまま、次工程におい
て、熱リン酸によるウェットエッチング、もしくは等方
性のケミカルドライエッチングによりストッパー層であ
るＳｉ 3Ｎ4膜を除去しようとすると、ウェハ周辺部にお
いては、残存する埋め込み絶縁膜１０４がマスクにな
り、きれいに除去できないことになる。その結果、ウェ
ハ周辺部では所望の加工形状が得られず、半導体装置の
特性的にも不良となり歩留まり低下を引き起こす。
て、熱リン酸によるウェットエッチング、もしくは等方
性のケミカルドライエッチングによりストッパー層であ
るＳｉ 3Ｎ4膜を除去しようとすると、ウェハ周辺部にお
いては、残存する埋め込み絶縁膜１０４がマスクにな
り、きれいに除去できないことになる。その結果、ウェ
ハ周辺部では所望の加工形状が得られず、半導体装置の
特性的にも不良となり歩留まり低下を引き起こす。
【００１３】上記のような悪影響を嫌って、ウェハ外周
部のＳｉ3Ｎ4膜１０４上の埋め込み絶縁膜１０４が残存
されないように研磨しようとすると、今度はウェハ中心
部のトレンチ１０２内の埋め込絶縁膜１０４が過剰に研
磨されることになり、図１２に示すように、ウェハ中心
部と外周部でのトレンチ１０２内の埋め込み絶縁膜１０
４の厚さが異なることになる。
部のＳｉ3Ｎ4膜１０４上の埋め込み絶縁膜１０４が残存
されないように研磨しようとすると、今度はウェハ中心
部のトレンチ１０２内の埋め込絶縁膜１０４が過剰に研
磨されることになり、図１２に示すように、ウェハ中心
部と外周部でのトレンチ１０２内の埋め込み絶縁膜１０
４の厚さが異なることになる。
【００１４】このとき、次工程におけるストッパー層で
あるＳｉ3Ｎ4層１０３の除去には問題は生じないが、ト
レンチ１０２内の埋め込み絶縁膜１０４の膜厚がウェハ
中心部と外周部にて異なることで、素子分離特性がウェ
ハ面内で異なる結果になる。したがって、所望の半導体
装置の特性が得られず、歩留まり低下を引き起こすこと
になる。
あるＳｉ3Ｎ4層１０３の除去には問題は生じないが、ト
レンチ１０２内の埋め込み絶縁膜１０４の膜厚がウェハ
中心部と外周部にて異なることで、素子分離特性がウェ
ハ面内で異なる結果になる。したがって、所望の半導体
装置の特性が得られず、歩留まり低下を引き起こすこと
になる。
【００１５】このような状況から、ウェハ面内で被加工
膜の厚さに左右されず均一に加工できるＣＭＰ平坦化技
術が熱望され試行錯誤されているが、良好な結果が得ら
れていないのが現状である。
膜の厚さに左右されず均一に加工できるＣＭＰ平坦化技
術が熱望され試行錯誤されているが、良好な結果が得ら
れていないのが現状である。
【００１６】本発明は、このような従来の実情に鑑みて
提案されたものであり、被加工膜の膜厚分布に由来する
特性ばらつきや、その結果問題となる性能差を解消する
ことが可能な半導体装置の製造方法を提供することを目
的とする。
提案されたものであり、被加工膜の膜厚分布に由来する
特性ばらつきや、その結果問題となる性能差を解消する
ことが可能な半導体装置の製造方法を提供することを目
的とする。
【００１７】
【課題を解決するための手段】本発明者らは、前述の目
的を達成するために鋭意検討を重ねた結果、被加工膜の
加工を行う前に予め加工膜厚の面内分布を改善すること
が好適であることを見出した。
的を達成するために鋭意検討を重ねた結果、被加工膜の
加工を行う前に予め加工膜厚の面内分布を改善すること
が好適であることを見出した。
【００１８】本発明は、かかる知見に基づいて完成され
たものであり、半導体装置の製造過程において、ウェハ
上に形成された被加工膜を加工する前に、予め被加工膜
の形状を変化させる処理を施して平坦化しておくことを
特徴とするものである。
たものであり、半導体装置の製造過程において、ウェハ
上に形成された被加工膜を加工する前に、予め被加工膜
の形状を変化させる処理を施して平坦化しておくことを
特徴とするものである。
【００１９】本発明においては、被加工膜に対して加工
手段との相性を考慮し、相性の悪い部分を相殺させるよ
うに被加工膜に例えばウェットエッチングを施すことで
事前に被加工膜の面内分布を改善する。
手段との相性を考慮し、相性の悪い部分を相殺させるよ
うに被加工膜に例えばウェットエッチングを施すことで
事前に被加工膜の面内分布を改善する。
【００２０】このように、相性の悪い部分のみウェット
エッチングにより除去するので、いわば「膜厚補正ウェ
ットエッチング技術」と言え、これによって、その後の
加工を均一に行うことができ、半導体装置の特性ばらつ
きが解消される。
エッチングにより除去するので、いわば「膜厚補正ウェ
ットエッチング技術」と言え、これによって、その後の
加工を均一に行うことができ、半導体装置の特性ばらつ
きが解消される。
【００２１】
【発明の実施の形態】以下、本発明を適用した半導体装
置の製造方法について、図面を参照しながら詳細に説明
する。
置の製造方法について、図面を参照しながら詳細に説明
する。
【００２２】本発明における半導体装置の製造方法にお
いては、被加工膜の膜厚プロファイルを予め把握してお
き、加工手段との相性が悪い部分、例えば膜厚の厚い部
分のみに例えばエッチャント薬液を吐出してエッチング
するというのが基本的な考えである。上記エッチングに
は、枚葉式ウェットエッチングが最適である。
いては、被加工膜の膜厚プロファイルを予め把握してお
き、加工手段との相性が悪い部分、例えば膜厚の厚い部
分のみに例えばエッチャント薬液を吐出してエッチング
するというのが基本的な考えである。上記エッチングに
は、枚葉式ウェットエッチングが最適である。
【００２３】上記膜厚の厚い部分のみにエッチングを行
うには、例えばウェハ半径方向の位置情報と膜厚プロフ
ァイル情報に基づき、多数点でエッチャントを吐出す
る。
うには、例えばウェハ半径方向の位置情報と膜厚プロフ
ァイル情報に基づき、多数点でエッチャントを吐出す
る。
【００２４】具体的には、図１に示すように、ウェハ１
を回転させ、薬液ノズル２を外周側から中心側に移動さ
せながらエッチャント薬液３を吐出し、ウェハ１上の被
加工膜をエッチングする。
を回転させ、薬液ノズル２を外周側から中心側に移動さ
せながらエッチャント薬液３を吐出し、ウェハ１上の被
加工膜をエッチングする。
【００２５】一般に、ウェハ１上に形成される被加工膜
は、ウェハ１の外周側における厚みの方が内周側におけ
る厚みよりも厚くなる傾向にある。
は、ウェハ１の外周側における厚みの方が内周側におけ
る厚みよりも厚くなる傾向にある。
【００２６】上記のようにウェハ１を回転させながら薬
液ノズル２からエッチャント薬液を吐出すると、いわゆ
るスピンコータ等と同様、薬液は遠心力により外方へと
流れる。
液ノズル２からエッチャント薬液を吐出すると、いわゆ
るスピンコータ等と同様、薬液は遠心力により外方へと
流れる。
【００２７】ここで、薬液ノズル２を外周側から中心側
に移動させながら順次エッチャント薬液３を吐出する
と、外周側に行くほどエッチャント薬液３に晒される時
間が長くなる。すなわち、外周側の被加工膜ほど長時間
エッチングされ、エッチング量が増加することになる。
これにより、上記外周側と内周側の被加工膜の膜厚差が
解消される。
に移動させながら順次エッチャント薬液３を吐出する
と、外周側に行くほどエッチャント薬液３に晒される時
間が長くなる。すなわち、外周側の被加工膜ほど長時間
エッチングされ、エッチング量が増加することになる。
これにより、上記外周側と内周側の被加工膜の膜厚差が
解消される。
【００２８】なお、上記ウェットエッチングに際して
は、エッチャント薬液は被加工膜を低エッチングレート
にてエッチングできる薬液種が好ましい。あまり高エッ
チングレートであると、エッチング量の制御が難しくな
り、過剰エッチング等が問題になる。
は、エッチャント薬液は被加工膜を低エッチングレート
にてエッチングできる薬液種が好ましい。あまり高エッ
チングレートであると、エッチング量の制御が難しくな
り、過剰エッチング等が問題になる。
【００２９】また、ウェハ特定位置での薬液吐出は、そ
の薬液が中心方向に流れない小流量、短時間処理、且つ
ウェハ回転数に設定することが好ましい。エッチャント
薬液が内周側に流れると、上記膜厚差の解消に支障を来
す。
の薬液が中心方向に流れない小流量、短時間処理、且つ
ウェハ回転数に設定することが好ましい。エッチャント
薬液が内周側に流れると、上記膜厚差の解消に支障を来
す。
【００３０】以上のように、この技術を施すことで被加
工膜の膜厚分布を予め均一に揃えておくことが可能とな
る。そして、この膜を例えばＣＭＰ等で加工することに
より前述のような問題を回避することが可能となる。
工膜の膜厚分布を予め均一に揃えておくことが可能とな
る。そして、この膜を例えばＣＭＰ等で加工することに
より前述のような問題を回避することが可能となる。
【００３１】ところで、ウェハの中心方向からエッチャ
ント薬液を吐出し続けると、どうしてもエッジ方向での
被加工膜のエッチングが促進されすぎてしまう虞れがあ
る。これを回避するためには、エッチャント薬液の温度
を高温（３０℃以上、好ましくは４０〜６０℃）にし、
ウェハ周辺にエッチャント薬液が流れる際の冷却効果に
てエッチング量を抑制することが好ましい。
ント薬液を吐出し続けると、どうしてもエッジ方向での
被加工膜のエッチングが促進されすぎてしまう虞れがあ
る。これを回避するためには、エッチャント薬液の温度
を高温（３０℃以上、好ましくは４０〜６０℃）にし、
ウェハ周辺にエッチャント薬液が流れる際の冷却効果に
てエッチング量を抑制することが好ましい。
【００３２】エッチングレートは、エッチャント薬液の
温度が高いほど大きい。図２に示すように、薬液ノズル
２から高温のエッチャント薬液３を吐出すると、吐出位
置近傍ではエッチングレートが高い。そして、外周側の
流れるのに伴ってエッチャント薬液３の温度が次第に下
がり、エッチングレートも下がっていく。これにより、
ウェハ１外周エッジにおけるエッチングレートが大きく
低下し、ウエハ１エッジでの被加工膜の過剰エッチング
が防止される。
温度が高いほど大きい。図２に示すように、薬液ノズル
２から高温のエッチャント薬液３を吐出すると、吐出位
置近傍ではエッチングレートが高い。そして、外周側の
流れるのに伴ってエッチャント薬液３の温度が次第に下
がり、エッチングレートも下がっていく。これにより、
ウェハ１外周エッジにおけるエッチングレートが大きく
低下し、ウエハ１エッジでの被加工膜の過剰エッチング
が防止される。
【００３３】上記手法を採用する場合、エッチャント薬
液の冷却を促進するために、ウェハ１の周辺部の温度を
下げる機能を付与すると、より効果的である。温度を下
げる機能を付与するための機構としては、例えば、ウェ
ハ１の周辺部の裏面にのみＮ 2 を吐出して冷却させる等
の施策を挙げることができる。
液の冷却を促進するために、ウェハ１の周辺部の温度を
下げる機能を付与すると、より効果的である。温度を下
げる機能を付与するための機構としては、例えば、ウェ
ハ１の周辺部の裏面にのみＮ 2 を吐出して冷却させる等
の施策を挙げることができる。
【００３４】この技法を追加することで、さらに被加工
膜の膜厚分布を予め理想的にすることが可能となる。そ
して、この膜をＣＭＰ等で加工することにより前述のよ
うな問題を回避することが可能となる。
膜の膜厚分布を予め理想的にすることが可能となる。そ
して、この膜をＣＭＰ等で加工することにより前述のよ
うな問題を回避することが可能となる。
【００３５】上記高温のエッチャント薬液を応用するこ
とで、例えば、ウェハ１の内周側の被加工膜の膜厚が外
周側に比べて厚い場合にも対応可能である。
とで、例えば、ウェハ１の内周側の被加工膜の膜厚が外
周側に比べて厚い場合にも対応可能である。
【００３６】先にも述べたように、高温のエッチャント
薬液を吐出した場合、薬液吐出位置近傍でのエッチング
レートが離れた位置でのエッチングレートよりも高い。
薬液を吐出した場合、薬液吐出位置近傍でのエッチング
レートが離れた位置でのエッチングレートよりも高い。
【００３７】したがって、ウェハ１の内周側の被加工膜
の膜厚が外周側に比べて厚い場合に、この被加工膜の膜
厚の厚い内周位置に高温のエッチャント薬液を吐出する
と、内周側は高いエッチングレートでエッチングされ、
外周側はこれよりも低いエッチングレートでエッチング
される。その結果、内周側でのエッチング量が外周側に
比べて大となり、膜厚差が是正される。
の膜厚が外周側に比べて厚い場合に、この被加工膜の膜
厚の厚い内周位置に高温のエッチャント薬液を吐出する
と、内周側は高いエッチングレートでエッチングされ、
外周側はこれよりも低いエッチングレートでエッチング
される。その結果、内周側でのエッチング量が外周側に
比べて大となり、膜厚差が是正される。
【００３８】なお、本発明は素子分離のＣＭＰ技術以外
にも、例えば配線層間の絶縁膜平坦化ＣＭＰ、金属膜の
埋め込みＣＭＰ等にも適用できる。また、ＣＭＰ以外の
平坦化技術であるエッチバック、ＩＴＯ膜や塗布系膜等
にも応用可能である。さらには、ドライエッチングの面
内ばらつきの改善にも用いることができる。
にも、例えば配線層間の絶縁膜平坦化ＣＭＰ、金属膜の
埋め込みＣＭＰ等にも適用できる。また、ＣＭＰ以外の
平坦化技術であるエッチバック、ＩＴＯ膜や塗布系膜等
にも応用可能である。さらには、ドライエッチングの面
内ばらつきの改善にも用いることができる。
【００３９】
【実施例】以下、本発明を適用した半導体装置の製造方
法の具体的な実施例について、実験結果に基づいて説明
する。 ＜実施例１＞本例で用いたサンプルは、図３に示す構造
のもので、シリコン基板１１上に熱酸化膜１２を５〜２
０ｎｍ程度及びＣＭＰストッパー膜１３となるシリコン
窒化膜を減圧ＣＶＤ法で５０〜２５０ｎｍ程度予め形成
し、その後ＫｒＦエキシマステッパーによりフォトレジ
ストをパターニングした上で深さ４５０ｎｍのトレンチ
１４を形成し、ＣＶＤ法でシリコン酸化膜１５を埋め込
み膜として堆積させたものである。
法の具体的な実施例について、実験結果に基づいて説明
する。 ＜実施例１＞本例で用いたサンプルは、図３に示す構造
のもので、シリコン基板１１上に熱酸化膜１２を５〜２
０ｎｍ程度及びＣＭＰストッパー膜１３となるシリコン
窒化膜を減圧ＣＶＤ法で５０〜２５０ｎｍ程度予め形成
し、その後ＫｒＦエキシマステッパーによりフォトレジ
ストをパターニングした上で深さ４５０ｎｍのトレンチ
１４を形成し、ＣＶＤ法でシリコン酸化膜１５を埋め込
み膜として堆積させたものである。
【００４０】このときのストッパー膜１３上の埋め込み
酸化膜１５の膜厚をウェハ半径方向に測定したものが図
４のウェットエッチング前のプロファイルになる。図か
らもわかるようにウェハ中心部の膜厚Ｔ1 と外周部の膜
厚Ｔ2 とで大きな膜厚差がある。
酸化膜１５の膜厚をウェハ半径方向に測定したものが図
４のウェットエッチング前のプロファイルになる。図か
らもわかるようにウェハ中心部の膜厚Ｔ1 と外周部の膜
厚Ｔ2 とで大きな膜厚差がある。
【００４１】このプロファイルに対して、外周部分の厚
さをキャンセルさせるために枚葉式ウェットエッチング
をウェハに対して施した。本実施例では、 １）被加工膜である埋め込み酸化膜１５をウェットエッ
チングすることが可能な薬液として希フッ酸（ＤＨＦ）
を採用し、 ２）最外周部分のエッチングを抑制するために薬液温度
を高温（約５０℃）にし、かつウェハ基板の裏側からＮ
2 を吐出し基板の冷却効果を高め、 ３）中心から８０ｍｍの位置から内側に５ｍｍステップ
で３０ｍｍまで薬液を吐出するノズルを図１に示すよう
に移動させ、 ４）かつ薬液噴霧の１ステップは２〜４秒間処理とし、
吐出流量も１リットル／分以下という低流量で、 図３に示す構造のものを処理した。
さをキャンセルさせるために枚葉式ウェットエッチング
をウェハに対して施した。本実施例では、 １）被加工膜である埋め込み酸化膜１５をウェットエッ
チングすることが可能な薬液として希フッ酸（ＤＨＦ）
を採用し、 ２）最外周部分のエッチングを抑制するために薬液温度
を高温（約５０℃）にし、かつウェハ基板の裏側からＮ
2 を吐出し基板の冷却効果を高め、 ３）中心から８０ｍｍの位置から内側に５ｍｍステップ
で３０ｍｍまで薬液を吐出するノズルを図１に示すよう
に移動させ、 ４）かつ薬液噴霧の１ステップは２〜４秒間処理とし、
吐出流量も１リットル／分以下という低流量で、 図３に示す構造のものを処理した。
【００４２】この処理を行った後のストッパー膜１３上
の埋め込み酸化膜１５の膜厚をウェハ半径方向に測定し
たものが、図４のウェットエッチング後のプロファイル
になる。図４からもわかるように、外周部分の埋め込み
酸化膜１５の厚さが低減され、中心から外周までほぼ同
じ厚さに仕上がっている（図５参照）。
の埋め込み酸化膜１５の膜厚をウェハ半径方向に測定し
たものが、図４のウェットエッチング後のプロファイル
になる。図４からもわかるように、外周部分の埋め込み
酸化膜１５の厚さが低減され、中心から外周までほぼ同
じ厚さに仕上がっている（図５参照）。
【００４３】この状態から、ストッパー層１３上にある
全ての埋め込み膜１５をＣＭＰで研磨することにより除
去する。ウェハ中心部と外周部で形状の差異が無いた
め、図６に示すように、ウェハ面内すべて同じ形状の素
子分離構造を達成することが可能になる。 ＜実施例２＞本例で用いたサンプルは、図７に示す構造
のものである。このサンプルでは、半導体が作り込まれ
た酸化膜上２１の上に、金属配線膜を形成し、さらにリ
ソグラフィ技術および反応性イオンエッチング（ＲＩ
Ｅ）技術によってこれを加工パターニングし、金属配線
２２を形成する。その後、配線層間の層間絶縁膜２３を
ＣＶＤ法により形成する。このＣＶＤ法にプラズマ系Ｃ
ＶＤを用いる場合、ウェハ面内の形状が中心と周辺部で
厚さが異なるように成膜されるため、図７に示すように
ウェハ面内の断面構造が異なってしまうことになる。
全ての埋め込み膜１５をＣＭＰで研磨することにより除
去する。ウェハ中心部と外周部で形状の差異が無いた
め、図６に示すように、ウェハ面内すべて同じ形状の素
子分離構造を達成することが可能になる。 ＜実施例２＞本例で用いたサンプルは、図７に示す構造
のものである。このサンプルでは、半導体が作り込まれ
た酸化膜上２１の上に、金属配線膜を形成し、さらにリ
ソグラフィ技術および反応性イオンエッチング（ＲＩ
Ｅ）技術によってこれを加工パターニングし、金属配線
２２を形成する。その後、配線層間の層間絶縁膜２３を
ＣＶＤ法により形成する。このＣＶＤ法にプラズマ系Ｃ
ＶＤを用いる場合、ウェハ面内の形状が中心と周辺部で
厚さが異なるように成膜されるため、図７に示すように
ウェハ面内の断面構造が異なってしまうことになる。
【００４４】この形状に対して、外周部分の厚さをキャ
ンセルさせるために枚葉式ウェットエッチングをウェハ
に対して施すことになる。本実施例では、 １）被加工膜である層間絶縁膜２３をウェットエッチン
グすることが可能な薬液として希フッ酸（ＤＨＦ）を採
用し、 ２）最外周部分のエッチングを抑制するために薬液温度
を高温（約５０℃）にし、かつウェハ基板の裏側からＮ
2 を吐出し基板の冷却効果を高め、 ３）中心から８０ｍｍの位置から内側に５ｍｍステップ
で３０ｍｍまで薬液を吐出するノズルを移動させ、 ４）かつ薬液噴霧の１ステップは２〜４秒間処理とし、
吐出流量も１リットル／分以下という低流量で、 図７に示す構造のものを処理した。
ンセルさせるために枚葉式ウェットエッチングをウェハ
に対して施すことになる。本実施例では、 １）被加工膜である層間絶縁膜２３をウェットエッチン
グすることが可能な薬液として希フッ酸（ＤＨＦ）を採
用し、 ２）最外周部分のエッチングを抑制するために薬液温度
を高温（約５０℃）にし、かつウェハ基板の裏側からＮ
2 を吐出し基板の冷却効果を高め、 ３）中心から８０ｍｍの位置から内側に５ｍｍステップ
で３０ｍｍまで薬液を吐出するノズルを移動させ、 ４）かつ薬液噴霧の１ステップは２〜４秒間処理とし、
吐出流量も１リットル／分以下という低流量で、 図７に示す構造のものを処理した。
【００４５】この処理を行った後の層間絶縁膜２３の形
状は図８に示すようになり、ウェハ中心部と外周部の形
状がほぼ同一になる。図からもわかるように、外周部分
の層間絶縁膜２３の厚さが低減され、中心から外周まで
ほぼ同じ厚さに仕上がっている。
状は図８に示すようになり、ウェハ中心部と外周部の形
状がほぼ同一になる。図からもわかるように、外周部分
の層間絶縁膜２３の厚さが低減され、中心から外周まで
ほぼ同じ厚さに仕上がっている。
【００４６】これに対して、層間絶縁膜２３の平坦化を
ＣＭＰもしくはＲＩＥによるエッチバック手法を用いて
行った結果が図９になる。図からもわかるように、ウェ
ハ中心部と外周部での形状差異が無くなり、ウェハ面内
全てにおいて同じ形状の配線層間構造を達成することが
可能になる。
ＣＭＰもしくはＲＩＥによるエッチバック手法を用いて
行った結果が図９になる。図からもわかるように、ウェ
ハ中心部と外周部での形状差異が無くなり、ウェハ面内
全てにおいて同じ形状の配線層間構造を達成することが
可能になる。
【００４７】上述の実施例では、ウエハ上に形成された
被加工膜、例えば埋め込みシリコン酸化膜等の被加工膜
に対して、加工前に予め被加工膜の形状を変化させる処
理を施して平坦化する例を開示したが、被加工膜はウエ
ハ自身でもよく、例えばウエハ中心部と外周部でウエハ
厚さが異なる場合に本発明の手法を用いて平坦化しても
よい。
被加工膜、例えば埋め込みシリコン酸化膜等の被加工膜
に対して、加工前に予め被加工膜の形状を変化させる処
理を施して平坦化する例を開示したが、被加工膜はウエ
ハ自身でもよく、例えばウエハ中心部と外周部でウエハ
厚さが異なる場合に本発明の手法を用いて平坦化しても
よい。
【００４８】
【発明の効果】以上の説明からも明らかなように、本発
明においては、被加工膜の加工、例えば化学的機械研磨
（ＣＭＰ）や反応性イオンドライエッチング（ＲＩＥ）
を行う前に、その加工手法の特性に合わせた事前の被加
工膜の面内分布を改善するようにしているので、半導体
装置の特性ばらつき等々の性能差をキャンセルすること
が可能となり、歩留まり改善等に貢献することができ
る。
明においては、被加工膜の加工、例えば化学的機械研磨
（ＣＭＰ）や反応性イオンドライエッチング（ＲＩＥ）
を行う前に、その加工手法の特性に合わせた事前の被加
工膜の面内分布を改善するようにしているので、半導体
装置の特性ばらつき等々の性能差をキャンセルすること
が可能となり、歩留まり改善等に貢献することができ
る。
【図１】エッチャント薬液の吐出方法の一例を示す模式
図である。
図である。
【図２】エッチャント薬液の吐出方法の他の例を示す模
式図である。
式図である。
【図３】埋め込み酸化膜の成膜状態を示す模式図であ
る。
る。
【図４】埋め込み酸化膜の膜厚プロファイルを示す特性
図である。
図である。
【図５】ウェットエッチング後の埋め込み酸化膜の状態
を示す模式図である。
を示す模式図である。
【図６】ＣＭＰ後の埋め込み酸化膜の状態を示す模式図
である。
である。
【図７】層間絶縁膜の成膜状態を示す模式図である。
【図８】ウェットエッチング後の層間絶縁膜の状態を示
す模式図である。
す模式図である。
【図９】ＣＭＰ後の層間絶縁膜の状態を示す模式図であ
る。
る。
【図１０】埋め込み酸化膜の成膜状態を示す模式図であ
る。
る。
【図１１】ウェハ中心部に合わせてＣＭＰ研磨条件を設
定した場合のＣＭＰ後の埋め込み酸化膜の状態を示す模
式図である。
定した場合のＣＭＰ後の埋め込み酸化膜の状態を示す模
式図である。
【図１２】ウェハ周辺部に合わせてＣＭＰ研磨条件を設
定した場合のＣＭＰ後の埋め込み酸化膜の状態を示す模
式図である。
定した場合のＣＭＰ後の埋め込み酸化膜の状態を示す模
式図である。
１ ウェハ、２ 薬液ノズル、１５ 埋め込み酸化膜、
２３ 層間絶縁膜
２３ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 圭 東京都文京区本郷１丁目24番１号 日本エ スイーゼット株式会社内 Ｆターム(参考） 5F032 AA35 AA44 AA77 DA02 DA24 DA78 5F043 AA31 BB22 DD12 DD16 EE08 EE22 EE27 FF01 FF07 GG05
Claims (10)
- 【請求項１】 半導体装置の製造過程において、ウェハ
上に形成された被加工膜を加工する前に、予め被加工膜
の形状を変化させる処理を施して平坦化しておくことを
特徴とする半導体装置の製造方法。 - 【請求項２】 上記被加工膜の形状を変化させる処理
は、ウェットエッチングであることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 上記ウェットエッチングは、枚葉式のウ
ェットエッチングであることを特徴とする請求項２記載
の半導体装置の製造方法。 - 【請求項４】 上記被加工膜の膜厚プロファイルを予め
把握しておき、これに応じてウェットエッチングを施す
ことを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項５】 上記被加工膜の膜厚の厚い部分にのみエ
ッチャント薬液を吐出してウェットエッチングすること
を特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 ウェハの半径方向における被加工膜の膜
厚プロファイル情報に基づき、ウェハを回転させながら
ウェハ半径方向の多数点でエッチャント薬液を吐出する
ことを特徴とする請求項４記載の半導体装置の製造方
法。 - 【請求項７】 エッチャント薬液の温度を高温にし、エ
ッチャント薬液が流れる際の冷却効果によりエッチング
量を制御することを特徴とする請求項４記載の半導体装
置の製造方法。 - 【請求項８】 エッチャント薬液の冷却を促進するため
に、ウェハ温度を選択的に下げることを特徴とする請求
項７記載の半導体装置の製造方法。 - 【請求項９】 ウェハの裏面にＮ2 もしくは冷却エアー
を吹き付け、ウェハ温度を下げることを特徴とする請求
項８記載の半導体装置の製造方法。 - 【請求項１０】 上記被加工膜がシリコン酸化膜であ
り、上記ウェットエッチングのエッチャント薬液として
フッ酸を用いることを特徴とする請求項２記載の半導体
装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326063A JP2002134466A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
| PCT/JP2001/009408 WO2002035594A1 (fr) | 2000-10-25 | 2001-10-25 | Procede permettant de produire un dispositif semi-conducteur |
| US10/168,444 US7541293B2 (en) | 2000-10-25 | 2001-10-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326063A JP2002134466A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134466A true JP2002134466A (ja) | 2002-05-10 |
Family
ID=18803320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326063A Pending JP2002134466A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7541293B2 (ja) |
| JP (1) | JP2002134466A (ja) |
| WO (1) | WO2002035594A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536043A (ja) * | 2002-08-12 | 2005-11-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 |
| WO2007083656A1 (ja) * | 2006-01-20 | 2007-07-26 | Sumco Corporation | ウェーハの表面平滑方法およびその装置 |
| US7294569B2 (en) | 2003-06-16 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device fabrication method and semiconductor device fabrication system for minimizing film-thickness variations |
| US7439190B2 (en) | 2006-01-16 | 2008-10-21 | Renesas Technology Corp. | Fabrication method of semiconductor device |
| JP2016063193A (ja) * | 2014-09-22 | 2016-04-25 | 東京エレクトロン株式会社 | 基板処理装置および基板処理方法 |
| JP2019153803A (ja) * | 2013-02-28 | 2019-09-12 | ビーコ プリジション サーフェイス プロセシング エルエルシー | ウェットエッチングプロセスを実行するためのシステムおよび方法 |
| JP2021061274A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社プレテック | 基板処理ノズル |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012205616B4 (de) * | 2012-04-04 | 2016-07-14 | Siltronic Ag | Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung |
| US20150214114A1 (en) * | 2014-01-28 | 2015-07-30 | United Microelectronics Corp. | Manufacturing method of semiconductor structure |
| US20210077958A1 (en) * | 2019-09-12 | 2021-03-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | System for storing chemical liquid and method for adjusting gas concentration in chemical liquid |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068371A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2000195839A (ja) * | 1998-12-29 | 2000-07-14 | Samsung Electronics Co Ltd | 半導体素子製造用ウェ―ハ処理装置 |
| JP2000199084A (ja) * | 1998-10-07 | 2000-07-18 | Toshiba Corp | 基板処理装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750234A (ja) | 1993-08-04 | 1995-02-21 | Komatsu Electron Metals Co Ltd | 半導体ウェーハ製造装置および製造方法 |
| US6342434B1 (en) * | 1995-12-04 | 2002-01-29 | Hitachi, Ltd. | Methods of processing semiconductor wafer, and producing IC card, and carrier |
| JPH09232279A (ja) * | 1996-02-26 | 1997-09-05 | Shin Etsu Handotai Co Ltd | エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置 |
| TW346649B (en) * | 1996-09-24 | 1998-12-01 | Tokyo Electron Co Ltd | Method for wet etching a film |
| US5997653A (en) * | 1996-10-07 | 1999-12-07 | Tokyo Electron Limited | Method for washing and drying substrates |
| JPH11111683A (ja) * | 1997-09-30 | 1999-04-23 | Sony Corp | 半導体装置の製造方法 |
| US6232228B1 (en) * | 1998-06-25 | 2001-05-15 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method |
| US6140233A (en) * | 1998-06-25 | 2000-10-31 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby |
| JP3447602B2 (ja) * | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
| US6322626B1 (en) * | 1999-06-08 | 2001-11-27 | Micron Technology, Inc. | Apparatus for controlling a temperature of a microelectronics substrate |
| US20010054706A1 (en) * | 1999-07-19 | 2001-12-27 | Joseph A. Levert | Compositions and processes for spin etch planarization |
| US6333275B1 (en) * | 1999-10-01 | 2001-12-25 | Novellus Systems, Inc. | Etchant mixing system for edge bevel removal of copper from silicon wafers |
| JP3614335B2 (ja) * | 1999-12-28 | 2005-01-26 | 三星エスディアイ株式会社 | 有機ｅｌ表示装置ならびにその製造方法 |
| US20020063169A1 (en) * | 2000-06-26 | 2002-05-30 | Applied Materials, Inc. | Wafer spray configurations for a single wafer processing apparatus |
-
2000
- 2000-10-25 JP JP2000326063A patent/JP2002134466A/ja active Pending
-
2001
- 2001-10-25 WO PCT/JP2001/009408 patent/WO2002035594A1/ja active Application Filing
- 2001-10-25 US US10/168,444 patent/US7541293B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068371A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2000199084A (ja) * | 1998-10-07 | 2000-07-18 | Toshiba Corp | 基板処理装置 |
| JP2000195839A (ja) * | 1998-12-29 | 2000-07-14 | Samsung Electronics Co Ltd | 半導体素子製造用ウェ―ハ処理装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536043A (ja) * | 2002-08-12 | 2005-11-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 |
| JP4684650B2 (ja) * | 2002-08-12 | 2011-05-18 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 |
| US7294569B2 (en) | 2003-06-16 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device fabrication method and semiconductor device fabrication system for minimizing film-thickness variations |
| US7439190B2 (en) | 2006-01-16 | 2008-10-21 | Renesas Technology Corp. | Fabrication method of semiconductor device |
| US7803716B2 (en) | 2006-01-16 | 2010-09-28 | Renesas Electronics Corporation | Fabrication method of semiconductor device |
| WO2007083656A1 (ja) * | 2006-01-20 | 2007-07-26 | Sumco Corporation | ウェーハの表面平滑方法およびその装置 |
| US7955982B2 (en) | 2006-01-20 | 2011-06-07 | Sumco Corporation | Method for smoothing wafer surface and apparatus used therefor |
| JP2019153803A (ja) * | 2013-02-28 | 2019-09-12 | ビーコ プリジション サーフェイス プロセシング エルエルシー | ウェットエッチングプロセスを実行するためのシステムおよび方法 |
| JP2016063193A (ja) * | 2014-09-22 | 2016-04-25 | 東京エレクトロン株式会社 | 基板処理装置および基板処理方法 |
| JP2021061274A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社プレテック | 基板処理ノズル |
Also Published As
| Publication number | Publication date |
|---|---|
| US7541293B2 (en) | 2009-06-02 |
| WO2002035594A1 (fr) | 2002-05-02 |
| US20030109137A1 (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004335923A (ja) | エッチング方法およびエッチング装置 | |
| JP3669681B2 (ja) | 半導体装置の製造方法 | |
| US7651922B2 (en) | Semiconductor device fabrication method | |
| JPH0936073A (ja) | 半導体装置の製造方法 | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| JP2001308097A (ja) | 半導体装置およびその製造方法 | |
| US20090004864A1 (en) | Cmp method of semiconductor device | |
| JP2002134466A (ja) | 半導体装置の製造方法 | |
| JPH10268343A (ja) | 液晶表示装置およびその製造方法 | |
| JP3556437B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| JP2007208166A (ja) | 半導体装置の製造方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| US20020030290A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| CN113830726A (zh) | 一种半导体器件的制造方法和半导体器件 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| KR100355654B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |