CN113830726A - 一种半导体器件的制造方法和半导体器件 - Google Patents
一种半导体器件的制造方法和半导体器件 Download PDFInfo
- Publication number
- CN113830726A CN113830726A CN202010582086.9A CN202010582086A CN113830726A CN 113830726 A CN113830726 A CN 113830726A CN 202010582086 A CN202010582086 A CN 202010582086A CN 113830726 A CN113830726 A CN 113830726A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- filling layer
- trench
- chemical mechanical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 176
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000011049 filling Methods 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 230000004888 barrier function Effects 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000000126 substance Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000007517 polishing process Methods 0.000 claims abstract description 23
- 238000005498 polishing Methods 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000000227 grinding Methods 0.000 claims description 16
- 230000007547 defect Effects 0.000 abstract description 23
- 238000002955 isolation Methods 0.000 abstract description 12
- 239000013618 particulate matter Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/005—Bulk micromachining
- B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法和半导体器件，所述方法包括：提供半导体衬底，在所述半导体衬底中形成沟槽；形成填充所述沟槽并覆盖所述半导体衬底表面的填充层；形成覆盖所述填充层的阻挡层；执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面；执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。根据本发明，使沟槽隔离结构中的碟型凹陷显著减小，也避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
背景技术
在MEMS器件的结构中，深沟槽作为典型结构，用于实现各种MEMS器件的功能结构，比如空腔结构、隔离结构。
一种典型的高深度、高宽度的深沟槽隔离结构制备工艺中，往往通过采用一定厚度的硬掩膜层作为掩膜来干法刻蚀半导体衬底以获得沟槽，通过化学气相沉积工艺沉积电介质填充沟槽，最后利用化学机械研磨工艺去除硬掩模层并停留在半导体衬底表面。参见图1A-图1D示出了典型的深沟槽隔离结构的制备过程中形成的器件的结构示意图，其中，如图1A所示，提供半导体衬底100，在半导体衬底100上形成硬掩模层101和图案化的光刻胶掩膜层102，图案化的光刻胶掩膜层102露出拟形成沟槽的区域；如图1B所示，以图案化的光刻胶掩膜层102为掩膜刻蚀硬掩膜层101以形成图案化的硬掩模层，以图案化的硬掩模层101为掩膜刻蚀半导体衬底100形成沟槽103；如图1C所示，执行化学气相沉积工艺形成填充沟槽103并覆盖半导体衬底100表面的填充层104；如图1D所示，执行化学机械研磨工艺，以移除半导体衬底100表面的和沟槽103以外的填充层。由于沟槽尺寸较大，晶圆上的图形分布不规则，研磨过程难以控制，使得沟槽103内的填充层104被过研磨以出现碟形凹陷(dishing)，同时，半导体衬底表面均匀性较差且容易产生颗粒污染，如图1D所示。
一种控制碟形凹陷的方法，是在沉积填充层之前在衬底表面形成阻挡层(如SiN层)，以通过后续的化学机械研磨过程中控制阻挡层和填充层的移除速率的差异，来控制碟形凹陷。然而，这种方法中，化学机械研磨工艺需要特定的研磨液，增加成本和工艺复杂度，并且由于晶圆上图案分布密度不均匀，通过控制阻挡层的移除速率，并不能很好的控制沟槽中填充层的去除速率，最终仍然影响沟槽的碟形凹陷和均匀性，进而影响隔离结构的台阶高度平整性和拐角损伤的控制。
本发明提供了一种半导体器件的制造方法和半导体器件，用以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底中形成沟槽；
形成填充所述沟槽并覆盖所述半导体衬底表面的填充层；
形成覆盖所述填充层的阻挡层；
执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面；
执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。
示例性地，形成覆盖所述填充层的阻挡层后，所述阻挡层位于所述沟槽中的所述填充层的表面的部分的厚度较所述阻挡层位于所述半导体衬底表面的所述填充层的表面的部分的厚度大。
示例性地，所述阻挡层包括光刻胶层。
示例性地，形成覆盖所述填充层的阻挡层的步骤包括在温度范围为200℃-240℃的温度下对所述光刻胶层进行硬烘
示例性地，在形成所述填充层的步骤中，所述沟槽中填充的所述填充层表面高于所述半导体衬底的表面。
示例性地，在执行化学机械研磨工艺步骤之后，所述沟槽的所述填充层表面至少剩余部分所述阻挡层。
示例性地，所述执行化学机械研磨工艺的步骤包括第一化学机械研磨和第二化学机械研磨，
所述第一化学机械研磨至少移除所述半导体衬底表面的所述填充层表面的所述阻挡层，同时所述沟槽中的所述填充层表面至少剩余部分所述阻挡层；
所述第二化学机械研磨移除部分所述半导体衬底表面的所述填充层，使所述半导体衬底表面剩余的所述填充层的表面不高于所述沟槽的所述填充层的表面。
示例性地，在所述第一化学机械研磨中，所述填充层和所述阻挡层的去除速率的比值范围为1:3-1:2；和/或在所述第二化学机械研磨中，所述填充层和所述阻挡层的去除速率的比值范围为5:1-6:1。
示例性地，所述沟槽204的侧壁倾角θ的范围为110°-135°。
示例性地，在执行刻蚀工艺之后还包括：
在所述半导体衬底表面和所述沟槽中的所述填充层表面形成覆盖层；
在所述沟槽上的所述覆盖层中形成通孔；
通过所述通孔去除所述填充层，以形成空腔结构。
本发明还提供了一种半导体器件，采用如上任意一项所述的方法制备。
根据本发明的半导体器件的制造方法和半导体器件，在沟槽中填充了填充层之后，通过化学机械研磨工艺去除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，并且半导体衬底表面剩余的填充层表面不高于沟槽中的填充层表面，通过控制半导体衬底表面的填充层的去除速率，有效避免了过研磨在沟槽中形成碟形凹陷的可能性；同时，通过刻蚀工艺去除沟槽之外的填充层，可以精确控制填充层的去除量，避免直接通过化学机械研磨进行移除的过程中因不同区域图案差异和不同膜层研磨速率差异导致晶圆表面填充层不均匀去除速率，进一步，由于半导体衬底表面剩余的填充层表面不高于沟槽中填充层表面，在刻蚀去除半导体衬底表面的填充层的过程中不会对沟槽中的填充层进行过蚀刻，也进一步避免过刻蚀产生凹陷缺陷的可能性，最终使沟槽隔离结构中的碟型凹陷显著减小；同时，最终步骤采用刻蚀去除半导体衬底表面的填充层，也避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面,确保器件的电学性能(电信号和声信号谐振频率)稳定。同时，根据本发明的方法，有效简化了工艺流程，降低了生产成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为根据一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图；
图2A-图2G为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图；
图3为根据本发明的一个实施例的一种半导体器件的制造方法的流程图；
图4A-图4D为根据本发明的另一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的半导体器件的制造方法和半导体器件。显然，本发明的施行并不限于半导体领域技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
实施例一
由于在形成沟槽隔离结构的过程中，通过化学机械研磨去除填充沟槽的填充层的过程中，由于沟槽尺寸较大，研磨过程难以控制，使得沟槽内的填充层被过研磨以出现碟形凹陷(dishing)，同时，半导体衬底表面均匀性较差且容易产生颗粒污染，最终导致形成的沟槽隔离结构不能满足要求。
为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底中形成沟槽；
形成填充所述沟槽并覆盖所述半导体衬底表面的填充层；
形成覆盖所述填充层的阻挡层；
执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面；
执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。
下面参考图2A-图2G和图3对根据本发明的半导体器件的制造方法进行示意性说明，其中图2A-图2G为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图；图3为根据本发明的一个实施例的一种半导体器件的制造方法的流程图。
首先，参看图3，执行步骤S1：提供半导体衬底，在所述半导体衬底中形成沟槽。
如图2B所示，示出了本发明一个实施例中的在半导体衬底200上形成沟槽204的结构示意图。半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)绝缘体上锗(GeOI)等。优选地，半导体衬底200可以为硅衬底。虽然在此描述了可以形成半导体衬底200的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。此外，半导体衬底200可以被划分有源区，和/或半导体衬底200中还可以形成有掺杂阱(未示出)等等。
示例性的，参照图2A，在半导体衬底200上形成沟槽204的方法包括：在半导体衬底200上形成热氧化层201，硬掩模层202以及图形化的光刻胶层203，其中图形化的光刻胶层203定义拟在半导体衬底200上形成沟槽的区域；以图形化的光刻胶层203为掩膜刻蚀硬掩模层202和热氧化层201，以形成拟刻蚀半导体衬底200形成沟槽的掩膜层；以经过刻蚀够的硬掩膜层202和热氧化层201为掩膜刻蚀半导体衬底200，最终形成位于半导体衬底200中的沟槽204；最后，去硬掩膜层202。
其中，以图形化的光刻胶层203为掩膜刻蚀硬掩模层202和热氧化层201之后，采用灰化，湿法清洗等去除光刻胶层203。以经过刻蚀够的硬掩膜层202和热氧化层201为掩膜刻蚀半导体衬底200通过湿法刻蚀工艺去除硬掩膜层202，热氧化层201用以保护半导体衬底在湿法刻蚀工艺以及后续刻蚀工艺中免受损伤。
示例性的，热氧化层的厚度为50-200埃。
示例性的，硬掩膜层采用氧化硅层201。
根据本发明的一个示例，沟槽宽度为4μm-9μm，深度为3μm-5μm。示例性的，沟槽侧壁具有一定的倾角，如图2B所示，沟槽204的侧壁倾角θ的范围为110°-135°。将沟槽倾角设置在110°-135°的范围内，有利于改善后续填充层填充时，在沟槽拐角处的成膜均匀性，也有利于后续进行阻挡层覆盖时，改善阻挡层在沟槽表面的均匀性，以更好的控制研磨工艺的稳定。
接着，继续参看图3，执行步骤S2：形成填充所述沟槽并覆盖所述半导体衬底表面的填充层。
参看图2C，其示出了形成填充沟槽并覆盖半导体衬底表面的填充层之后的半导体器件的结构示意图。其中填充层205填充沟槽204，并覆盖在半导体衬底200表面的热氧化层201上。
示例性的，填充层205的材料包括氧化硅、多晶硅等。
示例性的，形成填充层205的方法包括化学气相沉积工艺、物理气相沉积工艺等。
在根据本发明的一个示例中，采用化学气相沉积工艺形成氧化硅作为填充层205填充沟槽204和覆盖半导体衬底200。
示例性的，为了保证沟槽被完全填充，往往执行足够长时间的沉积工艺，以使沟槽204内填充的填充层205的表面高于半导体衬底200的表面。
在根据本发明的一个示例中，沟槽204内填充的填充层205的表面较半导体衬底200表面高1000-1500埃，以使后续去除沟槽204以外的填充层205时，所采用的化学机械研磨工艺或刻蚀工艺具有较大的工艺窗口。
接着，继续参看图3，执行步骤S3：形成覆盖所述填充层的阻挡层。
参看图2D，其示出了形成覆盖填充层的阻挡层之后的半导体器件的结构示意图。如图2D所示，形成阻挡层206，阻挡层206覆盖位于半导体衬底200之上的填充层205和填充在沟槽204中的填充层205。
示例性的，所述阻挡层的材料包括氮化硅、光刻胶层或者两者的组合等。
在本实施例中，采用光刻胶层作为阻挡层。采用光刻胶层作为阻挡层，一方面使得形成阻挡层的工艺简单，成本低，另一方面，可以通过在化学机械研磨工程中精准控制半导体衬底表面填充层与沟槽内填充层表面的光刻胶层的高度差，进而可以改善沟槽隔离结构的碟形凹陷(dishing)缺陷。同时，采用光刻胶层作为阻挡层，较传统硬掩膜(如氮化硅)作为阻挡层，容易去除，有效配合后续去除填充层工艺中的移除步骤(化学机械研磨和刻蚀工艺)，有效简化了工艺流程，降低了生产成本。
示例性的，形成光刻胶阻挡层的工艺包括旋涂、软烘(Soft bake)和曝光后烘烤、硬烘(Hard bake)。其中，软烘(Soft bake)和曝光后烘烤的温度范围为105-130℃；硬烘(Hard bake)的温度范围为200-240℃。经过上述过程形成的光刻胶阻挡层克服光刻胶层作为掩膜层时的流动性问题，避免在沟槽中形成凹坑，同时较填充层(氧化硅)具有较大的硬度，较低的化学机械研磨速率；在刻蚀步骤中较填充层容易被刻蚀，使光刻胶阻挡层有效配合了填充层的移除。
在根据本发明的一个示例中，如图2D所示，所述阻挡层206位于所述沟槽204中的所述填充层205的表面的部分的厚度较所述阻挡层206位于所述半导体衬底200表面的所述填充层205的表面的部分的厚度大。
将阻挡层206设置为位于沟槽204中的部分的厚度位于半导体衬底上的部分的厚度大，使得后续在化学机械研磨去除位于半导体衬底上的阻挡层206之后，在沟槽204的表面仍覆盖有阻挡层206，因此，在研磨去除半导体衬底表面的填充层时，沟槽204中的填充层表面仍覆盖有阻挡层，控制研磨去除半导体衬底表面的填充层的速率，就可以避免凹槽中填充层过研磨的发生，进而避免过研磨产生碟型沟槽(dishing)缺陷。
接着，继续参看图3，执行步骤S4：执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面。
参看图2F，其示出了执行化学机械研磨工艺之后的半导体器件的结构示意图。如图2F所示，经过化学机械研磨之后，半导体衬底200上填充层205上的覆盖的阻挡层206被完全去除，同时半导体衬底200上填充层205被部分去除，以使得半导体衬底200上填充层205的表面低于填充于沟槽204中的填充层205表面。
在本发明中，通过化学机械研磨工艺去除所述半导体衬底表面的阻挡层，使所述半导体衬底表面至少剩余部分所述填充层，通过在化学机械研磨中控制填充层的去除速率，在完全去除半导体衬底上的填充层之前就停止研磨工艺，有效避免了过研磨的发生，避免了形成碟形凹陷的可能性。这一过程，由于先去除阻挡层后去除填充层，在完全去除半导体衬底上的填充层之前就停止研磨工艺，不需要对化学机械研磨工艺进行精确控制，减少了研磨液成本，简化了工艺过程。
需要理解的是，本实施例中，在化学机械研磨工艺中去除半导体衬底表面的阻挡层的同时，部分去除半导体衬底表面的填充层仅仅是示例性的，本领域技术人员应当理解，去除部分或者不去除半导体衬底表面的填充层均适用于本发明。
示例性的，在执行化学机械研磨工艺步骤之后，所述沟槽的所述填充层表面至少剩余部分所述阻挡层。如图2F所示，在沟槽204中的填充层205表面还剩余阻挡层206。通过沟槽204中剩余阻挡层206可以进一步确保沟槽中填充层的去除速率低于半导体衬底表面的填充层的去除速率，进一步避免过研磨导致沟槽出现凹陷的缺陷。
在根据本发明的一个示例中，执行化学机械研磨工艺的步骤包括第一化学机械研磨和第二化学机械研磨，
所述第一化学机械研磨至少移除所述半导体衬底表面的所述填充层表面的所述阻挡层，同时所述沟槽中的所述填充层表面至少剩余部分所述阻挡层；
所述第二化学机械研磨移除部分所述半导体衬底表面的所述填充层，使所述半导体衬底表面剩余的所述填充层的表面不高于所述沟槽的所述填充层的表面。
如图2E所示，执行第一化学机械研磨之后，移除半导体衬底200表面的阻挡层206和部分填充层205，同时移除了沟槽204中的填充层205表面的部分阻挡层206，使得半导体衬底200表面的填充层205的表面与沟槽204中的填充层205表面的阻挡层206的表面齐平。
示例性的，第一化学机械研磨采用高研磨速率，例如在高转速、高压力下和高研磨液流量下进行。
在根据本发明的一个示例中，填充层为氧化硅层，阻挡层为光刻胶层，在第一化学机械研磨中研磨台/研磨头转速比的范围为93/87-113/111，研磨头压力的范围为4-4.5psi，研磨液流量范围200-250ml/min。其中，氧化硅层和光刻胶层的去除速率的比值范围为1:3-1:2。
在第一化学机械研磨中，完全去除半导体衬底上的阻挡层。
在根据本发明的一个示例中，在第一化学机械研磨中，完全去除半导体衬底上的阻挡层之后，部分去除半导体衬底上的填充层，使所述半导体衬底表面剩余第一厚度的所述填充层。由于在第一化学机械研磨中以去除半导体衬底上的阻挡层为主，预留第一厚度的填充层，避免阻挡层去除过多，从而避免过研磨导致沟槽表面出现碟形凹陷缺陷。
在此步骤中，设置光刻胶层阻挡层的去除速率大于氧化硅层填充层的去除速率，可以减少第一化学机械研磨的时间。
如图2E所示，半导体衬底200表面剩余第一厚度H1的填充层205。
在根据本发明的一个示例中，在执行完第一化学机械研磨之后在半导体衬底200上剩余的填充层205的第一厚度H1的范围为2000-2500埃。
示例性的，第二化学机械研磨在第一化学机械研磨的基础上，采用低研磨速率，例如在低转速、低压力下和低研磨液流量下进行。
在根据本发明的一个示例中，填充层为氧化硅层，阻挡层为光刻胶层，在第二化学机械研磨中，研磨台/研磨头转速比的范围为65/55-90/85，研磨头压力的范围为2.5-3.2psi，研磨液流量范围150-200ml/min。其中，氧化硅层和光刻胶层的去除速率的比值范围为5:1-6:1。由于氧化硅层的去除速率远高于光刻胶层的去除速率，最终位于沟槽中氧化硅填充层205表面的光刻胶阻挡层206的表面高于位于半导体衬底200上的氧化硅填充层205的表面，如图2F所示。
在这一步骤中，去除半导体衬底上部分剩余的填充层，利用扭力终点侦测(motortorque endpoint detection)手段将研磨停止在阻挡层上。
在根据本发明的一个示例中，在第二化学机械研磨中，去除半导体衬底表面部分剩余的填充层之后，半导体衬底表面剩余第二厚度的填充层，在这一步骤中，剩余第二厚度的填充层是为了避免完全去除填充层之后，在后续刻蚀工艺中半导体衬底表面得不到保护而形成颗粒或者凹陷等缺陷。同时，剩余第二厚度的填充层，使后续刻蚀工艺去除剩余填充层的时间减少，提高工艺流程效率。
在此步骤中，设置氧化硅层填充层的去除速率大于光刻胶层阻挡层的去除速率，可以减少第二化学机械研磨的时间。
如图2F所示，半导体衬底200表面剩余第一厚度H2的填充层205，沟槽204中的填充层205表面剩余厚度为H3的光刻胶阻挡层206。
在根据本发明的一个示例中，在执行完第二化学机械研磨之后在半导体衬底200上剩余的填充层205的第二厚度H2的范围为500-1000埃，沟槽204中的填充层205表面剩余光刻胶阻挡层206的厚度H3的范围为200-500埃。
接着，继续参看图3，执行步骤S5：执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。
参看图2F，示出了执行了刻蚀工艺之后的半导体器件的结构的示意图。其中，沟槽204中的填充层205的表面与半导体衬底200的表面齐平。形成的沟槽204作为隔离结构时，碟形凹陷显著减小(小于100埃)，半导体衬底200表面没有颗粒等污染物缺陷。
示例性的，刻蚀工艺可以是湿法刻蚀工艺，也可以是干法刻蚀工艺，在此并不限定。
根据本发明的一个示例中，半导体衬底表面还形成有热氧化层，在此步骤中同时去除热氧化层。由于通过刻蚀工艺去除所述半导体衬底表面的剩余的所述填充层、所述沟槽表面的剩余的所述阻挡层和部分所述填充层，可以精确控制填充层的去除量，避免直接通过化学机械研磨进行移除的过程中因不同区域图案差异和不同膜层研磨速率差异导致晶圆表面不均匀和缺陷产生，使沟槽隔离结构中的碟型凹陷显著减小，也避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面,确保器件的电学性能(电信号和声信号谐振频率)稳定。
实施例二
在一种采用沟槽作为空腔结构的应用中，往往通过在沟槽中填充填充层作为牺牲层，通过在覆盖在沟槽中填充层表面的覆盖层中形成通孔，通过通孔去除沟槽中的填充层后得到释放牺牲层之后的空腔结构。由于在沟槽中填充填充层的过程中，形成碟形缺陷，往往使覆盖在在沟槽中填充层表面的覆盖层难以达到器件性能要求，最终无法形成需要的空腔结构。为了解决这一技术问题，本发明的一种半导体器件的制造方法，可以形成满足要求的空腔结构。
下面，参看图4A-图4D为根据本实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图。
在本实施例中，为了形成空腔结构，先形成填充了填充层的沟槽结构，具体的步骤参见实施例一中参照图2A-图2F描述的过程，其形成的填充了填充层的沟槽显著改善了碟形缺陷，并且避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面。下面对形成填充了填充层的沟槽结构后，进一步形成空腔结构的半导体器件的制备过程进行进一步的说明。
具体的，在形成填充了填充层的沟槽结构的执行刻蚀工艺后，形成空腔结构的步骤包括：
在所述半导体衬底表面和所述沟槽中的所述填充层表面形成覆盖层。
在所述沟槽上的所述覆盖层中形成通孔；
通过所述通孔去除所述填充层，以形成空腔结构。
下面参看图4A-图4D对形成空腔结构的步骤进行示例性说明。
参看图4A，示出了在半导体衬底表面和沟槽中的填充层表面形成覆盖层的结构示意图。如图4A所示，在半导体衬底200表面和沟槽204的填充层205的表面覆盖覆盖层207。由于，在前期形成的填充了填充层的沟槽显著改善了碟形缺陷，并且避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面，在此步骤中形成的覆盖层具有均匀一致的厚度，也与半导体衬底之间不存在颗粒污染物等缺陷，表面平整。
在根据本发明的一个示例中，在形成的空腔结构上方还形成有MEMS器件结构。在本实施例中，在形成的空腔结构上方形成的覆盖层中形成有金属层。
需要理解的是，本实施例以在覆盖层中形成金属层为示例进行说明仅仅是示例性的，本领域技术人员应当理解，在覆盖层中形成或者不行成器件结构，或者在覆盖层中形成其他形式的器件结构均适用于本发明。
如图4A所示，在覆盖层207上还形成有图案化的掩膜层208，图案化的掩膜层208定义覆盖层207中拟形成金属层的区域。
示例性的，覆盖层207包括AlN层。
进一步，示例性的，通过物理气相沉积工艺形成上述覆盖层206。
示例性的，掩膜层208包括光刻胶层。
进一步，示例性的，通过旋涂、曝光、显影等工艺形成上述掩膜层208。
参看图4B，以图案化的掩膜层208为掩膜，刻蚀覆盖层207，以在覆盖层207中形成沟槽209，沟槽209用于填充金属层。
在以图案化的掩膜层208为掩膜刻蚀覆盖层207后，去除掩膜层208，并通过沉积、化学机械研磨等工艺形成填充沟槽209的金属层210，如图4C所示。在形成金属层210之后，继续沉积覆盖层207以保护金属层210，其中，两次形成的覆盖层207形成为一体结构(如在图4C中示出的)。
如图4C所示，为了去除填充在沟槽中的填充层205，以释放出空腔结构，在覆盖层207中形成通孔211。
示例性的，形成通孔211的方法包括，在覆盖层207上形成图案化的掩膜层，所述图案化的掩膜层露出拟形成通孔211的区域；以图案化的掩膜层为掩膜，刻蚀覆盖层207，以在覆盖层207中形成通孔211。
最后，通过湿法刻蚀工艺，通过通孔211去除沟槽中的填充层205，最终形成释放的空腔结构，如图4D所示。
由于在前期形成的填充了填充层的沟槽显著改善了碟形缺陷，在此实施例中形成的空腔结构的高度于最初形成的沟槽的深度一致，从而使形成的MEMS器件的结构尺寸可控，从而能器件的电学性能(电信号和声信号谐振频率)稳定；同时，在前期形成填充了填充层的沟槽的过程中避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面，在这一实施例中形成的具有空腔结构的MEMS器件中，空腔上覆盖的覆盖层与半导体衬底之间不存在颗粒污染物等缺陷，表面平整。
实施例三
本发明还提供了一种半导体器件，包括根据如实施例一所述的半导体器件的制造方法制造的半导体器件。
由于在沟槽中填充填充层之后，通过化学机械研磨工艺以及刻蚀工艺去除沟槽之外的填充层，可以精确控制填充层的去除速率和去除量，避免直接通过化学机械研磨进行移除的过程中因不同区域图案差异和不同膜层研磨速率差异导致晶圆表面不均匀和缺陷产生，使沟槽隔离结构中的碟型凹陷显著减小，也避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面,确保器件的电学性能(电信号和声信号谐振频率)稳定。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成沟槽；
形成填充所述沟槽并覆盖所述半导体衬底表面的填充层；
形成覆盖所述填充层的阻挡层；
执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面；
执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。
2.根据权利要求1所述的方法，其特征在于，所述阻挡层包括光刻胶层。
3.根据权利要求2所述的方法，其特征在于，形成覆盖所述填充层的阻挡层的步骤包括在温度范围为200℃-240℃的温度下对所述光刻胶层进行硬烘。
4.根据权利要求1所述的方法，其特征在于，在形成所述填充层的步骤中，所述沟槽中填充的所述填充层表面高于所述半导体衬底的表面。
5.根据权利要求1所述的方法，其特征在于，在执行化学机械研磨工艺步骤之后，所述沟槽的所述填充层表面至少剩余部分所述阻挡层。
6.根据权利要求1所述的方法，其特征在于，所述执行化学机械研磨工艺的步骤包括第一化学机械研磨和第二化学机械研磨，
所述第一化学机械研磨至少移除所述半导体衬底表面的所述填充层表面的所述阻挡层，同时所述沟槽中的所述填充层表面至少剩余部分所述阻挡层；
所述第二化学机械研磨移除部分所述半导体衬底表面的所述填充层，使所述半导体衬底表面剩余的所述填充层的表面不高于所述沟槽的所述填充层的表面。
7.根据权利要求5所述的方法，其特征在于，在所述第一化学机械研磨中，所述填充层和所述阻挡层的去除速率的比值范围为1:3-1:2；和/或在所述第二化学机械研磨中，所述填充层和所述阻挡层的去除速率的比值范围为5:1-6:1。
8.根据权利要求1所述的方法，其特征在于，所述沟槽的侧壁倾角θ的范围为110°-135°。
9.根据权利要求1所述的方法，其特征在于，执行刻蚀工艺之后还包括：
在所述半导体衬底表面和所述沟槽中的所述填充层表面形成覆盖层；
在所述沟槽上的所述覆盖层中形成通孔；
通过所述通孔去除所述填充层，以形成空腔结构。
10.一种半导体器件，其特征在于，采用如权利要求1-10任意一项所述的方法制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010582086.9A CN113830726A (zh) | 2020-06-23 | 2020-06-23 | 一种半导体器件的制造方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010582086.9A CN113830726A (zh) | 2020-06-23 | 2020-06-23 | 一种半导体器件的制造方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113830726A true CN113830726A (zh) | 2021-12-24 |
Family
ID=78964205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010582086.9A Pending CN113830726A (zh) | 2020-06-23 | 2020-06-23 | 一种半导体器件的制造方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113830726A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115951509A (zh) * | 2023-03-13 | 2023-04-11 | 济南晶正电子科技有限公司 | 电光晶体薄膜、制备方法及电子元件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020068413A1 (en) * | 2000-12-01 | 2002-06-06 | Akito Konishi | Process of manufacturing semiconductor device |
| KR20040007993A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20060038243A (ko) * | 2004-10-29 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 트렌치 갭필 방법 |
| CN103151297A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103681445A (zh) * | 2012-09-06 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构及其制作方法 |
| CN104576500A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 增加浅沟槽隔离结构表面悬突高度的方法 |
| CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN110364476A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
-
2020
- 2020-06-23 CN CN202010582086.9A patent/CN113830726A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020068413A1 (en) * | 2000-12-01 | 2002-06-06 | Akito Konishi | Process of manufacturing semiconductor device |
| KR20040007993A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20060038243A (ko) * | 2004-10-29 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 트렌치 갭필 방법 |
| CN103151297A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103681445A (zh) * | 2012-09-06 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构及其制作方法 |
| CN104576500A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 增加浅沟槽隔离结构表面悬突高度的方法 |
| CN106684030A (zh) * | 2015-11-06 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN110364476A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115951509A (zh) * | 2023-03-13 | 2023-04-11 | 济南晶正电子科技有限公司 | 电光晶体薄膜、制备方法及电子元件 |
| CN115951509B (zh) * | 2023-03-13 | 2023-06-02 | 济南晶正电子科技有限公司 | 电光晶体薄膜、制备方法及电子元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| EP0609551B1 (en) | Method of planarizing a semiconductor device | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| JPH09162292A (ja) | 半導体装置の製造方法 | |
| US6080628A (en) | Method of forming shallow trench isolation for integrated circuit applications | |
| US6117748A (en) | Dishing free process for shallow trench isolation | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US7041547B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| CN113830726A (zh) | 一种半导体器件的制造方法和半导体器件 | |
| EP0954022A1 (en) | Method for providing shallow trench isolation of transistors | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| JP2002134466A (ja) | 半導体装置の製造方法 | |
| US6383933B1 (en) | Method of using organic material to enhance STI planarization or other planarization processes | |
| US5880005A (en) | Method for forming a tapered profile insulator shape | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| KR19990004561A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP3257511B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| JP2001093972A (ja) | 半導体装置の製造方法 | |
| KR100502098B1 (ko) | 게이트 전극 선폭의 균일도가 향상된 반도체 제조방법 | |
| US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
| KR100829375B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR0142984B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH1167891A (ja) | 素子分離体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |