JPH0936073A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 化学的機械研磨の終点検出を有効に行うため
に、被研磨膜と終点検出用膜の選択比を上げる。 【解決手段】 半導体基板２０上に形成される段差の凸
状部となる部分の上に、中間層３２形成し、この中間層
３２を覆い段差の凹状部３４を充填するかたちで、中間
層３２より被研磨速度が遅い被研磨層３６を形成した
後、この被研磨層３６から中間層３２にかけて研磨を行
う。この場合、中間層３２の下に被研磨層３６より被研
磨速度が遅いストッパ層３０を形成しておくこともでき
る。研磨では、研磨機の回転トルクの一定値以上の変動
や干渉色により、研磨の終点検出ができる。本発明をト
レンチ素子分離に用いた場合、基板側に保護層２８を設
けるとよい。また、中間層３２については、ＢＰＳＧ膜
を用いたり、ポリシリコン膜の場合は予め窒化すると、
被研磨層３６の充填性の面で好ましい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、とりわけ半導体基板の表面の段差を平坦化する
ための化学的機械研磨について、その研磨の終点制御に
関する。

【０００２】

【従来の技術】化学的機械研磨により段差を平坦化する
手法は、近年、一般的に用いられるようになりつつあ
る。その一方、研磨の終点を制御する方法として、色々
な方法が試みられているが、精度の面から決定的な方法
がないのが実状である。

【０００３】いままで試みられてきた研磨の終点を制御
する方法は、大まかには、終点を検出しない方法と、検
出する方法とに分類することができる。終点を検出しな
い方法として、最も単純には、予め、時間と研磨量との
関係を条件出ししておき、この条件にもとづいて、研磨
量の制御を時間のみで行う方法がある。しかし、化学的
機械研磨に用いられる研磨用のクロスは、磨耗により表
面状態が変化し、同じ研磨用クロスを使用していると、
研磨速度が変動する。したがって、この研磨時間のみで
制御する方法を、例えばトレンチ素子分離のような、厳
密な終点制御を要求されるプロセスに用いると、歩留り
の低下を招いてしまう。

【０００４】そこで、厳密に終点制御をするためには、
終点検出の精度を上げ、あるいは、終点を検出しない場
合でも、研磨量をうまく制御するための工夫が必要であ
る。従来技術１ 終点を検出する方法として、主なものには、研磨機の回
転トルクをモニタする方法と、研磨と並行して残膜の厚
さをモニタする方法とがある。

【０００５】研磨機の回転トルクをモニタする方法は、
一般に、図８（Ａ）に示すように、回転トルクを電流等
の電気信号でモニタするものが多い。このモニタ用の電
気信号は、同じ膜を研磨している間は、ほとんど変化し
ない。このため、この方法で終点を検出するためには、
研磨したい被研磨膜の下に、被研磨速度が異なる終点検
出用の膜を設け、その境目の電気信号の変化を読み取る
必要がある。

【０００６】一方、研磨と並行して残膜の厚さをモニタ
する方法は、残膜の厚さを管理することができるので、
被研磨膜の下に他の膜を設ける必要がないという利点が
ある。したがって、この方法は、特に単層膜の平坦化の
場合でも有効な方法である。具体的には、図８（Ｂ）に
示すように、レ−ザ膜厚計１４で光学的に残膜の厚さを
測定している。しかし、このようなポイント測定で研磨
の終点検出を行うためには、面内のバラツキがある程度
抑えられていることが前提である。このため、半導体基
板２や研磨そのもののバラツキを考慮すると、未だ実用
に耐える精度を得るに至っていない。

【０００７】従来技術２ 終点検出を行わない方法では、研磨の仕上がり精度を向
上させるために、被研磨膜に対して被研磨速度が遅い膜
をストッパとして用いる方法が、いくつか試みられてい
る。例えば、公開特許公報の昭６０−３９８３５，平３
−１１０９１，平５−２１８０００，平６−４５４３２
に開示されている。これらの方法には、ストッパ膜を段
差の凸状部に設ける場合，凹状部に設ける場合，全面に
設ける場合の３通りがある。ストッパ膜は、いずれの場
合でも、研磨の均一性を補うのに有効に働くことが確認
されている。

【０００８】

【発明が解決しようとする課題】上記した従来技術１，
２において、最も重要な要素は、被研磨膜と、前記終点
検出用の膜またはストッパ膜との被研磨速度の選択比で
ある。この選択比が大きいほど、これらの膜を有効に機
能させることができるからである。

【０００９】しかし、従来から試みられてきた終点検出
用の膜やストッパ膜では、前記した厳密な終点制御を要
求されるプロセスに用いるには、その選択比が十分とは
言えない。具体的な例を示すと、一般的な被研磨膜とし
ては、ＣＶＤ法により成膜された酸化シリコン膜が用い
られ、この場合の終点検出用の膜やストッパ膜として
は、酸化シリコン膜より被研磨速度が遅い膜、例えば窒
化シリコン膜が用いられる。このときの選択比、すなわ
ち、窒化シリコン膜に対する酸化シリコン膜の被研磨速
度の比は、３〜５倍程度であった。

【００１０】さらに選択比を上げるには、さらに被研磨
速度が遅い、すなわち硬い膜が必要である。このため、
窒化ホウ素膜等のセラミックの膜，ＣＶＤ法により成膜
されたダイヤモンドの膜なども検討されているが、これ
らの膜の成膜技術の完成度は、装置そのものも含めて未
だ実用的とは言い難い。

【００１１】本発明は、このような実状に鑑みて成され
たもので、前記問題点を解決するために、研磨の終点検
出を有効に行い、同時に大きな選択性のストッパ機能を
持つ膜構造の形成を含む半導体装置の製造方法を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】前記問題点に鑑み、本発
明者は、研磨により半導体基板の平坦化する半導体装置
の製造方法について鋭意考察を深めた結果、研磨の終点
検出を有効に行うために、被研磨層の下に、被研磨速度
の速い中間層を設ければよいことに至った。このように
すれば、被研磨層と中間層との間で大きな選択比を持た
せることができ、終点検出の精度を上げることができ
る。

【００１３】本発明に係る半導体装置の製造方法は、半
導体基板上に形成される段差の凸状部となる部分の上に
中間層を形成する工程と、この中間層を覆い段差の凹状
部を充填するかたちで、中間層より被研磨速度が遅い被
研磨層を形成する工程と、この被研磨層から中間層にか
けて研磨を行う工程とを少なくとも含むことを特徴とす
る。

【００１４】また、中間層の下に、さらに大きな選択比
を有するストッパ層を形成すれば、このストッパ層が研
磨の進行を阻止し、研磨後の形状を均一なものとするこ
とができる。具体的には、まず、半導体基板上の段差の
凸状部となる部分の上に、被研磨速度が遅い材料からな
るストッパ層を形成し、このストッパ層上に、被研磨速
度が速い材料からなる中間層を形成する。その後、中間
層を覆い段差の凹状部を充填するかたちで、被研磨層を
形成する。

【００１５】この膜構造を利用して有効な終点検出を行
うには、研磨機の回転トルクを監視し、回転トルクの大
きな変動を研磨の終点として検出することが好ましい。
被研磨層から中間層にかけて研磨を行うにしたがって、
研磨機の回転トルクが、とくに被研磨速度が異なる膜の
境目付近で大きく変動する。この回転トルクを監視し、
一定値以上の変動を検出して、研磨の終点とすることが
できる。

【００１６】本発明は、特に化学的機械研磨の場合に好
適である。ここで、化学的機械研磨とは、機械的な研磨
と同時に、表面の細かな凹凸を、塩基性の研磨剤で化学
的に除去する研磨方法をいう。この研磨方法は、極めて
平滑な表面が得られるという点で優れた研磨方法であ
る。しかし、化学的機械研磨では、比較的パタ−ンサイ
ズが小さな凸状部では化学的研磨がされやすいのに対
し、パタ−ンサイズが大きな凸状部では、研磨剤の浸透
が不十分で化学的研磨がされにくい傾向がある。このた
め、パタ−ンサイズが異なる段差があると、研磨量にバ
ラツキが生じてしまう。この研磨量のバラツキは、特
に、機械的研磨速度が遅い、すなわち硬い層を研磨する
ときに顕著となるため、前記被研磨層の研磨の際に生じ
ることがある。

【００１７】しかし、一旦、被研磨速度が速い前記中間
層が露出すると、以後は、研磨量のバラツキが小さくな
るように研磨がされる。表面から突出しているパタ−ン
サイズが大きな凸状部ほど研磨が進むのに対し、パタ−
ンサイズが小さな凸状部では、サイズが大きな周囲の凸
状部のパタ−ンに保護されて、研磨が進みにくくなるか
らである。中間層の研磨中に上記研磨量のバラツキが相
殺され、凸状部の高さが揃うと、以後は一様に研磨され
る。したがって、中間層の膜厚をある程度厚くしておけ
ば、研磨が終了した時点では、凸状部のサイズの違いに
よる前記研磨量のバラツキが相殺され、極めて平坦性が
よい表面を得ることができる。

【００１８】その後に、たとえ研磨をしすぎたとして
も、大きな選択比を持った前記ストッパ層が有効に機能
し、平坦性のよい表面形状が維持される。加えて、これ
らストッパ層や中間層により、後にデバイスを作り込む
凸状部表面への研磨時のダメージ導入が防止される。

【００１９】研磨の終点は、前記中間層または被研磨層
のいずれかの残膜の厚さに応じて変化する干渉色によ
り、検出することもできる。研磨が進む過程で、中間層
または被研磨層のいずれかの膜について、例えば凸状部
の周縁付近でテ−パ−ができ、残膜の厚さに応じた干渉
による色変化が現れる。この色変化の度合いを、例えば
目視で観察し、終点を検出すればよい。また、干渉色を
光学的に検出してもよい。

【００２０】被研磨層が酸化シリコンの場合には、中間
層はポリシリコンからなり、ストッパ層は窒化シリコン
からなることが好ましい。これにより、中間層は、被研
磨層の酸化シリコンに対して１０〜１５倍、ストッパ層
の窒化シリコンに対しては３０〜７５倍もの選択比をと
ることができる。

【００２１】このような半導体装置の製造方法は、トレ
ンチ素子分離の形成に好適に実施できる。トレンチ素子
分離のように研磨量が多い場合であっても、本発明によ
り厳密な終点制御を行うことができるからである。トレ
ンチ素子分離においては、ストッパ層を形成する前に保
護層を形成しておくことが好ましい。トレンチ素子分離
においては、その後、ストッパ層を除去する必要がある
が、このストッパ層を除去する際に、前記保護層が半導
体基板の表面を保護する。したがって、半導体基板の表
面が、エッチングされたり、面荒れを起こしたりするこ
とがない。

【００２２】トレンチ素子分離において被研磨層が酸化
シリコンの場合、中間層はＢＰＳＧ膜からなり、ストッ
パ層は窒化シリコン膜からなることが好ましい。トレン
チ素子分離では、トレンチと基板の界面を安定にして分
離特性を向上する等の目的で、トレンチ内に絶縁物（被
研磨層）を埋め込む前にトレンチ内壁を薄く熱酸化する
ことがある。中間層としてポリシリコン膜等を用いた場
合、この熱酸化の際、ポリシリコン膜側壁に酸化膜が膨
出して開口部を狭めてしまう。そして、微細なトレンチ
内を被研磨層で充填する次工程で、トレンチ内が被研磨
層で完全に充填される前にその入口が塞がれて、内部に
空洞ができることがある。ＢＰＳＧ膜や窒化シリコン膜
は、ほどんど酸化されないことから、この空洞の発生を
有効に防止できる。

【００２３】同様な理由により、トレンチ素子分離に用
いる前記中間層は、そのパターン形成後に露出表面を窒
化してから、下層膜の加工を行うことが好ましい。中間
層の露出表面を予め窒化しておくことにより、熱酸化の
際に中間層が酸化されるのを抑制できるからである。

【００２４】

【本発明の実施の形態】以下に、本発明の半導体装置の
製造方法について、図面にもとづいて詳細に説明する。
ここで実際の半導体装置の製造方法の説明に先立ち、ま
ず、本発明を実施するために使用した化学的機械研磨の
装置について、図８（Ａ）を参照しながら説明する。

【００２５】同図に示すように、本実施例で用いる研磨
装置では、ウェ−ハ２をセットしたキャリア４を、ウェ
−ハ２の表面が定盤６に対抗するようにして、モ−タ８
にセットする。また、特に図示していないが、研磨剤
を、定盤６上の研磨用クロス１０の上に供給する。研磨
は、定盤６の回転数と、キャリア４の回転数と、キャリ
ア４を定盤６に押し付ける研磨圧力とを調整して行う。
このとき、絶縁膜をエッチングする意味で、研磨剤中に
水酸化カリウム（ＫＯＨ）などを添加し、塩基性雰囲気
で行う。モ−タ８の回転トルクは、電流計１２によりモ
ニタされている。

【００２６】この研磨装置は、あくまでも一例であり、
ウェ−ハ載置の方法、キャリア４や定盤６の数および構
成、研磨用クロス１０や研磨剤の種類などについては、
特に限定されるものではない。第１実施形態 本実施形態は、本発明に係る半導体装置の製造方法によ
り、トレンチ素子分離構造を形成する場合である。

【００２７】まず、図１（Ａ）に示すように、単結晶シ
リコン等からなる半導体基板２０に、例えば酸化シリコ
ンからなる熱酸化膜２２を、表面保護のために５ｎｍほ
ど形成する。この熱酸化膜２２の形成には、８５０℃の
熱酸化炉を用いることができる。

【００２８】つぎに、同図に示すように、例えば窒化シ
リコン膜２４を１００ｎｍほど成膜し、その上に、ポリ
シリコン膜２６を２００ｎｍほど成膜する。その後、同
図（Ｂ）に示すように、パタ−ンニングしたレジストを
マスクに、３段階のエッチングにより、ポリシリコン膜
２６，窒化シリコン膜２４，熱酸化膜２２を順次加工
し、開口させる。これにより、下から順に、熱酸化膜２
２からなる保護層２８，窒化シリコン膜２４からなるス
トッパ層３０，ポリシリコン膜２６からなる中間層３２
が各々形成される。このストッパ層３０と中間層３２と
は、後で説明する研磨工程において、研磨される速度が
相違する。中間層３２の厚さは、後で説明するように、
研磨の終点検出に適した値に決められている。

【００２９】続けて、半導体基板２０をエッチングし、
同図（Ｂ）に示すように、例えば５００ｎｍ程の深さの
トレンチ３４を形成する。その後、図示しないが、トレ
ンチ３４内に、９５０℃の熱酸化炉等で、例えば酸化シ
リコンからなる熱酸化膜を１０〜３０ｎｍほど形成す
る。そして、同図（Ｃ）に示すように、バイアスＥＣＲ
−ＣＶＤ法で、被研磨層３６として、例えば酸化シリコ
ン膜を１０００ｎｍほど堆積し、トレンチ３４内部を絶
縁物で完全に充填する。

【００３０】つぎに、図８（Ａ）に示し、先に説明した
研磨装置を用いて、化学的機械研磨を行う。このときの
研磨条件を、以下の表１に示す。この研磨条件は、絶縁
膜の研磨条件としては一般的なものである。ここで、研
磨剤としては、粉末状のシリカ（fumed-silica）を用
い、この研磨剤には、先に説明したようにＫＯＨが添加
されている。また、研磨用クロスとしては、研磨布圧縮
ウレタンパッド（Asker-C=90）を用いた。

【００３１】

【表１】 定盤回転数 ： ５０ｒｐｍ 研磨圧力 ： ５００ｇ／cm² 研磨剤 ： fumed-silica 研磨用クロス ： 研磨布圧縮ウレタンパッド;Ask
er-C=90 このような条件で化学的機械研磨を行うと、ウェ−ハ２
表面側の酸化シリコン膜３６が、トレンチによる段差の
凸状部上で盛り上がった部分から、化学的あるいは機械
的に除去され、次第に平坦化されていく。そして、前記
中間層３２のポリシリコン膜２６が表面に露出すると、
今度はポリシリコン膜２６を除去しながら、窒化シリコ
ン２４からなるストッパ層３０に向かって研磨が進んで
ゆく。

【００３２】次に、化学的機械研磨の終点検出につい
て、説明する。研磨の過程で、前記電流計１２の電流値
がモニタされおり、この電流値の変化を図２（Ｂ）に示
す。酸化シリコン膜３６を研磨している間、電流値は、
比較的高いレベルを示すが、研磨がポリシリコン膜２６
に移行すると、急激に低下する。その後、電流値は、し
ばらく低いレベルで推移した後、研磨が窒化シリコン膜
２４に移行すると、最初よりさらに高いレベルまで増え
る。

【００３３】この電流値の推移は、研磨する膜の被研磨
速度に対応している。すなわち、ポリシリコン膜２６の
被研磨速度は、酸化シリコン膜３６に対し１０〜１５
倍、窒化シリコン膜２４に対しては３０〜７５倍もある
ことを反映したものである。これは、モ−タ８の回転数
を一定にした場合、被研磨速度が遅い膜ほど、研磨時の
摩擦が大きくなり、モ−タ８にかかる負荷（回転トル
ク）も増大するからである。

【００３４】また、電流値が低いレベルで推移する時間
幅は、ポリシリコン膜２６からなる前記中間層３２の厚
さに対応している。終点検出を精度よく行うためには、
ある程度、中間層３２が厚いことが必要である。しか
し、逆に中間層３２が厚すぎると、却って段差を大きく
し、研磨量を増やしてしまう。すなわち、中間層３２の
厚さは、被研磨速度の相違が回転トルクの変動に十分に
反映される程度あればよく、本実施形態では０．２±
０．１μｍ程度が好ましい。

【００３５】本実施形態では、研磨機の回転トルクを、
前記電流計１２の電流値によりモニタし、電流値の一定
値以上の変動を、研磨の終点として検出する。具体的に
は、図２（Ｂ）に示すように、検出レベルＬを設定して
おき、電流値が検出レベルＬ以下となったとき、すなわ
ち電流値の降下線ａ−ｂと検出レベルＬとの交点を、研
磨の終点とした。なお、研磨の終点で研磨装置を停止さ
せると、ポリシリコン膜２６が残っていることもあるの
で、その後、所定時間だけ若干研磨をした後、研磨装置
を停止させてもよい。同様に、電流値の上昇線ｃ−ｄを
用いて終点検出を行うこともできる。また、電流値の一
定値以上の変動を検出するのに、電流値が変化する加速
度の大きさを用いることもできる。

【００３６】なお、比較のために、同図（Ａ）には、ポ
リシリコン膜２６からなる中間層３２がない場合の電流
値の変化を示す。酸化シリコン膜３６と窒化シリコン膜
２４との被研磨速度の比は、３〜５倍程度で、対ポリシ
リコン膜２６より１桁低い。このため、図２（Ａ）に示
すように、電流値のレベル変化が僅かなものとなる。こ
れに同図（Ｂ）を対比させると、ポリシリコン膜２６を
挿入した効果が、電流値の変化の上でもハッキリと表れ
ている。

【００３７】なお、研磨の終点は、残膜の厚さに応じて
変化する干渉色により、検出することもできる。研磨が
進む過程で、酸化シリコン膜３６またはポリシリコン膜
２６のいずれかの膜について、例えば凸状部の周縁付近
でテ−パ−ができ、残膜の厚さに応じた干渉による色変
化が現れる。この色変化の度合いを、目視で観察し、終
点を検出すればよい。また、干渉色を光学的に検出して
もよい。一般的には、ポリシリコン膜２６の干渉色を用
いると、終点検出が容易である。ポリシリコン膜２６は
被研磨速度が速いため色変化の度合いも大きく、しか
も、下のストッパ層３０の色変化の度合いは小さく、判
別し易いからである。

【００３８】そのまま研磨を続けても、被研磨速度が遅
い窒化シリコン膜２４が表面に露出した後は、これがス
トッパとして機能し、あまり研磨がされない。これによ
り、酸化シリコン膜３６の平坦化面３７の表面状態を平
坦性よいままで維持することができる。

【００３９】最後に、表面に露出した窒化シリコン膜２
４を、燐酸（Ｈ₃ ＰＯ₄ ）で除去し、トレンチ素子分離
が完成する。このとき、トレンチ３４に充填された酸化
シリコン膜３６の突出量を、窒化シリコン膜２４の膜厚
に揃えることができる。これは、上記した化学的機械研
磨の工程で、窒化シリコン膜２４がストッパとして有効
に機能し、それ以後、あまり研磨が進まないからであ
る。これにより、素子分離構造の形状を均一にすること
ができる。また、前記保護層２８により、半導体基板２
０の表面を保護し、面荒れを防止することができる。

【００４０】以後は、通常の工程、例えば半導体基板２
０の表面にトランジスタ等の素子を形成し、配線を行う
ことができる。なお、前記研磨過程において、前記段差
の凸状部のパタ−ンサイズに大小の差があると、このパ
タ−ンサイズに応じて研磨量のバラツキが生じることが
ある。一般に、化学的機械研磨では、比較的パタ−ンサ
イズが小さな凸状部では化学的研磨がされやすいのに対
し、パタ−ンサイズが大きな凸状部では、研磨剤の浸透
が不十分で化学的研磨がされにくいと考えられるためで
ある。このように研磨量のバラツキが化学的研磨のされ
方に原因があるとすると、研磨時間が長いほど顕著にな
る傾向があるはずである。

【００４１】この傾向を調べるため、凸状部のパタ−ン
サイズと研磨レ−トの関係を求め、その結果を図３
（Ａ）にグラフ化した。サンプルとしては、同図（Ｂ）
に示すように、シリコン基板上に各種パタ−ンサイズの
段差を形成し、これを酸化シリコン膜で覆ったものを用
いた。

【００４２】その結果、図３（Ａ）に示すように、比較
的に硬い、すなわち研磨速度が遅い酸化シリコンの場合
（Ｓｉ露出前）、パタ−ンサイズが小さい凸状部に比べ
て、パタ−ンサイズが大きい凸状部ほど研磨速度が遅く
なる傾向があることが確認できた。

【００４３】しかし、同図に示すように、研磨速度が速
いシリコンが露出すると（Ｓｉ露出後）、この関係が逆
転することも判った。これは、研磨がシリコンに移行
し、研磨速度が上がると、表面から突出しているサイズ
が大きな凸状部ほど研磨が早く進むのに対し、サイズが
小さい凸状部は、サイズが大きい周辺の凸状部に保護さ
れて、研磨が進みに難くなると考えられるからである。

【００４４】本発明は、この化学的機械研磨の特性を積
極的に利用したものである。すなわち、比較的硬い前記
酸化シリコン膜３６の研磨中に、このような研磨量のバ
ラツキが生じたとしても、次の比較的柔らかいポリシリ
コン膜２６を研磨している間に相殺させることができ
る。このためには、ポリシリコン膜２６からなる中間層
３２は、ある程度厚くなければならない。本実施形態の
場合、前記したように好ましい中間層３２の厚さは０．
２±０．１μｍであり、この範囲内では、研磨終了後に
おける研磨表面は極めて平坦性のよいものであった。

【００４５】第２実施形態 本実施形態は、厳密な終点制御のための前記中間層とし
て酸化されやすい膜を選択した場合でも、トレンチ内へ
の絶縁物（被研磨膜）の完全な充填を確保できる半導体
装置の製法についてのものである。

【００４６】図４は、先に説明した第１実施形態におけ
る図１（Ｂ）及び（Ｃ）の要部を、更に詳しく図示した
概略断面構造図である。なお、ここで、図１と重複した
構成については、同一符号を付して説明を省略する。第
１実施形態で述べたように、中間層３２，ストッパ層３
０，保護膜２８を順次加工した後、トレンチ３４を形成
する（図４（Ａ））。

【００４７】その後、同図（Ｂ）に示すように、内壁酸
化層３４ａを、熱酸化法によりトレンチ３４の内壁に形
成する。シリコン基板２０を熱酸化すると、体積が２倍
ほど膨張し、トレンチ３４の幅が少し狭くなる。内壁酸
化層３４ａの膜厚は、特に限定はないが、例えば１０〜
３０ｎｍ程度である。この内壁酸化層３４ａの形成は、
その後トレンチ３４内に充填される前記被研磨層３６の
密着性を高め、これら絶縁物と半導体基板２０との間に
安定な界面を実現することで、この界面を介してのリー
クを抑え、絶縁特性の向上を図ることを目的に行う。ま
た、被研磨層３６の充填を容易とするためトレンチの上
部及び下部コーナー部に丸みを帯びさせる、或いはトレ
ンチ形成時のエッチングダメージを除去する等の意味も
ある。

【００４８】中間層３２が酸化され易い場合（例えばポ
リシリコンからなる場合）、図示のように、この熱酸化
の際に中間層３２の露出表面も酸化されて、表面酸化層
３２ａが、中間層３２の表面側からトレンチ開口側壁に
かけて形成される。とくに、中間層３２がポリシリコン
からなる場合、シリコン基板２０より酸化速度が大きい
ため、表面酸化層３２ａの方が、内壁酸化層３４ａより
厚く形成される。

【００４９】ところで、一般に、微細化の観点では、ト
レンチによる素子分離領域の形成において、微細領域を
パターンニングするためのリソグラフィ技術のみなら
ず、細いトレンチを深く掘り下げるエッチング技術、こ
の微細領域に絶縁膜を充填するＣＶＤ技術が重要であ
り、これらの総合的な技術で微細化の限界が決定され
る。たとえば、トレンチの微細化に伴って、これを深く
掘り下げる場合にエッチングに寄与する反応種が入り込
み難くくなるほか、次に微細領域に絶縁物を充填する場
合、絶縁物でトレンチが満たされる前に、絶縁物の横方
向の被膜により開口部が塞がれてしまい、トレンチ内に
空洞が出来易くなる傾向が顕著となる。

【００５０】このトレンチ内での空洞の発生に関し、図
４（Ｃ）から判るように、前記表面酸化層３２ａの横方
向の厚みが大きいと、その分だけ、被研磨層３６を形成
する際に空洞３６ａの発生を助長する結果を招くことに
なる。図５は、研磨の終点制御性を高めるために前記中
間層３２を設けた場合でも、この空洞３６ａの発生を防
止するために、中間層３２として、熱酸化されないボロ
ン添加リン含有膜（ＢＰＳＧ：boro-phosphosillcate g
lass）を用いた場合を示している。同図（Ｂ）で内壁酸
化層３４ａを形成する際、この中間層３２は殆ど酸化さ
れずトレンチ３４の開口部が狭くならないため、次の同
図（Ｃ）の被研磨層３６の被膜工程では、トレンチ３４
内を被研磨層３６により完全に充填することができる。

【００５１】中間層３２の露出表面を予め窒化し、表面
酸化層３２ａの形成を抑制することによっても、同様な
効果を得ることができる。図６は、この空洞３６ａの発
生を防止するため、中間層３２表面を窒化する場合の概
略断面構造図である。まず、同図（Ａ）でトレンチ３４
が形成されるべき基板部分の上方に中間層３２をパター
ン形成した後、同図（Ｂ）に示すように、中間層３２の
露出表面を予め窒化して窒化層３２ｂを形成する。

【００５２】表面窒化の方法としては、例えばハロゲン
ランプを熱源とするランプアニール装置を用いた熱窒化
がある。たとえば、１０００℃，ＮＨ₃ ：１ＳＬＭ（ｌ
／ｍｉｎ）の条件で、６０ｓｅｃほど熱窒化を施す。ま
た、イオン注入法により窒素（Ｎ）を添加する方法もあ
る。この場合のイオン注入条件としては、例えばＮイオ
ンをエネルギー：３ｋｅＶ，注入量：１×１０¹⁵／ｃｍ
² でイオン注入する。

【００５３】これにより、同図（Ｄ）に示すように、中
間層３２の表面に形成される前記表面酸化層３２ａは、
トレンチ３４内の内壁酸化層３４ａに比べ、１／４程度
に抑制することができる。これは、熱窒化による窒化シ
リコン膜の形成、或いはイオン注入による窒素添加によ
り、これらがイオン種の拡散を抑制して酸化の進行を妨
げるためである。この結果、図示しない次工程で被研磨
層３６の被膜時にトレンチ３４内で前記空洞３６ａが発
生するのを抑止できる。

【００５４】その後は、図８（Ａ）に示す研磨装置を用
いて、前記した第１実施形態と同様にして、上記被研磨
層３６および中間層３２を、表面にストッパ層３０が露
出するまで、化学的機械研磨を行うことができる。終点
検出および平坦化の原理は、第１実施形態の場合と同様
である。

【００５５】第３実施形態 本実施形態は、本発明に係る半導体装置の製造方法によ
り、配線間に絶縁膜を充填し平坦化する場合である。ま
ず、酸化シリコンからなる下地絶縁膜４０の上に、銅を
混入させたアルミ合金（Ａｌ−Ｃｕ）からなる配線層
を、スパッタ法により５００ｎｍほど堆積する。その上
に、例えば酸化シリコン膜を、ＣＶＤ法により１００ｎ
ｍほど成膜する。さらに、例えばタングステン（Ｗ）膜
を、ＣＶＤ法により２００ｎｍほど成膜する。

【００５６】つぎに、図７（Ａ）に示すように、パタ−
ンニングしたレジストをマスクに、ドライエッチングに
より、Ｗ，酸化シリコン，Ａｌ−Ｃｕを順次加工する。
これにより、Ａｌ−Ｃｕからなる配線パタ−ン４２の上
に、窒化シリコン膜からなるストッパ層４４と、ポリシ
リコンからなる中間層４６とが同時に形成される。ここ
で、中間層４６としては、選択比がとれる材料であれば
よい。本実施形態で、Ｗ膜を用いたのは、成膜時の温度
が低く、配線パタ−ン４２への影響が少ないことを考慮
したからである。したがって、配線パタ−ン４２への影
響が心配なければ、ポリシリコン膜を用いてもよいし、
選択比がとれるようであれば、ＢＰＳＧ膜でも構わな
い。なお、Ｗ膜を研磨する際には、前記ＫＯＨに加え、
過酸化水素を添加する。

【００５７】その後、同図（Ｂ）に示すように、バイア
スＥＣＲ−ＣＶＤ法で、被研磨層４８として、例えば酸
化シリコン膜を１０００ｎｍほど堆積し、配線パタ−ン
４２間を絶縁物で完全に充填する。つぎに、図８（Ａ）
に示す研磨装置を用いて、前記した第１実施形態と同様
にして、上記被研磨層４８および中間層４６を、表面に
ストッパ層４４が露出するまで、化学的機械研磨を行
う。終点検出および平坦化の原理は、第１実施形態の場
合と同様である。これにより、図７（Ｃ）に示すよう
に、酸化シリコン膜の平坦化面４９を得ることができ、
以後の工程、例えば２層目の配線パタ−ンの形成を楽に
行うことができる。

【００５８】

【発明の効果】以上述べてきたように、本発明を用いれ
ば、研磨の終点検出を有効に行い、同時に大きな選択性
のストッパ機能を持つ膜構造の形成を含む半導体装置の
製造方法を提供することができる。

【００５９】また、化学的機械研磨の際のパターンサイ
ズによる研磨バラツキを、研磨過程で相殺し、最終的に
は極めて平坦性のよいものとすることができる。加え
て、研磨時のダメージ導入防止といった効果もある。さ
らに、本発明をトレンチ素子分離に導入した場合に、ト
レンチ微細化に伴うトレンチ内の空洞の発生を極力防止
できる。また、被研磨層の突出量を研磨速度の遅いスト
ッパ層の残膜厚に揃え、素子分離構造の仕上がり形状を
均一なものとすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る半導体装置の製造
過程を示す概略断面構造図である。

【図２】本発明の研磨工程において、研磨に用いたモ−
タの電流値の推移を示す説明図である。図２（Ａ）は、
比較のため中間層がない場合を示している。図２（Ｂ）
には、中間層がある本発明の場合を示している。

【図３】図３（Ａ）は、研磨レ−トと被研磨層の種類や
凸状部の面積との関係を表したグラフである。図３
（Ｂ）は、使用したサンプルの概略断面図である。

【図４】図１（Ｂ）及び（Ｃ）過程の要部を、更に詳し
く図示した概略断面構造図である。

【図５】本発明の第２実施形態の一例を示す同概略断面
構造図である。

【図６】本発明の第２実施形態の他の例を示す同概略断
面構造図である。

【図７】本発明の第３実施形態に係る半導体装置の製造
過程を示す概略断面構造図である。

【図８】図８（Ａ）は、本発明の実施に用いることがで
きる化学的機械研磨装置の概略構成図である。図８
（Ｂ）は、従来技術において、本発明と異なる終点制御
の手法を用いた化学的機械研磨装置の概略構成図であ
る。

【符号の説明】

２ ウェ−ハ ４ キャリア ６ 定盤 ８ モ−タ １０ 研磨用クロス １２ 電流計 １４ レ−ザ膜厚計 ２０ 半導体基板 ２２ 熱酸化膜 ２４ 窒化シリコン膜 ２６ ポリシリコン膜 ２８ 保護層 ３０，４４ ストッパ層 ３２，４６ 中間層 ３２ａ 表面酸化層 ３２ｂ 窒化層 ３４ トレンチ ３４ａ 内壁酸化層 ３６，４８ 被研磨層 ３６ａ 空洞 ３７，４９ 平坦化面 ４０ 下地絶縁膜 ４２ 配線パタ−ン

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成される段差の凸状部
   となる部分の上に、中間層を形成する工程と、 前記中間層を覆い前記段差の凹状部を充填するかたち
   で、被研磨速度が前記中間層より遅い被研磨層を形成す
   る工程と、 前記被研磨層から、前記中間層にかけて研磨を行う工程
   とを少なくとも含む半導体装置の製造方法。
2. 【請求項２】 前記研磨は、化学的機械研磨である請求
   項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記段差の凸状部となる部分の上に、被
   研磨速度が前記被研磨層より遅いストッパ層を形成した
   後、形成したストッパ層の上に、前記中間層を形成する
   請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記研磨を行う工程において、研磨機の
   回転トルクを監視し、回転トルクの一定値以上の変動
   を、研磨の終点として検出する請求項２に記載の半導体
   装置の製造方法。
5. 【請求項５】 前記研磨を行う工程において、研磨機の
   回転トルクを監視し、回転トルクの一定値以上の変動
   を、研磨の終点として検出する請求項３に記載の半導体
   装置の製造方法。
6. 【請求項６】 前記研磨を行う工程において、前記中間
   層または前記被研磨層のいずれかの残膜の厚さに応じて
   変化する干渉色により、研磨の終点を検出する請求項２
   に記載の半導体装置の製造方法。
7. 【請求項７】 前記中間層はポリシリコンからなり、前
   記被研磨層は酸化シリコンからなり、前記ストッパ層は
   窒化シリコンからなる請求項３に記載の半導体装置の製
   造方法。
8. 【請求項８】 前記段差は、トレンチ素子分離のための
   半導体基板のトレンチである請求項３に記載の半導体装
   置の製造方法。
9. 【請求項９】 前記段差の凸状部となる部分の上に、半
   導体基板表面を保護する保護層を形成した後、形成した
   保護層の上に、前記ストッパ層を形成する請求項８記載
   の半導体装置の製造方法。
10. 【請求項１０】 前記中間層はボロン添加リン含有膜
    （ＢＰＳＧ膜）からなり、前記被研磨層は酸化シリコン
    からなり、前記ストッパ層は窒化シリコンからなる請求
    項８項に記載の半導体装置の製造方法。
11. 【請求項１１】 半導体基板表面を保護する保護層，ス
    トッパ層及び中間層をそれぞれ構成する各膜材を、半導
    体基板上にこの順で積層した後、該中間層を構成する膜
    材としてのポリシリコン膜をパターンニングすることに
    より、半導体基板の素子分離領域の上方に開口部を備え
    た中間層を形成する工程と、 形成した前記中間層の露出表面を窒化した後、前記スト
    ッパ層及び保護層の各膜材を加工することにより、中間
    層の開口部を半導体基板まで延長する工程と、 前記開口部を介して表面に露出した半導体基板に、素子
    分離のためのトレンチを形成する工程と、 形成した前記トレンチの内壁を薄く熱酸化し、前記中間
    層を覆い該トレンチ内を充填するかたちで、被研磨速度
    が中間層より遅く前記ストッパ層より速い被研磨層を形
    成した後、該被研磨層から中間層にかけて化学的機械研
    磨を行う工程とを少なくとも含む半導体装置の製造方
    法。