KR100225550B1 - 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법 - Google Patents

폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법

Info

Publication number
KR100225550B1
KR100225550B1 KR1019920005027A KR920005027A KR100225550B1 KR 100225550 B1 KR100225550 B1 KR 100225550B1 KR 1019920005027 A KR1019920005027 A KR 1019920005027A KR 920005027 A KR920005027 A KR 920005027A KR 100225550 B1 KR100225550 B1 KR 100225550B1
Authority
KR
South Korea
Prior art keywords
polishing
substrate
deposition
electronic device
polish
Prior art date
Application number
KR1019920005027A
Other languages
English (en)
Inventor
쥰이찌 사또
데쓰오 고조
Original Assignee
이데이 노부유끼
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시기가이샤 filed Critical 이데이 노부유끼
Application granted granted Critical
Publication of KR100225550B1 publication Critical patent/KR100225550B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

전자장치의 제조기술에의 폴리쉬의 적용시의 실용화를 저해하는 문제점을 해결하도록, 피폴리쉬체의 불균일에 따른 폴리쉬의 정밀도 저하를 방지하여 폴리쉬에 의한 양호한 평탄화를 실현하는 것을 목적으로 하고, 또한 폴리쉬의 종점판정을 용이하게 하는 것을 목적으로 한다.
기체(1)상에 형성한 홈(21)∼(23)을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화할 때, 피매입부 이외의 제거를 요하는 부분의 매입재료(31a), (31b), (32), (33)의 높이를 매입증가 또는 전체면 에치백에 의해 모두 같게 맞추는 높이 균등화공정을 행하고, 그 후 폴리쉬에 의한 평탄화공정을 행한다. 또한, 홈의 매입시에 생기는 기체중심부와 기체주변부와의 매입재료의 막두께의 차를 상쇄 또는 정형하는 조건으로 이 퇴적수단을 행하고, 그 후 폴리쉬에 의한 평탄화를 행한다. 또한, 기체를 폴리쉬에 의해 평탄화하는 공정을 포함하는 전자장치의 제조시, 기체에 도전성을 폴리쉬스토퍼층을 형성해 두고, 기체와 폴리쉬재의 기체에 접하는 면과의 사이의 전기 저항을 모니터함으로써 폴리쉬의 종점을 측정한다.

Description

폴리쉬에 의한 평탄화 공정을 포함하는 전자장치의 제조방법
제1도는 실시예 1의 공정도.
제2도는 본원 발명의 작용을 설명하기 위한 비교 설명도.
제3도는 실시예 2의 공정도.
제4도∼제8도는 실시예 3을 도시한 도면.
제9도∼제12도는 실시예 4의 공정도.
제13도∼제15도는 실시예 5의 공정도.
제16도는 실시예 5의 작용설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기체(基體) 21∼23 : 홈
3 : 매입재료 41 : 폴리쉬스토퍼층
본원 발명은 폴리쉬에 의한 평탄화 공정을 포함하는 전자장치의 제조방법에 관한 것이다. 본원 발명은 평탄화 공정을 요하는 각종 전자재료의 제조공정에 있어서 이용할 수 있으며, 예를 들면 반도체기판상의 홈의 매입평탄화(埋入平坦化)를 행하는 반도체장치의 제조방법에 적용할 수 있고, 기타 평탄화를 요하는 각종 전자장치(자기디스크기타)의 제조기술에 이용할 수 있다.
전자장치의 제조시에 평탄화를 요하는 경우는 다양하지만, 그 일예로서 기체(基體)상에 형성한 홈을 매입하고, 이것을 평탄화하는 경우가 있다. 예를 들면, 트렌치아이솔레이션(홈형 소자간 분리)이나 트렌치커패시터 또는 매입접속플러그 등의 메탈배선부, 기타 홈이나 스페이스를 매입하여 필요 부분을 형성할 때에, 이 평탄화를 요하게 된다.
이와 같은 평탄화를 위해, 폴리쉬를 이용하는 기술이 검토되고 있다. 본원 명세서중 폴리쉬란 평탄화를 달성할 수 있는 연마수단 전반을 의미하지만 폴리쉬는 기계적 연마에 의해 평탄화를 행하므로, 대상에 특별한 제한이 없이 범용할 수 있으며, 또한 양호한 평탄화를 실현할 수 있으므로 유망하다. 예를 들면 1990년 10월 2일자 일본국 닛께이(日經) 산업신문에는 나일론제의 직경 10mm정도의 구형(球形)공구를 사용하여, 자기디스크기판상의 미소돌기를 연마하여 고도로 평탄화하는 기술이 소개되어 있다. 이것에 의하면 종래의 2.5배 정도의 평탄화를 실현할 수 있다고 되어 있다.
그러나, 폴리쉬를 각종 전자장치의 평탄화를 이용하려고 할 경우 해결해야 할 여러문제가 남아 있다. 그 제1은 에칭과 퇴적을 동시진행적으로 행하는 퇴적기술(바이어스 ECR-CVD법으로 대표됨)에 의해 홈의 매입을 행하고, 이것을 폴리쉬에 의해 평탄화하려고 할 때, 피폴리쉬부의 높이의 불균일 등에 의해 폴리쉬가 균일하게 행해지지 못하고, 폴리쉬에 의한 평탄화의 정밀도가 충분하게 오르지 않는다는 문제가 있다. 그 제2는 폴리쉬의 종점판정이 어렵다고 하는 문제가 있다.
제1의 문제에 대해 설명하면 다음과 같다.
바이어스 ECR-CVD법으로 대표되는 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단은 반도체장치 등의 전자장치의 미세화·집적화에 따르는 피매입부의 미세화의 진행과, 더욱 고도로 평탄화를 행해야 할 요청에 부응할 수 있는 기술로서 주목되고 있다. 일예를 들면, 반도체 집적회로의 미세화·집적화에 따라 소자간 분리법에 대해 종래의 LOCOS법에 대신하여, 샬로트렌치법이 실용화되려고 하고 있으나, 그 경우 매입평탄화에는 바이어스 ECR-CVD법이 매우 유효하다. 이 수단은 퇴적과 에칭을 동시에 행함으로써, 넓은 트렌치(홈)와 좁은 트렌치를 같은 두께의 매입재료(예를 들면 절연재인 SiO2)로 매입할 수 있으며, 따라서 이른바 완전 샬로트렌치화가 가능하며, 더욱이 에칭속도와 퇴적속도와의 속도비를 콘트롤함으로써, 비교적 큰 아스펙트비의 트렌치매입에도 대응할 수 있기 때문이다, 예를 들면 아스펙트비 1.79 이상의 홈의 매입에 바람직하게 이용할 수 있다. 더욱이, 상기 에칭속도/퇴적속도비의 콘트롤에 의해 이른바 수평귀환방법을 이용할 수 있다. 수평귀환이란, 수평방향(기판면에 평행의 방향)으로는 에칭이 진행되고, 수직방향으로는 에칭도 퇴적도 진행되지 않는 조건으로 퇴적하고, 이로써 수평방향으로 부분적인 에칭을 행하는 것을 말하며, 이것에 의해 레지스트맞춤에 필요한 마진을 취하기 위한 피매입부 이외에 퇴적된 여분의 매입재료의 제거가 가능해진다.
그러나, 이와 같은 바이어스 ECR-CVD법 등의 퇴적수단의 결점은,
① 원래 퇴적과 동시에 에칭하게 하는 기술이므로, 아무래도 전체로서의 퇴적속도는 작아지고, 스루풋이 비교적 작으며, 생산성이 낮다.
② 전술한 레지스트맞춤의 마진을 취하기 위한 수평귀환이 있어서는 수평방향의 에칭속도는 작으므로, 더욱 스루풋이 작아진다. 라고 하는 것이다. 이와 같은 배경에서, 매입 후의 매입재료(SiO2등)를 폴리쉬법으로 제거하려는 것을 검토하기에 이른 것이지만, 여기서 다음과 같은 점이 폴리쉬법 채용의 커다란 애로가 된다는 것을 알았다.
즉, 바이어스 ECR-CVD법에 의한 매입은 바탕의존성이 있으며, 종래의 바이어스 ECR-CVD법을 그대로 적용하면, 제2b도에 도시한 바와 같이 기체(1)상의 홈(21)∼(22)(트렌치)을 매입하면, 넓은 평탄부 A상에서의 매입재료(SiO2등)의 퇴적(부호 31로 표시)과, 홈(22), (23)간의 좁은 평탄부 B 상에서의 매입재료의 퇴적(부호 32로 표시)에 차가 생긴다. 따라서, 도면중의 A와 B에서는 폴리쉬가 개시되는 시간이 어긋나게 되거나, 또는 폴리쉬에 각도의존성이 있다고 하면, 폴리쉬가공의 고정밀도화에 중대한 지장을 초래할 염려가 크다(도면중 부호 P로 폴리쉬헤드를 표시한다). 또한, 바이어스 ECR-CVD법, 특히 바이어스 ECR 플라즈마 CVD법은 발산자계를 사용하므로, 매입 후는 기체의 중심부의 매입재료(예를 들면 SiO2)의 막두께가 두꺼워지고, 주변부는 얇아지므로, 여기서 막두께의 불균일이 생기고, 이것도 마찬가지로 다음의 폴리쉬의 불균일화를 초래하는 원인으로 된다. 이것이 제1의 문제점이다.
다시 제2의 문제점으로서, 상기와 같은 폴리쉬의 적용은 SOI에의 적용도 포함하여 주목되고 있으나, 폴리쉬에 의한 평탄화에서는 그 종점의 판정이 곤란하다는 것이 실용화의 또 하나의 애로로 되어 있다.
본 출원의 각 발명은 어느 것이나 전자장치의 제조기술에의 폴리쉬의 적용시의 실용화를 저해하는 문제점을 해결하는 것을 목적으로 한다. 특히, 청구항 1∼5의 발명은 제1의 문제점을 해결하고, 피폴리쉬체의 불균일에 따른 폴리쉬의 정밀도 저하를 방지하여 폴리쉬에 의한 양호한 평탄화를 실현하는 것을 목적으로 하고, 청구항 6의 발명은 제2의 문제점을 해결하여, 폴리쉬의 종점판정을 용이하게 하는 것을 목적으로 한다.
본 출원의 청구항 1의 발명은 기체상에 형성한 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 피매입부 이외의 제거를 요하는 부분의 매입재료의 높이를 모두 같게 맞추는 높이 균일화 공정을 행하고, 그 후 폴리쉬에 의한 평탄화공정을 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
본 출원의 청구항 2의 발명은 높이 균등화 공정이 매입재료의 퇴적증가에 의한 것인 청구항 1에 기재된 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
본 출원의 청구항 3의 발명은 높이 균등화 공정이 전체면 에치백에 의한 것인 청구항 1에 기재된 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
본 출원의 청구항 4의 발명은 기체상에 형성된 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 홈의 매입시에 생기는 기체중심부와 기체주변부와의 매입재료의 막두께의 차를 상쇄하는 조건으로 이 퇴적수단을 행하고, 그 후 폴리쉬에 의한 평탄화를 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
본 출원의 청구항 5의 발명은 기체상에 형성한 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 홈의 매입 후 기체주변부에 있어서 퇴적속도/에칭속도비가 커지는 조건으로 퇴적하여 정형하고, 그 후 폴리쉬에 의한 평탄화를 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
본 출원의 청구항 6의 발명은 기체를 폴리쉬에 의해 평탄화하는 공정을 포함하는 전자장치의 제조방법으로서, 기체에 도전성의 폴리쉬스토퍼층을 형성해 두고, 기체와 폴리쉬재의 기체에 접하는 면과의 사이의 전지저항을 모니터함으로써 폴리쉬의 종점을 측정하는 것을 특징으로 하는 폴리쉬에 의한 홈의 매입평탄화공정을 포함하는 전자장치의 제조방법으로서, 이것에 의해 상기 목적을 달성하는 것이다.
청구항 1의 발명에 있어서는 피매입부 이외의 제거를 요하는 부분의 매입재료의 높이를 모두 같게 맞추는 높이 균등화공정을 행하고, 특히 청구항 2의 발명에서는 이 높이균등화를 매입재료의 퇴적증가에 의해 행하고, 청구항 3의 발명에서는 전체면 에치백에 의해 행하고, 이 높이균등화에 의해 폴리쉬되어야 할 부분의 폴리쉬 개시시점이나 각도를 같게 하였으므로, 균일한 평탄화를 양호하게 달성할 수 있다.
본 출원의 청구항 4의 발명은 홈의 매입시에 생기는 기체중심부와 기체주변부와의 매입재료의 막두께의 차를 상쇄하는 조건으로 퇴적을 행하고, 그 후 폴리쉬를 행하므로, 이 막두께 차에 따른 폴리쉬의 불균일화를 방지하여, 균일한 평탄화를 양호하게 달성할 수 있다.
본 출원의 청구항 5의 발명은 홈의 매입 후 기체주변부에 있어서 퇴적속도/에칭속도비가 커지는 조건으로 퇴적하여 정형하고, 그 후 폴리쉬에 의한 평탄화를 행하므로, 폴리쉬의 불균일화를 방지하여, 균일한 평탄화를 양호하게 달성할 수 있다.
본 출원의 청구항 6의 발명은 기체에 도전성의 폴리쉬스토퍼층을 형성해 두고, 기체와 폴리쉬재의 기체에 접하는 면과의 사이의 전기 저항을 모니터함으로써 폴리쉬의 종점을 판정하므로, 폴리쉬의 종점을 적정하고 용이하게 판정할 수 있다.
다음에, 본원 발명의 실시예에 대한 설명한다. 단, 당연한 것이지만 각 발명은 다음 실시예에 의해 한정되는 것은 아니다.
[실시예 1]
본 실시예에는 미세화·집적화한 반도체 집적회로장치의 소자간분리를 샬로트렌치 아이솔레이션에 의해 구성하는 경우에 청구항 1의 발명(특히 여기서는 청구항 2의 발명)을 적용한 것이다. 제1도를 참조한다.
본 실시예는 제1a도에 도시한 바와 같은 기체(1)(여기서는 실리콘 반도체기판)상에 형성한 홈(21)∼(23)을 에칭과 퇴적을 동시 진행적으로 행하는 퇴적수단에 의해 매입하여 평탄화하는데 있어서, 피매입부(홈 21∼22의 부분) 이외의 제거를 요하는 부분의 매입재료(31a), (31b), (32), (33)(제1b도 참조)의 높이를 모두 같게 맞추는 높이 균등화공정을 행하고(균등화 후의 각 부를 제1c도에 부호 31a', 31b', 32', 33'로 표시함), 그 후 폴리쉬에 의한 평탄화공정을 행하여, 제1d도에 도시한 평탄화 구조를 얻는 것이다.
본 실시에에 있어서의 높이 균등화공정은 매입재료(3)(이 예에서는 SiO2)의 퇴적증가에 의한 것이다. 구체적으로는 후에 조건을 상세히 설명하는 바와 같이, 매입재료(3)인 SiO2를 퇴적하여 퇴적증가하는 동시에, 일부 수평귀환의 조건이 되도록 하여, 낮은 부분(32)은 평탄에 가깝게 에칭하여, 제1c도의 구조로 한다.
더욱 상세하게는, 본 실시예에 있어서는 폴리쉬의 스토퍼층(41)으로서의 폴리 Si막 및 이 폴리 Si막을 제거할 때의 에칭스토퍼층(42)으로서의 SiO2막과의 적층구조를 기체(1)인 실리콘기판상에 형성하고, 이어서 소자분리용 트렌치패턴을 포토리소그라피기술과 실리콘트렌치 에칭기술을 이용하여 형성하고, 이것에 의해 기체(1)인 실리콘기판중에 샬로트렌치인 홈(21)∼(23)을 형성하고, 이것에 의해 제1a도의 구조를 얻는다. 여기서, 폴리쉬의 스토퍼층(41)인 폴리 Si막은 예를 들면 500Å의 막두께로 형성하고, 폴리 Si막 제거시의 에칭스토퍼층(42)인 SiO2막은 예를 들면 100Å의 막두께로 형성한다. 어느 것이나 적당한 수단으로 형성해도 되며, 예를 들면 CVD에 의해 형성할 수 있다. 좁은 홈(22), (23)은 모두 아스펙트비가 1.79 이상이며, 이와 같은 홈에 본원 발명은 바람직하게 적용할 수 있다.
다음에, 바이어스 ECR-CVD를 이용하여, 홈(21)∼(23)을 매입한다. 실제의 공정에서는 이에 앞서 일반적으로 홈(21)∼(23)의 내벽산화를 행한다. 매입시의 바이어스 ECR-CVD의 조건은 다음과 같이 하였다.
사용가스계 : SiH4/N2O=20/35SCCM
압 력 : 7×10-4Torr
마이크로파 : 800W
RF바이어스 : 500W
이것에 의해, 제1b도에 도시한 바와 같이. 매입재료(3)에 의해 홈(21)∼(23)이 알맞게 매입된 구조가 얻어진다. 이때, 좁은 홈(22), (23)간의 좁은 평탄영역상에 퇴적한 매입재료(32)는 넓은 평탄영역상에 퇴적된 매입재료(31a), (31b), (33) 보다 높이가 낮아진다. 도면중의 좁은 홈(22)과 넓은 홈(21)과의 사이의 약간 넓은 영역상의 매입재료(33)는 양측의 넓은 영역상의 매입재료(31a), (31b)와 대략 같은 높이거나, 또는 약간 낮게 형성된다.
종래 기술에 있어서는 홈(21)∼(23)이 매입된 제1b도의 상태에서 평탄화를 행하게 되는데, 본 실시예에서는 다시 바이어스 ECR-CVD를 계속하고, 매입재료의 퇴적증가를 행한다. 이것에 의해. 매입부 이외의 제거해야 할 매입재료부분인 여분의 SiO2의 최소치수의 곳에서도 넓은 부분의 SiO2의 높이와 같아지게 하여, 제1c도의 구조로 한다. 도면의 (31a'), (31b'), (33')의 높이는 모두 같게 되어 있다.
그 후, SiO2를 폴리쉬하여, 여분의 SiO2를 제거하고, 평탄화한다. 폴리쉬법은 통상의 폴리쉬법을 적당히 이용하면 되고, 또한 상기 나일론구(球)를 사영하는 연마를 이용해도 된다. 이것에 의해 제1d도의 평탄화 구조가 얻어진다. 또한, 폴리쉬시는 스텐실구조를 이용하여 동일 폭패턴을 형성한 구조로 해 두는 것도 바람직하다(본 출원인에 의한 일본국 특원평 3(1991)-24,041호 참조).
그 후 필요에 따라서, 폴리 Si인 폴리쉬의 스토퍼층(41)을 에칭 제거하고(이때 SiO2막이 에칭의 스토퍼층 42으로 되어 있으므로, 바탕 Si기판에 영향은 없음), 홈(21)∼(23)의 매입부를 약간 기체(1)면으로부터 돌출시켜서, 내압(耐壓) 향상을 도모하도록 할 수 있다.
본 실시예에 의하면, 에칭과 퇴적을 동시진행적으로 행하는 바이어스 ECR-CVD에 의해 홈(21)∼(23)(트렌치)을 매입하고, 매입부 이외의 제거해야 할 여분의 매입재료인 SiO2를 폴리싱을 이용하여 평탄화하는데 있어서, 미리 여분의 SiO2의 높이를 모두 같게 맞춘 후 폴리쉬하므로, 종래 기술(제2b도)에 대해, 제2a도와 같이 피폴리쉬부(3)의 높이가 같은 상태에서 폴리쉬를 행할 수 있으므로, 따라서 폴리쉬의 가공정밀도의 패턴의존성이 없고, 또한 수평귀환으로 최종까지 평탄화할 경우에 비해 스루풋이 향상된다.
[실시예 2]
다음에, 제3도를 참조하여 실시예 2를 설명한다. 본 예도 실시예 1과 같은 분야에 청구항 1의 발명을 적용한 것이지만, 이 실시예는 특히 청구항 3의 발명을 구체화하였다.
본 실시예에 있어서는 먼저 실시예 1과 같이 하며, 폴리쉬의 스토퍼층(41)인 폴리 Si막과 이 폴리 Si막 제거시의 에칭스토퍼층(42)인 SiO2막과의 적층구조를 기체(1)인 실리콘기판상에 형성하고, 소자 분리패턴을 리소그라피기술과 Si트렌치에칭기술을 이용하여 기체(1)중에 형성하여, 실시예 1과 같은 홈(21)∼(23)을 샬로트렌치로서 형성한다. 폴리 Si막은 예를 들면 1000Å의 막두께로 형성한다. SiO2막은 실시예 1과 같은 정도로 형성해도 된다. 이것에 의해 제3a도의 구조를 얻는다.
다음에, 바이어스 ECR-CVD를 이용하여, 홈(21)∼(23)을 매입한다. 구체적 조건으로서는 다음과 같이 하였다.
사용가스계 : SiH4/N2O=20/5SCCM
압 력 : 7×10-4Torr
마이크로파 : 800W
RF바이어스 : 500W
이것에 의해 제3b도와 같이 홈(21)∼(23)이 매입재료(3)에 의해 매입된 구조를 얻는다.
다음에, 제2도를 이용하여 설명한 A부와 같은 넓은 부분(31)과는 같은 높이에 달하고 있지 않은 B부의 곳의 매입재료인 SiO2(32로 표시한 부분)가 제거될 때까지; 전체면 에치백을 행한다. 조건은 다음과 같이 하였다.
사용가스계 : CHF3/O2=75/8SCCM
압 력 : 0.05Torr
인가전력 : 0.23W/㎠
이것에 의해 제3c도의 구조를 얻는다. 에치백 후의 넓은 평탄부상의 재료를 부호(31')로 표시한다. 또한, 에치백 양에 따라 폴리쉬의 스토퍼층(41)인 폴리 Si의 두께를 변경하도록 해 두는 것이 바람직하다.
그 후, 매입부분 이외의 제거해야 할 매입재료(31')인 SiO2를 폴리쉬하여, 이 여분의 SiO2를 제거하고, 평탄화한다. 폴리쉬법은 실시예 1과 같이 통상의 폴리쉬수단을 이용하면 된다. 본 예에서는 이 때 다소 스토퍼층(41)인 폴리 Si도 깎고, 폴리 Si막과 SiO2막(스토퍼층 42)이 같은 높이가 되도록 한다. 그 후, 폴리 Si를 KOH 등으로 에칭 제거하여, 매입 SiO2가 돌출하도록 한다.
본 실시예에는 실시예 1과 같은 작용 효과를 갖는 것이다.
[실시예 3]
본 실시예는 청구항 4의 발명을 실시한 것으로, 바이어스 ECR-CVD로 홈을 매입했을 때에 생기는 기체중심부와 기체주변부와의 막두께 차를 해소하여, 폴리쉬를 균일성 높게 행하게 하는 것이다. 특히. 기체 중심의 퇴적속도가 주변부의 퇴적속도보다 작아지는 수평귀환조건을 이용하여 상쇄하는 공정을 포함한 트렌치아이솔레이션 형성 프로세스이다.
본 실시예에서는 홈(21), (22)을 바이어스 ECR 플라즈마 CVD로 기체(1)인 웨이퍼주변부의 홈(21), (22)이 알맞게 메워질 때까지 매입한다(제b도 참조). 이때의 조건은,
사용가스계 : SiH4=21SCCM, N2O=35SCCM
마이크로파 : 1000W
RF : 500W
압 력 : ∼7×10-4Torr
자 장 : 875가우스
로 한다.
이 경우, 기체(1)인 웨이퍼중앙부의 매입형상은 제4a도에 도시한 바와 같으며, 제5도에도 도시한 바와 같이 중앙부가 두꺼워지는 막두께 분포를 나타낸다. 즉, 도면에 있어서 중앙부의 막두께(A)와 주변부의 막두께(B)와의 관계는 (A) (B)로 된다. 이상을 ①공정으로 한다.
다음에, 상기 ①공정에서 생긴 막두께차 (A)-(B)를 상쇄시키는 조건으로 수평귀환 에칭을 행한다. 바이어스 ECR-CVD로는 SiH4/N2O비를 낮추어 가면, 제6도에 도시한 바와 같이 기체(1)인 웨이퍼중심부와 주변부의 퇴적레이트가 역전된다. 이러한 것을 이용하여, ①공정에서 생긴 막두께차 (A)-(B)를 필요로 하는 시간 t으로 나눈((A)-(B))/t가 바로 웨이퍼주변부와 중심부와의 레이트의 차가 된다. 조건을 이용하여 수평귀환 에칭을 행한다. 예를 들면, ①공정에서의 막두께차(A)-(B)가 1000Å라면 수평귀환은
사용가스계 : SiH4=6.2SCCM, N2O=35SCCM
마이크로파 : 1000W
RF : 500W
압 력 : ∼7×10-4Torr
자 장 : 875가우스
로 하여, 50분간 행하면 된다. 이것에 의해, 중심부와 주변부와의 막두께 차는 상쇄된다. 다음에는, 매입재료(3)인 SiO2의 에치백, 포토레지스트패터닝, SiO2제거, 포토레지스트제거를 행하면, 평탄한 아이솔레이션을 형성할 수 있다.
제7a,b도에 각각 수평귀환 후의 웨이퍼중심부, 주변부의 매입형상을 나타낸다. 제8도에 마찬가지로 수평귀환 후의 웨이퍼상의 막두께 분포를 나타낸다.
그 후, 폴리쉬를 행한다. 본 실시예에 의하면, 기체(1)인 웨이퍼의 중심부와 주변부와의 막두께 차를 해소하였으므로, 그 후의 폴리쉬를 균일하게 달성할 수 있다.
[실시예 4]
본 실시예는 청구항 5의 발명을 구체화한 것으로, 실시예 3과 같은 효과를 얻는 것이다. 본 실시예에서는 매입 후 기체(1)의 주변의 퇴적속도/에칭속도비가 커지는 조건으로 퇴적하고, 이것에 의해 매입막을 정형한다. 제9도∼제12도에 이 실시예를 나타낸다.
본 실시예에서는 먼저 종래와 같이 SiO2(100Å)/폴리 Si(500Å)의 2층 구조를 형성한 기체(1)인 Si기판에 원하는 트렌치패턴을 형성한다. 이것은 통상의 리소그라피와 드라이에칭을 이용한다. 이것에 의해, 폴리쉬의 스토퍼층(41)(폴리 Si막), 에칭스토퍼층(41)(SiO2막), 홈(21), (22)을 가지는 제9도의 구조를 얻는다. 또한, 제9도∼제12도에 있어서, (a)는 기체의 주변, (b)는 기체의 중심 구조를 나타낸다. 또한, 제9도의 상태에서 홈(21), (22)에 내벽산화를 해 둔다(산화막의 도시생략).
다음에, 바이어스 ECR-CVD로 홈(21), (22)(트랜치)을 매입한다. 이것에 의해 제10도의 구조를 얻는다. 이때, 전술한 바와 같이 중심의 매입두께가 두꺼워진다. 매입조건은 다음과 같이 하였다.
사용가스계 : SiH4/N2O=9~20/35SCCM
압 력 : 7×10-4Torr
RF바이어스 : 500W
마이크로파 : 800W
자 장 : 875가우스
이때, 다음 공정에서 에칭하는 만큼을 예상하여, 두껍게 매입한다.
다음에, 주변에서 퇴적속도/에칭속도비가 커지는 조건으로 매입하고, 이것에 의해 매입재료인 SiO2막을 정형한다. 이 정형은 예를 들면「수평귀환」의 수법 등을 이용할 수 있다. 구체적인 조건으로서는
사용가스계 : SiH4/N2O=20/35SCCM
압 력 : 7×10-4Torr
RF바이어스 : 500W
마이크로파 : 800W
자 장 : 875가우스
이와 같이 종래보다 약간 SiH4유량을 증가한 조건으로 한다. SiH4유량을 증가시키면 주변의 퇴적성분이 커진다.
이하 통상의 폴리쉬법을 이용하여 평탄화한다. 본 실시예에 있어서는 실시예 3과 같은 효과를 얻을 수 있다.
[실시예 5]
본 실시예는 청구항 6의 발명을 구체화하여, 폴리쉬의 종점판정을 용이하고 적정하게 행할 수 있도록 한 것이다. 본 실시예에서는 전기저항을 계측함으로써 종점판정을 행하도록 하였다.
제13도∼제16도를 참조한다. 제13도에 도시한 바와 같이, 기체(1)인 Si기판상에 버퍼 SiO2(100Å)/폴리 Si 500Å를 통상의 프로세스로 형성하고, 트렌치부인 홈(21)∼(23)을 리소그라피와 드라이에칭법을 이용하여 형성한다. 폴리 Si는 폴리쉬의 스토퍼층(41), 버퍼 SiO2는 이 폴리 Si의 제거시의 에치스톱층(42)으로서 사용한다.
다음에, 바이어스 ECR-CVD법을 이용하여, 홈(21)∼(23)을 매입한다. 조건으로서는 다음을 채용하였다.
사용가스계 : SiH4/N2O=20/35SCCM
압 력 : 7×10-4Torr
마이크로파 : 800W
RF바이어스 : 500W
자 장 : 875가우스
매입형상은 제14도와 같이 된다.
다음에, 제15도에 도시한 바와 같이 폴리쉬헤드 P로서, 통상의 형상으로 도전성의 것을 사용하여, 기체(1)인 웨이퍼 뒷면과의 사이의 전기저항을 측정하면서 폴리쉬한다.
여분의 매입재료(3)인 제거해야 할 SiO2가 제거되어, 폴리 Si가 노출되면, 전기저항이 급격하게 저하된다. 여기서는 LP-CVD를 이용하여, 기체(1)(웨이퍼)의 뒷면에도 폴리 Si가 붙어 있도록 하였기 때문이다. 저항치의 급격한 감소에 대하여는 제16도의 그래프에 나타냈다. 제15도에 도시한 바와 같이 정전위를 걸어 모니터하면 폴리 Si가 노출되었을 때에 제16도에 도시한 바와 같이; 저항이 급격하게 저하되므로 종점을 판정할 수 있다. 그 때, 기체(1)상의 폴리 Si상의 SiO2는 모두 제거되어 있다. 이와 같이 하여 용이하고 적정하게 종점을 알 수 있다.
본 실시예는 기체(1)와, 폴리쉬헤드 P의 기체(1)에 접하는 면과의 사이의 전기저항을 모니터하면서, 폴리쉬의 종점을 판정하므로 종점을 처리중에 동시적으로 모니터할 수 있으며, 평탄화의 정밀도가 좋아진다. 또한, 종래의 폴리쉬법을 그대로 이용할 수 있다. 특히, 본 실시예는 기체(1)의 앞뒤에 도전층으로서 폴리 Si를 형성(예를 들면 LP-CVD에 의해 형성함)하도록 하고, 또한 평탄화해야 할 재료가 바이어스 ECR-CVD법으로 형성되도록 한 것이다.
본 출원의 각 발명에 의하면, 폴리쉬에 의한 전자장치의 평탄화의 실시시의 난점이 해결되고, 폴리쉬에 의한 평탄화를 균일성 높게, 또는 그 종점판정을 용이하게 하여, 폴리쉬를 양호하게 달성할 수 있다.

Claims (6)

  1. 기체(基體)상에 형성한 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 피매입부 이외의 제거를 요하는 부분의 매입재료의 높이를 모두 같게 맞추는 높이 균등화공정을 행하고, 그 후 폴리쉬에 의한 평탄화공정을 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법.
  2. 제1항에 있어서, 높이 균등화공정이 매입재료의 퇴적증가에 의한 것임을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법.
  3. 제1항에 있어서, 높이 균등화공정이 전체면 에치백에 의한 것임을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법.
  4. 기체상에 형성한 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 홈의 매입시에 생기는 기체중심부와 기체주변부와의 매입재료의 막두께의 차를 상쇄하는 조건으로 이 퇴적수단을 행하고, 그 후 폴리쉬에 의한 평탄화를 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법.
  5. 기체상에 형성한 홈을 에칭과 퇴적을 동시진행적으로 행하는 퇴적수단에 의해 매입평탄화하는 전자장치의 제조방법으로서, 홈의 매입 후 기체 주변부에 있어서 퇴적속도/에칭속도비가 커지는 조건으로 퇴적하여 정형하고, 그 후 폴리쉬에 의한 평탄화를 행하는 것을 특징으로 하는 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법.
  6. 기체를 폴리쉬에 의해 평탄화하는 공정을 포함하는 전자장치의 제조방법으로서, 기체에 도전성의 폴리쉬스토퍼층을 형성해 두고, 기체와 폴리쉬재의 기체에 접하는 면과의 사이의 전기저항을 모니터함으로써 폴리쉬의 종점을 측정하는 것을 특징으로 하는 폴리쉬에 의한 홈의 매입평탄화공정을 포함하는 전자장치의 제조방법.
KR1019920005027A 1991-03-28 1992-03-27 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법 KR100225550B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08957391A JP3362397B2 (ja) 1991-03-28 1991-03-28 ポリッシュによる平坦化工程を含む電子装置の製造方法
JP91-89573 1991-03-28

Publications (1)

Publication Number Publication Date
KR100225550B1 true KR100225550B1 (ko) 1999-10-15

Family

ID=13974547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005027A KR100225550B1 (ko) 1991-03-28 1992-03-27 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법

Country Status (3)

Country Link
US (1) US6218266B1 (ko)
JP (1) JP3362397B2 (ko)
KR (1) KR100225550B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047343B2 (ja) * 1994-07-30 2000-05-29 日本電気株式会社 半導体装置の製造方法
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6541349B2 (en) * 2001-01-18 2003-04-01 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric and planarizatrion
US7026172B2 (en) * 2001-10-22 2006-04-11 Promos Technologies, Inc. Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches
JP2004014542A (ja) 2002-06-03 2004-01-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
TWI223375B (en) * 2003-03-19 2004-11-01 Nanya Technology Corp Process for integrating alignment and trench device
US7118986B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation STI formation in semiconductor device including SOI and bulk silicon regions
KR100843231B1 (ko) * 2007-01-23 2008-07-02 삼성전자주식회사 플라즈마 도핑방법
JP5509543B2 (ja) * 2008-06-02 2014-06-04 富士電機株式会社 半導体装置の製造方法
CN102157373A (zh) * 2011-03-09 2011-08-17 无锡邦普氿顺微电子有限公司 平坦化半导体结构的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1213075A (en) * 1984-06-15 1986-10-21 Jacques S. Mercier Method for improving step coverage of dielectrics in vlsi circuits
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
US4793895A (en) * 1988-01-25 1988-12-27 Ibm Corporation In situ conductivity monitoring technique for chemical/mechanical planarization endpoint detection
JP2643262B2 (ja) * 1988-03-23 1997-08-20 日本電気株式会社 半導体装置の製造方法
US4910155A (en) * 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5026666A (en) * 1989-12-28 1991-06-25 At&T Bell Laboratories Method of making integrated circuits having a planarized dielectric
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
US5036015A (en) * 1990-09-24 1991-07-30 Micron Technology, Inc. Method of endpoint detection during chemical/mechanical planarization of semiconductor wafers

Also Published As

Publication number Publication date
JPH0661204A (ja) 1994-03-04
JP3362397B2 (ja) 2003-01-07
US6218266B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
EP0545263B1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US8569145B2 (en) Semiconductor device and method of producing the same
US5923993A (en) Method for fabricating dishing free shallow isolation trenches
JPH0799237A (ja) 集積回路の製造方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
KR100225550B1 (ko) 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법
KR20010080226A (ko) 집적회로 분리 구조체의 제조
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
JPH05315441A (ja) ポリッシュ工程を備えた半導体装置の製造方法
US6214695B1 (en) Method of manufacturing semiconductor device
US6060394A (en) Method for forming shallow trench isolation with global planarization
US6653202B1 (en) Method of shallow trench isolation (STI) formation using amorphous carbon
US6171896B1 (en) Method of forming shallow trench isolation by HDPCVD oxide
JP2000150632A (ja) 半導体装置の製造方法
US6303484B1 (en) Method of manufacturing dummy pattern
US6645825B1 (en) Planarization of shallow trench isolation (STI)
US6531265B2 (en) Method to planarize semiconductor surface
US20050148191A1 (en) Method of manufacturing semiconductor device
JP3132089B2 (ja) 半導体装置の製造方法
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100190065B1 (ko) 트렌치 소자분리방법
KR980012266A (ko) 반도체장치의 소자분리방법
JP2001237308A (ja) 半導体装置の製造方法
KR19990039741A (ko) 반도체장치에 있어서 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050630

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee