JPH0750234A - 半導体ウェーハ製造装置および製造方法 - Google Patents
半導体ウェーハ製造装置および製造方法Info
- Publication number
- JPH0750234A JPH0750234A JP21104393A JP21104393A JPH0750234A JP H0750234 A JPH0750234 A JP H0750234A JP 21104393 A JP21104393 A JP 21104393A JP 21104393 A JP21104393 A JP 21104393A JP H0750234 A JPH0750234 A JP H0750234A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thickness
- silicon wafer
- soi
- bonded soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 6
- 239000007921 spray Substances 0.000 claims description 6
- 238000013507 mapping Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 1
- 239000002253 acid Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 85
- 239000010408 film Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 通常のシリコンウェーハあるいは接着ＳＯＩ
ウェーハのＳＯＩ層の高平坦度化を実現することができ
るような半導体ウェーハ製造装置および製造方法を提供
する。 【構成】 静電容量型厚さ測定機を用いて、研磨済みの
シリコンウェーハ１を３．８ｍｍφ角ごとに厚さ測定
し、測定位置ごとの厚さデータを記憶させる。次に、厚
さ測定済みのシリコンウェーハ１をヒータ２により９０
０〜１２００°Ｃに加熱し、厚さの厚い部分１ａのみに
ノズル３から酸素を噴出させて部分酸化させる。酸素噴
出位置および噴出時間は前記測定データに基づいて制御
される。厚い部分１ａの部分酸化がすべて完了したらヒ
ータ２の電源を切り、シリコンウェーハ１を常温まで冷
却した後、希釈したふっ化水素酸に浸漬して洗浄し、酸
化膜を除去する。前記酸化、洗浄に代えて、厚い部分１
ａのみにエッチング液を噴射する方法を用いてもよい。
ウェーハのＳＯＩ層の高平坦度化を実現することができ
るような半導体ウェーハ製造装置および製造方法を提供
する。 【構成】 静電容量型厚さ測定機を用いて、研磨済みの
シリコンウェーハ１を３．８ｍｍφ角ごとに厚さ測定
し、測定位置ごとの厚さデータを記憶させる。次に、厚
さ測定済みのシリコンウェーハ１をヒータ２により９０
０〜１２００°Ｃに加熱し、厚さの厚い部分１ａのみに
ノズル３から酸素を噴出させて部分酸化させる。酸素噴
出位置および噴出時間は前記測定データに基づいて制御
される。厚い部分１ａの部分酸化がすべて完了したらヒ
ータ２の電源を切り、シリコンウェーハ１を常温まで冷
却した後、希釈したふっ化水素酸に浸漬して洗浄し、酸
化膜を除去する。前記酸化、洗浄に代えて、厚い部分１
ａのみにエッチング液を噴射する方法を用いてもよい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェーハの製造
装置および製造方法に関する。
装置および製造方法に関する。
【０００２】
【従来の技術】次世代メモリー素子に使用されるシリコ
ンウェーハの要求品質の一つに超平坦化がある。前記ウ
ェーハは、単結晶インゴットをスライシングした後、ラ
ッピング、面取り、化研、研磨などの各工程を経て表面
が平坦化される。また、２枚のシリコンウェーハの間に
絶縁層を介在させ、直接接着技術により接着して得られ
る接着ＳＯＩウェーハは、ＩＣの高耐圧化、高速化、高
信頼性化を実現させる方法として注目されている。前記
接着ＳＯＩウェーハは、２枚のシリコンウェーハのう
ち、上側のウェーハの表面を酸化して酸化膜ＳｉＯ2 を
形成させ、この上側のウェーハすなわちＳＯＩウェーハ
と、下側のウェーハすなわちベースウェーハとを洗浄処
理した上、常温で貼り合わせる。これを８００〜１１０
０°Ｃ程度の高温で熱処理すると、前記上側のシリコン
ウェーハと下側のシリコンウェーハとは酸化膜ＳｉＯ2
を介して完全に接着する。次に、酸化膜ＳｉＯ2 が形成
されたＳＯＩウェーハを、たとえば平面研削盤を用いて
荒研削および仕上げ研削し、更に研磨によりＳＯＩウェ
ーハを所定の厚さに薄膜化する。このような手順によ
り、ＳＯＩウェーハとベースウェーハとの間に絶縁層す
なわち酸化膜ＳｉＯ2 を介在させたＳＯＩ半導体基板が
製造される。
ンウェーハの要求品質の一つに超平坦化がある。前記ウ
ェーハは、単結晶インゴットをスライシングした後、ラ
ッピング、面取り、化研、研磨などの各工程を経て表面
が平坦化される。また、２枚のシリコンウェーハの間に
絶縁層を介在させ、直接接着技術により接着して得られ
る接着ＳＯＩウェーハは、ＩＣの高耐圧化、高速化、高
信頼性化を実現させる方法として注目されている。前記
接着ＳＯＩウェーハは、２枚のシリコンウェーハのう
ち、上側のウェーハの表面を酸化して酸化膜ＳｉＯ2 を
形成させ、この上側のウェーハすなわちＳＯＩウェーハ
と、下側のウェーハすなわちベースウェーハとを洗浄処
理した上、常温で貼り合わせる。これを８００〜１１０
０°Ｃ程度の高温で熱処理すると、前記上側のシリコン
ウェーハと下側のシリコンウェーハとは酸化膜ＳｉＯ2
を介して完全に接着する。次に、酸化膜ＳｉＯ2 が形成
されたＳＯＩウェーハを、たとえば平面研削盤を用いて
荒研削および仕上げ研削し、更に研磨によりＳＯＩウェ
ーハを所定の厚さに薄膜化する。このような手順によ
り、ＳＯＩウェーハとベースウェーハとの間に絶縁層す
なわち酸化膜ＳｉＯ2 を介在させたＳＯＩ半導体基板が
製造される。
【０００３】
【発明が解決しようとする課題】６インチのシリコンウ
ェーハにおける研磨後の平坦度の値は、通常、ＴＴＶ＝
１．０〜２．０μｍ、ＬＴＶ＝０．３０〜０．５０μｍ
（２０ｍｍ角）である。このような平坦度では、将来的
に要求される品質を満足することができない。また、接
着ＳＯＩウェーハの場合は、ＳＯＩ層についてその厚さ
の大部分を研削および研磨により除去し、１μｍないし
それ以下の層を素子形成層として均一な厚さに残さなけ
ればならないが、これは極めて困難である。特に、素子
形成層の厚さむらが大きく、±０．５μｍ程度の精度で
あるため、ＳＯＩ半導体基板の製造歩留りが低い。な
お、この問題を解決する手段として、米国のＨＵＧＨＥ
Ｓ社が開発したＰＡＣＥ法（ｐｌａｓｍａ ａｓｓｉｓ
ｔｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ法）が知ら
れている。ＰＡＣＥ法では、ＳＯＩ層のマッピング（６
４×６４ｐｏｉｎｔｓ）を行い、得られたデータに基づ
いて部分的にプラズマエッチングを施すことにより、±
０．０１μｍの高い加工精度が得られる。
ェーハにおける研磨後の平坦度の値は、通常、ＴＴＶ＝
１．０〜２．０μｍ、ＬＴＶ＝０．３０〜０．５０μｍ
（２０ｍｍ角）である。このような平坦度では、将来的
に要求される品質を満足することができない。また、接
着ＳＯＩウェーハの場合は、ＳＯＩ層についてその厚さ
の大部分を研削および研磨により除去し、１μｍないし
それ以下の層を素子形成層として均一な厚さに残さなけ
ればならないが、これは極めて困難である。特に、素子
形成層の厚さむらが大きく、±０．５μｍ程度の精度で
あるため、ＳＯＩ半導体基板の製造歩留りが低い。な
お、この問題を解決する手段として、米国のＨＵＧＨＥ
Ｓ社が開発したＰＡＣＥ法（ｐｌａｓｍａ ａｓｓｉｓ
ｔｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ法）が知ら
れている。ＰＡＣＥ法では、ＳＯＩ層のマッピング（６
４×６４ｐｏｉｎｔｓ）を行い、得られたデータに基づ
いて部分的にプラズマエッチングを施すことにより、±
０．０１μｍの高い加工精度が得られる。
【０００４】本発明は上記従来の問題点に着目してなさ
れたものであり、ＰＡＣＥ法に代わる方法で、通常のシ
リコンウェーハあるいは接着ＳＯＩウェーハのＳＯＩ層
の高平坦度化を実現することができるような半導体ウェ
ーハの製造装置ならびに製造方法を提供することを目的
としている。
れたものであり、ＰＡＣＥ法に代わる方法で、通常のシ
リコンウェーハあるいは接着ＳＯＩウェーハのＳＯＩ層
の高平坦度化を実現することができるような半導体ウェ
ーハの製造装置ならびに製造方法を提供することを目的
としている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体ウェーハの製造装置の第１は、
研磨済みのシリコンウェーハまたは接着ＳＯＩウェーハ
を載置するサセプタと、前記ウェーハを加熱するヒータ
と、前記ウェーハに酸素を噴射する１個または複数個の
ノズルと、前記ノズルの移動・停止および停止位置にお
ける酸素噴出量を制御する制御装置とを備える構成と
し、このような製造装置を用いる半導体ウェーハの製造
方法は、研磨済みのシリコンウェーハまたは接着ＳＯＩ
ウェーハに対し、ウェーハ面内の厚さまたは接着ＳＯＩ
ウェーハのＳＯＩ層の厚さの測定およびマッピングを行
い、厚い部分のみを酸化した上、希釈したふっ化水素酸
を用いて酸化膜を除去することによって高平坦度のシリ
コンウェーハまたは接着ＳＯＩウェーハを得る構成と
し、このような構成において、高温の雰囲気内に設置し
た研磨済みのシリコンウェーハの厚い部分または接着Ｓ
ＯＩウェーハのＳＯＩ層の厚い部分に１個または複数個
のノズルから酸素を噴射して、前記厚い部分のみを酸化
することを特徴としている。また、本発明に係る半導体
ウェーハの製造装置の第２は、研磨済みのシリコンウェ
ーハまたは接着ＳＯＩウェーハを載置するサセプタと、
前記ウェーハにエッチング液を噴射する１個または複数
個のスプレーノズルと、前記ノズルの移動・停止および
停止位置におけるエッチング液噴出量を制御する制御装
置とを備える構成とし、このような製造装置を用いる半
導体ウェーハの製造方法は、研磨済みのシリコンウェー
ハまたは接着ＳＯＩウェーハに対し、ウェーハ面内の厚
さまたは接着ＳＯＩウェーハのＳＯＩ層の厚さの測定お
よびマッピングを行い、厚い部分のみにエッチング液を
噴射することによって高平坦度のシリコンウェーハまた
は接着ＳＯＩウェーハを得ることを特徴としている。
め、本発明に係る半導体ウェーハの製造装置の第１は、
研磨済みのシリコンウェーハまたは接着ＳＯＩウェーハ
を載置するサセプタと、前記ウェーハを加熱するヒータ
と、前記ウェーハに酸素を噴射する１個または複数個の
ノズルと、前記ノズルの移動・停止および停止位置にお
ける酸素噴出量を制御する制御装置とを備える構成と
し、このような製造装置を用いる半導体ウェーハの製造
方法は、研磨済みのシリコンウェーハまたは接着ＳＯＩ
ウェーハに対し、ウェーハ面内の厚さまたは接着ＳＯＩ
ウェーハのＳＯＩ層の厚さの測定およびマッピングを行
い、厚い部分のみを酸化した上、希釈したふっ化水素酸
を用いて酸化膜を除去することによって高平坦度のシリ
コンウェーハまたは接着ＳＯＩウェーハを得る構成と
し、このような構成において、高温の雰囲気内に設置し
た研磨済みのシリコンウェーハの厚い部分または接着Ｓ
ＯＩウェーハのＳＯＩ層の厚い部分に１個または複数個
のノズルから酸素を噴射して、前記厚い部分のみを酸化
することを特徴としている。また、本発明に係る半導体
ウェーハの製造装置の第２は、研磨済みのシリコンウェ
ーハまたは接着ＳＯＩウェーハを載置するサセプタと、
前記ウェーハにエッチング液を噴射する１個または複数
個のスプレーノズルと、前記ノズルの移動・停止および
停止位置におけるエッチング液噴出量を制御する制御装
置とを備える構成とし、このような製造装置を用いる半
導体ウェーハの製造方法は、研磨済みのシリコンウェー
ハまたは接着ＳＯＩウェーハに対し、ウェーハ面内の厚
さまたは接着ＳＯＩウェーハのＳＯＩ層の厚さの測定お
よびマッピングを行い、厚い部分のみにエッチング液を
噴射することによって高平坦度のシリコンウェーハまた
は接着ＳＯＩウェーハを得ることを特徴としている。
【０００６】
【作用】上記構成によれば、通常のシリコンウェーハま
たは接着ＳＯＩウェーハを研磨した後、ウェーハ面内の
厚さまたは接着ＳＯＩウェーハのＳＯＩ層の厚さの測定
およびマッピングを行い、本発明の第１の半導体ウェー
ハ製造装置を用いて厚い部分のみを酸化した上、希釈し
たふっ化水素酸を用いて酸化膜を除去することとし、あ
るいは本発明の第２の半導体ウェーハ製造装置を用いて
厚い部分のみにエッチング液を噴射することとしたの
で、これらの処理を行うことにより、前記厚い部分のみ
が除去されて高平坦度のシリコンウェーハまたは接着Ｓ
ＯＩウェーハを得ることができる。
たは接着ＳＯＩウェーハを研磨した後、ウェーハ面内の
厚さまたは接着ＳＯＩウェーハのＳＯＩ層の厚さの測定
およびマッピングを行い、本発明の第１の半導体ウェー
ハ製造装置を用いて厚い部分のみを酸化した上、希釈し
たふっ化水素酸を用いて酸化膜を除去することとし、あ
るいは本発明の第２の半導体ウェーハ製造装置を用いて
厚い部分のみにエッチング液を噴射することとしたの
で、これらの処理を行うことにより、前記厚い部分のみ
が除去されて高平坦度のシリコンウェーハまたは接着Ｓ
ＯＩウェーハを得ることができる。
【０００７】
【実施例】以下に本発明に係る半導体ウェーハの製造方
法の実施例について、図面を参照して説明する。図１
は、請求項１、請求項２および請求項３に基づくシリコ
ンウェーハの部分酸化工程を説明する模式図である。研
磨済みのシリコンウェーハについて、たとえば静電容量
型厚さ測定機を用いて約３．８ｍｍφごとに厚さを測定
し、測定位置ごとの厚さデータが記憶される。本実施例
で使用した６インチウェーハの研磨後の厚さ測定結果に
よると、ＴＴＶ≒１．７μｍ、ＬＴＶ≒０．５μｍであ
った。次に図１に示すように、厚さ測定済みのシリコン
ウェーハ１を図示しないサセプタに載置し、ヒータ２に
より９００〜１２００°Ｃに加熱した後、厚さの厚い部
分１ａのみにノズル３から酸素を噴出させて部分酸化さ
せる。前記ノズル３の噴口直径は０．２〜１．０ｍｍと
し、酸素噴出位置および噴出時間は前記測定データに基
づいて制御される。厚い部分１ａの部分酸化がすべて完
了したらヒータ２の電源を切り、シリコンウェーハ１を
常温まで冷却した後、希釈したふっ化水素酸に浸漬して
洗浄し、酸化膜を除去する。接着ＳＯＩウェーハのＳＯ
Ｉ層の部分酸化の場合も、前記と同様に行う。
法の実施例について、図面を参照して説明する。図１
は、請求項１、請求項２および請求項３に基づくシリコ
ンウェーハの部分酸化工程を説明する模式図である。研
磨済みのシリコンウェーハについて、たとえば静電容量
型厚さ測定機を用いて約３．８ｍｍφごとに厚さを測定
し、測定位置ごとの厚さデータが記憶される。本実施例
で使用した６インチウェーハの研磨後の厚さ測定結果に
よると、ＴＴＶ≒１．７μｍ、ＬＴＶ≒０．５μｍであ
った。次に図１に示すように、厚さ測定済みのシリコン
ウェーハ１を図示しないサセプタに載置し、ヒータ２に
より９００〜１２００°Ｃに加熱した後、厚さの厚い部
分１ａのみにノズル３から酸素を噴出させて部分酸化さ
せる。前記ノズル３の噴口直径は０．２〜１．０ｍｍと
し、酸素噴出位置および噴出時間は前記測定データに基
づいて制御される。厚い部分１ａの部分酸化がすべて完
了したらヒータ２の電源を切り、シリコンウェーハ１を
常温まで冷却した後、希釈したふっ化水素酸に浸漬して
洗浄し、酸化膜を除去する。接着ＳＯＩウェーハのＳＯ
Ｉ層の部分酸化の場合も、前記と同様に行う。
【０００８】上記部分酸化に当たり、１個のノズルを用
い、厚さ測定済みのシリコンウェーハの厚さの厚い部分
に順次ノズルを移動させる酸化方法と、複数個のノズル
を設けてこれらのノズルを厚さ測定データに基づいて制
御することにより、複数箇所を同時に酸化する方法とが
あり、いずれの方法を用いてもよい。また、酸化膜の除
去に当たって、希釈したふっ化水素酸に緩衝剤としてふ
っ化アンモニウムを加えたものを用いてもよい。
い、厚さ測定済みのシリコンウェーハの厚さの厚い部分
に順次ノズルを移動させる酸化方法と、複数個のノズル
を設けてこれらのノズルを厚さ測定データに基づいて制
御することにより、複数箇所を同時に酸化する方法とが
あり、いずれの方法を用いてもよい。また、酸化膜の除
去に当たって、希釈したふっ化水素酸に緩衝剤としてふ
っ化アンモニウムを加えたものを用いてもよい。
【０００９】図２は、請求項４および請求項５に基づく
接着ＳＯＩウェーハのＳＯＩ層のジェットエッチング工
程を説明する模式図である。同図において４は接着ＳＯ
Ｉウェーハ、４ａはＳＯＩ層、４ｂは絶縁層、４ｃはベ
ースウェーハである。ＳＯＩ層４ａを平面研削後研磨し
て１〜３μｍの厚さに加工し、赤外干渉法、ＦＴＧ法な
どにより厚さ測定を行う。研磨後のＳＯＩ層４ａはＴＴ
Ｖ≒２μｍであり、厚さむらが大きい。前記測定はたと
えば５０×５０ｐｏｉｎｔｓとし、マッピングをとる。
次に図２に示すように、接着ＳＯＩウェーハ４のＳＯＩ
層４ａの厚い部分４ｄにスプレーノズル５からエッチン
グ液を噴射して局所的にエッチングする。スプレーノズ
ル５の噴口直径は１〜１０ｍｍとし、エッチング液には
アンモニア水＋過酸化水素水を使用した。このような工
程を経て最終的にはＳＯＩ層４ａの厚さむらを±０．０
５μｍ以下に抑えることができた。通常のシリコンウェ
ーハに対するエッチングも、前記と同様に行う。
接着ＳＯＩウェーハのＳＯＩ層のジェットエッチング工
程を説明する模式図である。同図において４は接着ＳＯ
Ｉウェーハ、４ａはＳＯＩ層、４ｂは絶縁層、４ｃはベ
ースウェーハである。ＳＯＩ層４ａを平面研削後研磨し
て１〜３μｍの厚さに加工し、赤外干渉法、ＦＴＧ法な
どにより厚さ測定を行う。研磨後のＳＯＩ層４ａはＴＴ
Ｖ≒２μｍであり、厚さむらが大きい。前記測定はたと
えば５０×５０ｐｏｉｎｔｓとし、マッピングをとる。
次に図２に示すように、接着ＳＯＩウェーハ４のＳＯＩ
層４ａの厚い部分４ｄにスプレーノズル５からエッチン
グ液を噴射して局所的にエッチングする。スプレーノズ
ル５の噴口直径は１〜１０ｍｍとし、エッチング液には
アンモニア水＋過酸化水素水を使用した。このような工
程を経て最終的にはＳＯＩ層４ａの厚さむらを±０．０
５μｍ以下に抑えることができた。通常のシリコンウェ
ーハに対するエッチングも、前記と同様に行う。
【００１０】シリコンウェーハ、接着ＳＯＩウェーハの
厚さむらについて、従来の研磨による方法で得られたウ
ェーハと、本発明による部分酸化工程またはジェットエ
ッチング工程を追加して得られたウェーハとを比較した
結果を表１に示す。本発明による半導体ウェーハ製造装
置および製造方法を用いることにより、シリコンウェー
ハ、接着ＳＯＩウェーハの高平坦度化を実現することが
できる。
厚さむらについて、従来の研磨による方法で得られたウ
ェーハと、本発明による部分酸化工程またはジェットエ
ッチング工程を追加して得られたウェーハとを比較した
結果を表１に示す。本発明による半導体ウェーハ製造装
置および製造方法を用いることにより、シリコンウェー
ハ、接着ＳＯＩウェーハの高平坦度化を実現することが
できる。
【００１１】
【表１】
【００１２】
【発明の効果】以上説明したように本発明によれば、通
常のシリコンウェーハまたは接着ＳＯＩウェーハを従来
の手順に従って研削、研磨した後、ウェーハ面内の厚さ
または接着ＳＯＩウェーハのＳＯＩ層の厚さの測定およ
びマッピングを行い、厚い部分のみを酸化またはエッチ
ングにより除去する工程を追加することにしたので、こ
のような工程を経て得られた製品は厚さおよび平坦度の
精度が極めて高い。従って、次世代メモリー素子に使用
されるシリコンウェーハまたは接着ＳＯＩウェーハに要
求される超平坦化あるいはＳＯＩ層の超薄膜化を達成す
ることができ、製造の歩留りを向上させることが可能と
なる。
常のシリコンウェーハまたは接着ＳＯＩウェーハを従来
の手順に従って研削、研磨した後、ウェーハ面内の厚さ
または接着ＳＯＩウェーハのＳＯＩ層の厚さの測定およ
びマッピングを行い、厚い部分のみを酸化またはエッチ
ングにより除去する工程を追加することにしたので、こ
のような工程を経て得られた製品は厚さおよび平坦度の
精度が極めて高い。従って、次世代メモリー素子に使用
されるシリコンウェーハまたは接着ＳＯＩウェーハに要
求される超平坦化あるいはＳＯＩ層の超薄膜化を達成す
ることができ、製造の歩留りを向上させることが可能と
なる。
【図１】請求項１、請求項２および請求項３に基づくシ
リコンウェーハの部分酸化工程を説明する模式図であ
る。
リコンウェーハの部分酸化工程を説明する模式図であ
る。
【図２】請求項４および請求項５に基づく接着ＳＯＩウ
ェーハのＳＯＩ層のジェットエッチング工程を説明する
模式図である。
ェーハのＳＯＩ層のジェットエッチング工程を説明する
模式図である。
１ シリコンウェーハ １ａ，４ｄ 厚い部分 ２ ヒータ ３ ノズル ４ 接着ＳＯＩウェーハ ４ａ ＳＯＩ層 ５ スプレーノズル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｚ
Claims (5)
- 【請求項１】 研磨済みのシリコンウェーハまたは接着
ＳＯＩウェーハを載置するサセプタと、前記ウェーハを
加熱するヒータと、前記ウェーハに酸素を噴射する１個
または複数個のノズルと、前記ノズルの移動・停止およ
び停止位置における酸素噴出量を制御する制御装置とを
備えていることを特徴とする半導体ウェーハ製造装置。 - 【請求項２】 研磨済みのシリコンウェーハまたは接着
ＳＯＩウェーハに対し、ウェーハ面内の厚さまたは接着
ＳＯＩウェーハのＳＯＩ層の厚さの測定およびマッピン
グを行い、厚い部分のみを酸化した上、希釈したふっ化
水素酸を用いて酸化膜を除去することによって高平坦度
のシリコンウェーハまたは接着ＳＯＩウェーハを得るこ
とを特徴とする半導体ウェーハ製造方法。 - 【請求項３】 高温の雰囲気内に設置した研磨済みのシ
リコンウェーハの厚い部分または接着ＳＯＩウェーハの
ＳＯＩ層の厚い部分に１個または複数個のノズルから酸
素を噴射して、前記厚い部分のみを酸化することを特徴
とする請求項２の半導体ウェーハ製造方法。 - 【請求項４】 研磨済みのシリコンウェーハまたは接着
ＳＯＩウェーハを載置するサセプタと、前記ウェーハに
エッチング液を噴射する１個または複数個のスプレーノ
ズルと、前記ノズルの移動・停止および停止位置におけ
るエッチング液噴出量を制御する制御装置とを備えてい
ることを特徴とする半導体ウェーハ製造装置。 - 【請求項５】 研磨済みのシリコンウェーハまたは接着
ＳＯＩウェーハに対し、ウェーハ面内の厚さまたは接着
ＳＯＩウェーハのＳＯＩ層の厚さの測定およびマッピン
グを行い、厚い部分のみにエッチング液を噴射すること
によって高平坦度のシリコンウェーハまたは接着ＳＯＩ
ウェーハを得ることを特徴とする半導体ウェーハ製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21104393A JPH0750234A (ja) | 1993-08-04 | 1993-08-04 | 半導体ウェーハ製造装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21104393A JPH0750234A (ja) | 1993-08-04 | 1993-08-04 | 半導体ウェーハ製造装置および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750234A true JPH0750234A (ja) | 1995-02-21 |
Family
ID=16599436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21104393A Pending JPH0750234A (ja) | 1993-08-04 | 1993-08-04 | 半導体ウェーハ製造装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750234A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0968081A1 (en) * | 1996-09-04 | 2000-01-05 | Sibond, L.L.C. | Flattening process for bonded semiconductor substrates |
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| WO2002001617A1 (fr) * | 2000-06-29 | 2002-01-03 | Shin-Etsu Handotai Co.,Ltd. | Procede de traitement d'une plaquette de semi-conducteur et appareil de gravure au plasma |
| WO2002035594A1 (fr) * | 2000-10-25 | 2002-05-02 | Sony Corporation | Procede permettant de produire un dispositif semi-conducteur |
| JP2006041135A (ja) * | 2004-07-26 | 2006-02-09 | Sumitomo Bakelite Co Ltd | 電子デバイスおよびその製造方法 |
| JP2006511963A (ja) * | 2002-12-19 | 2006-04-06 | アプライド マテリアルズ インコーポレイテッド | 犠牲的な膜を成長させ除去することにより材料を平坦化するための方法及び装置 |
| WO2007083656A1 (ja) * | 2006-01-20 | 2007-07-26 | Sumco Corporation | ウェーハの表面平滑方法およびその装置 |
| JP2007200954A (ja) * | 2006-01-24 | 2007-08-09 | Osaka Univ | 表面加工方法及び装置 |
| WO2008004513A1 (fr) * | 2006-07-03 | 2008-01-10 | Osaka Industrial Promotion Organization | procédé de traitement de précision et appareil de traitement de précision |
| JP2010040729A (ja) * | 2008-08-05 | 2010-02-18 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| JP2012004294A (ja) * | 2010-06-16 | 2012-01-05 | Shibaura Mechatronics Corp | 基板処理装置および基板処理方法 |
| WO2018235548A1 (ja) * | 2017-06-23 | 2018-12-27 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2023074378A1 (ja) * | 2021-10-26 | 2023-05-04 | 東京エレクトロン株式会社 | 基板処理装置、及び基板処理方法 |
-
1993
- 1993-08-04 JP JP21104393A patent/JPH0750234A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0968081A1 (en) * | 1996-09-04 | 2000-01-05 | Sibond, L.L.C. | Flattening process for bonded semiconductor substrates |
| EP0968081A4 (en) * | 1996-09-04 | 2000-02-02 | Sibond L L C | FLATTENING METHOD FOR LINKED SEMICONDUCTOR SUBSTRATES |
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| US6461939B1 (en) | 1999-04-09 | 2002-10-08 | Shin-Etsu Handotai Co., Ltd. | SOI wafers and methods for producing SOI wafer |
| WO2002001617A1 (fr) * | 2000-06-29 | 2002-01-03 | Shin-Etsu Handotai Co.,Ltd. | Procede de traitement d'une plaquette de semi-conducteur et appareil de gravure au plasma |
| WO2002035594A1 (fr) * | 2000-10-25 | 2002-05-02 | Sony Corporation | Procede permettant de produire un dispositif semi-conducteur |
| US7541293B2 (en) | 2000-10-25 | 2009-06-02 | Sony Corporation | Method for manufacturing semiconductor device |
| JP2006511963A (ja) * | 2002-12-19 | 2006-04-06 | アプライド マテリアルズ インコーポレイテッド | 犠牲的な膜を成長させ除去することにより材料を平坦化するための方法及び装置 |
| JP2006041135A (ja) * | 2004-07-26 | 2006-02-09 | Sumitomo Bakelite Co Ltd | 電子デバイスおよびその製造方法 |
| WO2007083656A1 (ja) * | 2006-01-20 | 2007-07-26 | Sumco Corporation | ウェーハの表面平滑方法およびその装置 |
| KR101019028B1 (ko) * | 2006-01-20 | 2011-03-04 | 가부시키가이샤 사무코 | 웨이퍼의 표면 평활 방법 및 그 장치 |
| US7955982B2 (en) | 2006-01-20 | 2011-06-07 | Sumco Corporation | Method for smoothing wafer surface and apparatus used therefor |
| JP2007200954A (ja) * | 2006-01-24 | 2007-08-09 | Osaka Univ | 表面加工方法及び装置 |
| WO2008004513A1 (fr) * | 2006-07-03 | 2008-01-10 | Osaka Industrial Promotion Organization | procédé de traitement de précision et appareil de traitement de précision |
| JP4644858B2 (ja) * | 2006-07-03 | 2011-03-09 | 財団法人大阪産業振興機構 | 精密加工法及び精密加工装置 |
| JPWO2008004513A1 (ja) * | 2006-07-03 | 2009-12-03 | 財団法人大阪産業振興機構 | 精密加工法及び精密加工装置 |
| JP2010040729A (ja) * | 2008-08-05 | 2010-02-18 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| JP2012004294A (ja) * | 2010-06-16 | 2012-01-05 | Shibaura Mechatronics Corp | 基板処理装置および基板処理方法 |
| WO2018235548A1 (ja) * | 2017-06-23 | 2018-12-27 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2019009257A (ja) * | 2017-06-23 | 2019-01-17 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US11244851B2 (en) | 2017-06-23 | 2022-02-08 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| WO2023074378A1 (ja) * | 2021-10-26 | 2023-05-04 | 東京エレクトロン株式会社 | 基板処理装置、及び基板処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750234A (ja) | 半導体ウェーハ製造装置および製造方法 | |
| KR101362025B1 (ko) | 고온에서 가요성 반도체 장치를 제공하는 방법 및 그 가요성 반도체 장치 | |
| US6468438B1 (en) | Method of fabricating a substrate | |
| TWI332685B (en) | Method of polishing a semiconductor-on-insulator structure | |
| KR101291406B1 (ko) | 평탄화 장치 | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| WO2000045421A2 (en) | Wafer edge engineering method and device | |
| KR20090009887A (ko) | 개선된 씨닝 공정을 이용하여 제조된 반도체 온 글래스 인슐레이터 | |
| JP2833305B2 (ja) | 半導体基板の製造方法 | |
| US6921494B2 (en) | Backside etching in a scrubber | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| TW303484B (ja) | ||
| JP3413726B2 (ja) | ウエハ洗浄方法 | |
| JP2004056046A (ja) | Ｓｏｉ基板の加工方法 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| US5700348A (en) | Method of polishing semiconductor substrate | |
| JPH11288903A (ja) | シリコンウエハのエッジ鏡面化方法 | |
| JP2010225790A (ja) | 基板の薄厚化方法および基板薄厚化装置 | |
| JPH0245953A (ja) | 半導体基板の製造方法及びその構造 | |
| JPH0766375A (ja) | Ｓｏｉ積層半導体基板の製造方法および製造装置 | |
| JP2914489B2 (ja) | 強誘電体容量素子の形成方法 | |
| US12046477B2 (en) | By-site-compensated etch back for local planarization/topography adjustment | |
| US6892472B2 (en) | Method and apparatus for cleaning and drying a workpiece | |
| JP2006351805A (ja) | 基板処理方法および基板処理装置 |