JP2005536043A - 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 - Google Patents
薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 Download PDFInfo
- Publication number
- JP2005536043A JP2005536043A JP2004527229A JP2004527229A JP2005536043A JP 2005536043 A JP2005536043 A JP 2005536043A JP 2004527229 A JP2004527229 A JP 2004527229A JP 2004527229 A JP2004527229 A JP 2004527229A JP 2005536043 A JP2005536043 A JP 2005536043A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- layer
- correction
- batch
- recipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 203
- 230000003647 oxidation Effects 0.000 title claims description 94
- 238000007254 oxidation reaction Methods 0.000 title claims description 94
- 238000012937 correction Methods 0.000 claims abstract description 170
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000005259 measurement Methods 0.000 claims description 59
- 238000012545 processing Methods 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000000203 mixture Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 399
- 239000007789 gas Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000007689 inspection Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000000137 annealing Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000009529 body temperature measurement Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
Description
・前記層の測定された厚み形状を取得する工程;
・測定された前記厚み形状から厚み補正仕様を推定する工程;及び
・前記仕様にしたがって前記層の厚みを補正する工程;
を含む方法に関する。
・前記層の少なくとも1つの厚み測定値を取得する工程;
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を判定する工程;及び
・前記補正仕様にしたがって前記層の厚みを補正する工程;
を含む方法に関する。
・層の平均厚;及び
・所定の層内の厚み不均一性(多くの場合、“ウエハ内”均一性のための要件を満たしていないもの、と称する)の少なくとも一方。
この必要性を満たすための第1の試みは、Q. Y. TongおよびU. Goseleによる文献“半導体ウエハボンディング:サイエンス・アンド・テクノロジー”に記載の、所謂プラズマ式ケミカルエッチング(PACE)法により提案されている。
・前記層の測定された厚み形状を取得する工程;
・測定された前記厚み形状から厚み補正仕様を推定する工程;及び
・前記仕様にしたがって前記層の厚みを補正する工程;
を含む方法において、
前記厚み補正は、前記層の表面の異なる領域で層厚を局所的及び選択的に適合させつつ、前記層の全面を同時に処理する技術を実行することを特徴とする方法を提供する。
・厚みを補正するための前記技術が犠牲酸化を実施する;
・前記厚み補正仕様は、形成される層の表面上にわたる均一な厚み補正に対応する;
・前記厚み補正仕様は、形成される層の表面上にわたる格差のある厚み補正に対応する;
・前記厚み補正仕様は、形成される層の表面上にわたる格差のある厚み補正とともに、形成される層の表面上にわたる均一な厚み補正に対応する;
・前記厚み補正仕様は、その厚みが全体にわたるできる限り均一な層を形成するように規定される;
・前記厚み補正中に前記層の全面が同時に処理される;
・前記層は、複数の層からなるバッチで形成される;
・前記層厚補正が層のバッチに対して行なわれる;
・バッチの層が一連の層を成して編成され、同じバッチ内の先行する層の厚みが補正されている間にバッチ内の1つの層の厚みが測定される;
・バッチの全ての層に関して1つの目標とする厚み形状が定義され、厚み補正が行なわれると、バッチの各層が目標とする厚み形状に近い最終的な厚み形状を有することにより、バッチの各層に対応する厚み補正仕様が個別に規定される;
・バッチの全ての層に関して1つの目標とする厚み形状が定義され、バッチの1つの層に対して少なくとも1回行われる厚み測定に応じてバッチの全ての層の厚み補正仕様が同一である;
・前記目標とする厚み形状が1つの目標値から成り、前記目標値は、バッチの各層の全面にわたって得られる1つの目標とする厚みを示す;
・測定値を取得する前記工程が偏光解析器によって行なわれる;
・測定値を取得する前記工程が反射率計によって行なわれる;
・熱酸化技術によって前記犠牲酸化が行なわれる;
・急速熱酸化技術によって前記犠牲酸化が行なわれる;
・犠牲酸化中に前記層の異なる場所を選択的に酸化するための手段が導入される;
・犠牲酸化中に、前記層の異なる位置に対向して位置し、選択的に給電されることにより層が酸化される温度を局所的に調整することができる複数のヒータランプを有する装置が導入される;
・スマートカット(登録商標)方法の主なステップをも実施する。
・前記層がシリコンから成り;また、
・前記多層構造がSOI構造である。
・機械は、前記測定値取得手段および前記厚み補正手段に接続されたプロセッサユニットを更に備える;
・厚み形状測定値を取得するための前記手段、前記厚み補正手段、前記プロセッサユニットが前記機械内で一体化される;
・厚み形状測定値を取得するための前記手段が反射率計を導入する;
・厚み形状測定値を取得するための前記手段がAcumap(登録商標)タイプである;
・前記厚み補正手段は、少なくとも1つの層の全面の厚みを、同時に選択的に処理するのに適している;
・前記厚み補正手段は、一度に1つの層の厚みを補正する;
・前記厚み補正手段がRTP XE Centura(登録商標)タイプである;
・前記厚み補正手段によって層のバッチ全体の厚みを補正することができる;及び
・前記厚み補正手段がチューブオーブンである。
・特に、中間の厚み検査工程を排除できるようにすることにより、また、1つの工程で各層を処理することにより、薄層を形成するための設備の生産性を向上させる;
・層の製造ステップに関する制約を緩和することにより、歩留りを向上させる効果をもたらす;
・それに伴って不良品を減少させる;
・厚みが必要な仕様に近く、層の結晶の質を損なわない値に達することにより、薄層の質を向上させる; 及び
・1μm未満の平均厚、可能であれば例えば0.1μm程度の平均厚、あるいは0.1μm程度の平均厚を有する層における層厚の欠陥を補正する。
前述したように、層の平均厚に関する欠陥および所定の層内の厚みの均一性の乏しさの少なくとも一方を理由に、層を拒絶することができる。
・層厚の少なくとも1つの測定値を取得する工程;
・取得された前記厚み測定値に応じて前記層に適用する必要がある厚み補正仕様を決定する工程;及び
・前記補正仕様を適用して前記層の厚みを補正する工程。
・前記層の少なくとも1つの厚み測定値を取得する工程;
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を決定する工程;及び
・前記補正仕様にしたがって前記層の厚みを補正する工程;
を含む方法において、
補正仕様を決定する前記工程は:
・取得された前記厚み測定値に基づいて前記層の厚み形状を規定し;
・前記厚み形状と記憶された一般的な形状とを比較し、前記一般的な形状のそれぞれが対応する前記厚み補正仕様(またはレシピ)に関連付けられて記憶され;かつ
・記憶された一般的な形状を選択することにより、その厚みが補正される層と、選択された一般的な形状に関連付けて記憶された厚み補正仕様とを関連付ける;
ことを含むことを特徴とする方法を提供する。
・かかる方法は、記憶された一般的な形状と前記レシピとの間に関連性を規定することができる構成ステップを含む;
・前記構成は、層の製造のために規定された厚み形状のための目標とする仕様(すなわち目標)を、入力データの1つの項目として有するアルゴリズムによって実施される;
・前記厚み測定値、前記一般的な形状、前記目標が同一のメッシュを使用して定義される;
・目標が変更される度に、前記構成アルゴリズムが自動的に再起動されることにより、前記一般的な形状と前記レシピとの間の対応関係を定義する新たな構成が規定される;
・かかる方法は、少なくとも1つの構成を記憶することを含む;
・かかる方法は、複数の構成を記憶し、所望の構成を選択することを含む;
・前記一般的な形状および前記レシピの少なくとも一方は、所望の数のレベルを有するカテゴリーおよびサブカテゴリーを定義するツリー構造に分類される;
・前記一般的な形状のツリー構造の複数の領域を選択でき、その領域の範囲内で一般的な形状を選択するための検索を行なう;
・前記レシピのツリー構造は、ツリー構造内へ深く入り込むほど、さらに細かくなる詳細のレベルによって定義される;
・構成を規定するために、一般的な形状に関連付けるためのレシピを検索する前記構成アルゴリズムは、レシピ全てにわたって検索するのではなく、前記目標と前記一般的な形状との間の厚みの差に応じてレシピのカテゴリーを選択することから検索を開始する;
・構成の目的のために、一般的な形状のツリー構造の所定のレベル(“開始レベル”)とレシピのツリー構造の所定のレベル(“到達レベル”)との間にリンクが確立されることにより、開始レベルの所定のカテゴリーに属する一般的な形状のそれぞれについて、レシピの到達レベルのカテゴリーが存在し、構成中にこの開始レベルにおける一般的な形状のためのレシピの全ての検索が、前記到達レベルのカテゴリーへと自動的に方向付けられ、レシピのツリー構造内の深くへと、引き続き検索する;
・レシピのツリー構造がレシピパラメータによって定義される;
・レシピのツリー構造におけるレシピの高位カテゴリーは:
> 層の表面全体のための均一厚み補正仕様を定義する第1の高位のレシピカテゴリー;及び
> 前記表面にわたる厚み補正仕様のための全体的分布パラメータに応じた他の高位カテゴリー;
を含み;
・厚み補正が層の全面に対して同時に適用され、層の表面上における位置に応じて前記補正を異ならせることができる;
・層厚補正が犠牲酸化を使用する;
・前記層がバッチで処理され、測定される前記層よりも所定のピッチ分だけ先行するバッチ内の1つの層の厚みを補正している間に、前記バッチ内の1つの層の厚みが測定される;
・所定のバッチ内の複数の層が同じ最終的な目標とする厚みを共有し、厚み補正が行なわれると、共通の目標にできる限り近い、バッチのための平均層厚が得られることを確認することにより、各層のためのレシピが個別に規定される;
・前記レシピは、全ての層にわたる均一な厚み修正に対応する;そして
・前記レシピは、層の表面にわたる格差のある厚み修正に対応する。
・厚み測定手段;
・厚み補正手段;
・厚み補正仕様を記憶するための手段に関連付けられ、前記厚み測定手段に接続され、層に関して測定された測定値を、かかる厚み測定手段から受けるとともに、かかる厚み補正手段に接続され、当該厚み補正手段に対して前記厚み補正仕様を送るプロセッサユニット;
を備えることを特徴とする装置である。
・前記厚み測定手段が偏光解析器を備える;
・前記厚み測定手段が反射率計を備える;
・前記厚み測定手段がAcumap(登録商標)タイプの装置を備える;
・前記厚み補正手段がRTP XE Centura(登録商標)タイプの装置を備える。
・蒸着技術(例えば多結晶シリコンの蒸着)によって、またはエピタキシャル成長技術(例えば単結晶シリコンのエピタキシャル成長)によって、あるいは;
・スマートカット(登録商標)技術以外の層転移技術によって;
も得ることができることを明記しておく。この点で、転移技術とは、特に半導体材料からなる基板中に脆弱領域を形成した後、この脆弱領域で剥離を行なって層を形成する技術であってもよい。更に:
> 半導体材料がシリコンであってもよい。この場合、層がSOI表面層に対応してもよい;
> 転移技術は、スマートカット(登録商標)の技術以外に、例えばEltran(登録商標)型の技術により、或いは幾つかの他の種類の転移技術により構成されてもよい;
ということを明記しておく。
・少なくとも1つの測定された層の厚み形状を取得する工程1051’;
・工程1051’において取得された測定された厚み形状に基づいて、層に適用される補正厚み仕様を推定する工程1052’;
・前記仕様に基づいて層厚を補正する工程1053’。
ステップ101〜104(図1を参照して説明したステップと同一である)中において薄層が形成されると、各薄層はステップ105’において仕上げ処理される。
・Acumap(登録商標)型の機械によって、前述したように構成されてもよい厚み測定手段;
・以下で詳しく説明する厚み補正手段;
・記憶手段(すなわち“メモリ”)に関連付けられ(層上で行なわれた測定に伴う測定値を受けるために)、厚み測定手段に接続されるとともに(厚み補正仕様を送るために)厚み補正手段に接続されたプロセッサユニット。
次の工程1052’は、厚み測定形状から厚み補正仕様を推定することからなる。
・リスト20内に記憶された一般的な形状;及び
・同様に記憶された目標とする形状30。
> 一般的な形状のリスト20;及び
> レシピのライブラリ40;
・目標30と共に少なくとも1つの構成。一度に1つのみの、かかる構成が常に選択される。
・一般的な形状のそれぞれにおいて、一般的な形状と目標とする形状30との間の厚み値の差を評価する。それらの厚みの差は、その後、目標30の形状と類似する形状を得るために一般的な形状に関して実施する必要がある厚み補正に対応する;及び
・一般的な形状のそれぞれにおいて、既に評価された厚み補正を実施するための最適なレシピを推定する。
・測定された形状60に最も類似する一般的な形状をリスト20に記憶された一般的な形状の中から選択する選択ステップ。これは、測定された形状60と所定のメッシュ(例えば、一般的な形状を定義するメッシュまたは前記メッシュのサブメッシュ)を使用する一般的な形状のそれぞれとの間の厚み値の差を評価した後に行なうことができる;及び
・80において、選択された構成によって供給された関連性により、一般的な形状21〜27に関連付けられたレシピ41〜49を推定する(このことに関しては、プロセッサユニットがメモリ500の様々な領域に接続されることを明記しておく)。
・レシピのツリー構造の第1の最上位カテゴリー。この第1の最上位のカテゴリーのレシピは、層の全面にわたって均一な厚み補正仕様を定義する;
・表面にわたる厚み補正仕様の分布の全体のパラメータに応じた他の高位のカテゴリー。例えば:
> 層の中央領域での大きな(あるいは、逆に小さな)厚み減少;
> 層の所定の角度領域における厚みの大きな(あるいは、逆に小さな)減少;
> その他。
工程1053’は、工程1052’において既に推定された厚み補正仕様にしたがって層の厚みを補正する少なくとも1つの工程を含む。
・ウエハ表面の異なる領域を別個に処理するために局所的に適合されるウエハの表面の特定の処理。かかる処理は、アニーリングステップに関連付けられる。かかる処理は、赤外線ランプ等の個別に制御される熱源による選択的な加熱を含んでいてもよい。これは、特に犠牲酸化のために行なわれてもよい;
・いずれにせよ、そのような局所的に適合される処理は、処理される層の厚みを補正する(単にその表面を滑らかにするだけではない)が、層の表面上の位置に応じて局所的に異なる方法で厚みを補正できるとともに、層の全面を同時に処理することができる。
・周知の機械シーケンス時間測定値(例えば、ガスが流入する時間301とガスが流出する時間302との間の持続時間、あるいは薄層が酸化チャンバン内に導入される時間と薄層が酸化チャンバから導出される時間との間の持続時間、または実際には加熱が開始される時間と加熱が終了する時間との間の持続時間等);及び
・所定の酸化条件下で後酸化された特定の数の層における酸化物厚み測定値。
30,60 厚み形状
40 厚み補正仕様
201 薄層
500 メモリ(記憶手段)
Claims (58)
- 半導体材料からなる薄層(201)を形成する方法であって、前記層の厚みを補正するステップ(1050’)を含み、前記層(201)の厚みを補正する前記ステップ自体が:
・前記層の測定された厚み形状(60)を取得する工程(1051’);
・測定された前記厚み形状(60)から厚み補正仕様(40)を推定する工程(1052’);及び
・前記仕様にしたがって前記層の厚みを補正する工程(1053’);
を含む方法において、
前記厚み補正(1053’)は、前記層の表面の異なる領域の層厚を局所的及び選択的に適合させつつ、前記層の全面を同時に処理する技術を実施することを特徴とする方法。 - 厚みを補正するための前記技術が犠牲酸化を実施することを特徴とする、請求項1に記載の方法。
- 前記厚み補正仕様(40)は、形成される層(201)の表面上にわたる均一な厚み補正(1053’)に対応することを特徴とする、先行する請求項に記載の方法。
- 前記厚み補正仕様(40)は、形成される層(201)の表面上にわたる格差のある厚み補正(1053’)に対応することを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記厚み補正仕様(40)は、形成される層(201)の表面上にわたる格差のある厚み補正(1053’)とともに、形成される層(201)の表面上にわたる均一な厚み補正(1053’)に対応することを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記厚み補正仕様(40)は、その厚みが全体にわたるできる限り均一な層(201)を形成するように規定されることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記厚み補正中に前記層の全面が同時に処理されることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記層は、複数の層からなるバッチで形成されることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記層厚補正が層のバッチに対して行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
- バッチの層が一連の層を成して編成され、同じバッチ内の先行する層の厚みが補正されている間にバッチ内の1つの層の厚みが測定される(1053’)ことを特徴とする、先行する請求項2つの請求項のいずれかに記載の方法。
- バッチの全ての層に関して1つの目標とする厚み形状(30)が定義され、厚み補正が行なわれると、バッチの各層が目標とする厚み形状(30)に近い最終的な厚み形状を有することにより、バッチの各層において対応する厚み補正仕様(40)が個別に規定されることを特徴とする、請求項8または9に記載の方法。
- バッチの全ての層に関して1つの目標とする厚み形状が定義され、バッチの1つの層に対して少なくとも1回行われる厚み測定に応じてバッチの全ての層の厚み補正仕様が同一であることを特徴とする、請求項8ないし10のいずれかに記載の方法。
- 前記目標とする厚み形状(30)は1つの目標値から成り、前記目標値は、バッチの各層の全面にわたって得られる1つの目標とする厚みを示すことを特徴とする、先行する2つの請求項のいずれかに記載の方法。
- 測定値を取得する前記工程(1053’)が偏光解析器によって行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
- 測定値を取得する前記工程(1053’)が反射率計によって行なわれることを特徴とする、請求項1から請求項13のいずれかに記載の方法。
- 熱酸化技術によって前記犠牲酸化が行なわれることを特徴とする、先行する請求項のいずれかに記載の方法。
- 急速熱酸化技術によって前記犠牲酸化が行なわれることを特徴とする、先行する請求項に記載の方法。
- 前記犠牲酸化中に前記層の異なる場所を選択的に酸化するための手段が導入されることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記犠牲酸化中に、前記層の異なる位置に対向して位置し、選択的に給電されることにより層が酸化される温度を局所的に調整することができる複数のヒータランプを有する装置が導入されることを特徴とする、先行する請求項に記載の方法。
- スマートカット(登録商標)方法の主なステップをも実施することを特徴とする、先行する請求項のいずれかに記載の方法。
- 多層構造を成す半導体材料層を製造するための先行する請求項のいずれかに記載の方法の使用。
- 前記層がシリコンからなる、先行する請求項に記載の使用。
- 前記多層構造がSOI構造である、先行する2つの請求項のいずれかに記載の使用。
- 請求項1から20のいずれかに記載の方法を実施するための機械であって、1つの層における厚み形状測定値を取得するための手段と、犠牲酸化によって層厚を補正するための手段とを備えることを特徴とする機械。
- 前記測定値取得手段および前記厚み補正手段に接続されたプロセッサユニットを更に備えることを特徴とする、先行する請求項に記載の機械。
- 厚み形状測定値を取得するための前記手段、前記厚み補正手段、前記プロセッサユニットが前記機械内で一体化される、先行する請求項に記載の機械。
- 厚み形状測定値を取得するための前記手段が反射率計を導入することを特徴とする、先行する3つの請求項のいずれかに記載の機械。
- 厚み形状測定値を取得するための前記測定値取得手段がAcumap(登録商標)タイプであることを特徴とする、先行する請求項に記載の機械。
- 前記厚み補正手段は、少なくとも1つの層の全面の厚みを、同時に選択的に処理するのに適していることを特徴とする、先行する5つの請求項のいずれかに記載の機械。
- 前記厚み補正手段は、一度に1つの層の厚みを補正することを特徴とする、先行する請求項に記載の機械。
- 前記厚み補正手段がRTP XE Centura(登録商標)タイプであることを特徴とする、先行する請求項に記載の機械。
- 前記厚み補正手段によって層のバッチ全体の厚みを補正することができることを特徴とする、請求項29に記載の機械。
- 前記厚み補正手段がチューブオーブンであることを特徴とする、先行する請求項に記載の機械。
- 半導体材料からなる薄層の厚みを補正するための方法であって:
・前記層の少なくとも1つの厚み測定値を取得する工程;
・取得された前記厚み測定値に応じて前記層に適用される厚み補正仕様を決定する工程;及び
・前記補正仕様にしたがって前記層の厚みを補正する工程;
を含む方法において、
補正仕様を決定する前記工程は、
・取得された前記厚み測定値に基づいて前記層の厚み形状を規定し;
・前記厚み形状と記憶された一般的な形状とを比較し、前記一般的な形状のそれぞれが対応する前記厚み補正仕様(またはレシピ)に関連付けて記憶され;及び
・記憶された一般的な形状を選択することにより、その厚みが補正される層と、選択された一般的な形状に関連付けて記憶された厚み補正仕様とを関連付ける;
ことを含むことを特徴とする方法。 - 記憶された一般的な形状と前記レシピとの間に関連性を規定することができる構成ステップを含む、先行する請求項に記載の方法。
- 前記構成は、層の製造のために規定された厚み形状のための目標とする仕様(すなわち目標)を、入力データの1つの項目として有するアルゴリズムによって実施されることを特徴とする、先行する請求項に記載の方法。
- 前記厚み測定値、前記一般的な形状、前記目標が同一のメッシュを使用して定義されることを特徴とする、先行する請求項に記載の方法。
- 目標が変更される度に、前記構成アルゴリズムが自動的に再起動されることにより、前記一般的な形状と前記レシピとの間の対応関係を定義する新たな構成が規定されることを特徴とする、先行する2つの請求項のいずれかに記載の方法。
- 少なくとも1つの構成を記憶することを含むことを特徴とする、先行する4つの請求項のいずれかに記載の方法。
- 複数の構成を記憶し、所望の構成を選択することを含むことを特徴とする、先行する6つの請求項いずれかに記載の方法。
- 前記一般的な形状および前記レシピの少なくとも一方は、所望の数のレベルを有するカテゴリーおよびサブカテゴリーを定義するツリー構造に分類されることを特徴とする、先行する7つの請求項のいずれかに記載の方法。
- 前記一般的な形状のツリー構造の複数の領域を選択でき、その領域の範囲内で一般的な形状を選択するための検索を行なうことを特徴とする、先行する請求項に記載の方法。
- 前記レシピのツリー構造は、ツリー構造内へ深く入り込むほど、さらに細かくなる詳細のレベルによって定義されることを特徴とする、先行する2つの請求項のいずれかに記載の方法。
- 構成を規定するために、一般的な形状に関連付けるためのレシピを検索する前記構成アルゴリズムは、レシピ全てにわたって検索するのではなく、前記目標と前記一般的な形状との間の厚みの差に応じてレシピのカテゴリーを選択することから検索を開始することを特徴とする、請求項36と組み合わされた、先行する請求項に記載の方法。
- 構成を目的として、一般的な形状のツリー構造の所定のレベル(“開始レベル”)とレシピのツリー構造の所定のレベル(“到達レベル”)との間にリンクが確立されることにより、開始レベルの所定のカテゴリーに属する一般的な形状のそれぞれについて、レシピの到達レベルのカテゴリーが存在し、構成中にこの開始レベルにおける一般的な形状のためのレシピを検索する全てが前記到達レベルのカテゴリーへと方向付けられ、レシピのツリー構造内の深くへと、引き続き検索することを特徴とする、先行する4つの請求項ならびに請求項36のいずれかに記載の方法。
- レシピのツリー構造がレシピパラメータによって定義されることを特徴とする、先行する2つの請求項のいずれかに記載の方法。
- レシピのツリー構造内におけるレシピの高位カテゴリーは:
・層の表面全体のための均一厚み補正仕様を定義する第1の高位のレシピカテゴリー;及び
・前記表面にわたる厚み補正仕様のための全体的分布パラメータに応じた他の高位のカテゴリー;
を含むことを特徴とする、先行する請求項に記載の方法。 - 厚み補正が層の全面に対して同時に適用され、層の表面上における位置に応じて前記補正を異ならせることができることを特徴とする、先行する14項の請求項のいずれかに記載の方法。
- 層厚補正が犠牲酸化を使用することを特徴とする、先行する15項の請求項のいずれかに記載の方法。
- 前記層がバッチで処理され、測定される前記層よりも所定のピッチ分だけ先行するバッチ内の1つの層の厚みを補正している間に、前記バッチ内の1つの層の厚みが測定されることを特徴とする、先行する16項の請求項のいずれかに記載の方法。
- 所定のバッチ内の複数の層が同じ最終的な目標とする厚みを共有し、厚み補正が行なわれると、共通の目標にできる限り近い、バッチのための平均層厚が得られることを確認することにより、各層のためのレシピが個別に規定されることを特徴とする、先行する請求項に記載の方法。
- 前記レシピは、全ての層にわたる均一な厚み修正に対応することを特徴とする、先行する18項の請求項のいずれかに記載の方法。
- 前記レシピは、層の表面にわたる格差のある厚み修正に対応することを特徴とする、先行する19項の請求項のいずれかに記載の方法。
- 先行する20項の請求項のいずれかに記載の方法を実施するための装置であって:
・厚み測定手段;
・厚み補正手段;及び
・厚み補正仕様を記憶するための手段に関連付けられ、前記厚み測定手段に接続され、層に関して測定された測定値を、かかる厚み測定手段から受けるとともに、かかる厚み補正手段に接続され、当該厚み補正手段に対して前記厚み補正仕様を送るプロセッサユニット;
を備えることを特徴とする装置。 - 前記厚み測定手段が偏光解析器を備えることを特徴とする、先行する21項の請求項のいずれかに記載の方法。
- 前記厚み測定手段が反射率計を備えることを特徴とする、先行する22項の請求項のいずれかに記載の方法。
- 前記厚み測定手段が、Acumap(登録商標)タイプの装置を備えることを特徴とする、先行する請求項に記載の装置。
- 前記厚み補正手段が、RTP XE Centura(登録商標)タイプの装置を備えることを特徴とする、先行する4つの請求項のいずれかに記載の装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0210208A FR2843486B1 (fr) | 2002-08-12 | 2002-08-12 | Procede d'elaboration de couches minces de semi-conducteur comprenant une etape de finition |
FR0210209A FR2843487B1 (fr) | 2002-08-12 | 2002-08-12 | Procede d'elaboration de couche mince comprenant une etape de correction d'epaisseur par oxydation sacrificielle, et machine associee |
US46724103P | 2003-04-30 | 2003-04-30 | |
PCT/IB2003/003640 WO2004015759A2 (en) | 2002-08-12 | 2003-08-11 | A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005536043A true JP2005536043A (ja) | 2005-11-24 |
JP4684650B2 JP4684650B2 (ja) | 2011-05-18 |
Family
ID=31721058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004527229A Expired - Lifetime JP4684650B2 (ja) | 2002-08-12 | 2003-08-11 | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 |
Country Status (7)
Country | Link |
---|---|
EP (2) | EP1547143B1 (ja) |
JP (1) | JP4684650B2 (ja) |
AT (1) | ATE484847T1 (ja) |
AU (1) | AU2003263391A1 (ja) |
DE (1) | DE60334555D1 (ja) |
TW (1) | TWI298919B (ja) |
WO (1) | WO2004015759A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200019142A (ko) * | 2017-06-23 | 2020-02-21 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2991099B1 (fr) | 2012-05-25 | 2014-05-23 | Soitec Silicon On Insulator | Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice |
CN113678237A (zh) * | 2019-02-15 | 2021-11-19 | 朗姆研究公司 | 针对多重图案化工艺使用多区加热衬底支撑件的修整与沉积轮廓控制 |
FR3099291A1 (fr) | 2019-07-23 | 2021-01-29 | Soitec | procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince |
FR3104810B1 (fr) | 2019-12-17 | 2023-03-31 | Soitec Silicon On Insulator | Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l’uniformite d’epaisseur de ladite couche |
CN114894132A (zh) * | 2022-05-08 | 2022-08-12 | 三河建华高科有限责任公司 | 一种半导体晶圆厚度检测控制系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333809A (ja) * | 1993-05-20 | 1994-12-02 | Toshiba Corp | レジスト感度調整装置および方法 |
JPH09202967A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Chem Corp | 薄膜製造方法 |
JPH1074922A (ja) * | 1996-07-05 | 1998-03-17 | Nippon Telegr & Teleph Corp <Ntt> | Soi基板の製造方法 |
JPH10282529A (ja) * | 1991-08-02 | 1998-10-23 | Canon Inc | 液晶画像表示装置及び半導体光学部材の製造方法 |
JPH1177525A (ja) * | 1997-05-28 | 1999-03-23 | Lam Res Corp | 化学機械的研磨中に多重波長分光計を用いた厚みをその場でモニタする方法及び装置 |
JP2001118832A (ja) * | 1999-10-21 | 2001-04-27 | Toshiba Corp | エッチング溝深さ、膜厚および段差の測定方法、およびその装置 |
WO2002025708A2 (en) * | 2000-09-20 | 2002-03-28 | Kla-Tencor-Inc. | Methods and systems for semiconductor fabrication processes |
JP2002118242A (ja) * | 1996-11-15 | 2002-04-19 | Canon Inc | 半導体部材の製造方法 |
JP2002134466A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW346649B (en) * | 1996-09-24 | 1998-12-01 | Tokyo Electron Co Ltd | Method for wet etching a film |
FR2777115B1 (fr) | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
TW455973B (en) * | 1999-04-05 | 2001-09-21 | Applied Materials Inc | Endpoint detection in the fabrication of electronic devices |
FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
FR2797714B1 (fr) | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
WO2001083238A1 (en) | 2000-05-02 | 2001-11-08 | Epion Corporation | System and method for adjusting the properties of a device by gcib processing |
-
2003
- 2003-08-11 AU AU2003263391A patent/AU2003263391A1/en not_active Abandoned
- 2003-08-11 AT AT03784416T patent/ATE484847T1/de not_active IP Right Cessation
- 2003-08-11 DE DE60334555T patent/DE60334555D1/de not_active Expired - Lifetime
- 2003-08-11 EP EP03784416A patent/EP1547143B1/en not_active Expired - Lifetime
- 2003-08-11 JP JP2004527229A patent/JP4684650B2/ja not_active Expired - Lifetime
- 2003-08-11 WO PCT/IB2003/003640 patent/WO2004015759A2/en active Application Filing
- 2003-08-11 EP EP10155844A patent/EP2190010A2/en not_active Withdrawn
- 2003-08-12 TW TW092122092A patent/TWI298919B/zh not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10282529A (ja) * | 1991-08-02 | 1998-10-23 | Canon Inc | 液晶画像表示装置及び半導体光学部材の製造方法 |
JPH06333809A (ja) * | 1993-05-20 | 1994-12-02 | Toshiba Corp | レジスト感度調整装置および方法 |
JPH09202967A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Chem Corp | 薄膜製造方法 |
JPH1074922A (ja) * | 1996-07-05 | 1998-03-17 | Nippon Telegr & Teleph Corp <Ntt> | Soi基板の製造方法 |
JP2002118242A (ja) * | 1996-11-15 | 2002-04-19 | Canon Inc | 半導体部材の製造方法 |
JPH1177525A (ja) * | 1997-05-28 | 1999-03-23 | Lam Res Corp | 化学機械的研磨中に多重波長分光計を用いた厚みをその場でモニタする方法及び装置 |
JP2001118832A (ja) * | 1999-10-21 | 2001-04-27 | Toshiba Corp | エッチング溝深さ、膜厚および段差の測定方法、およびその装置 |
WO2002025708A2 (en) * | 2000-09-20 | 2002-03-28 | Kla-Tencor-Inc. | Methods and systems for semiconductor fabrication processes |
JP2002134466A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200019142A (ko) * | 2017-06-23 | 2020-02-21 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
KR102554190B1 (ko) * | 2017-06-23 | 2023-07-12 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
ATE484847T1 (de) | 2010-10-15 |
EP1547143B1 (en) | 2010-10-13 |
JP4684650B2 (ja) | 2011-05-18 |
WO2004015759A3 (en) | 2004-06-03 |
AU2003263391A1 (en) | 2004-02-25 |
EP1547143A2 (en) | 2005-06-29 |
WO2004015759A2 (en) | 2004-02-19 |
TW200414392A (en) | 2004-08-01 |
TWI298919B (en) | 2008-07-11 |
DE60334555D1 (de) | 2010-11-25 |
EP2190010A2 (en) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7700376B2 (en) | Edge temperature compensation in thermal processing particularly useful for SOI wafers | |
US6703592B2 (en) | System of controlling the temperature of a processing chamber | |
US5985678A (en) | Method of evaluating and thermally processing semiconductor wafer | |
KR102072525B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
TWI420003B (zh) | 經磊晶塗覆的矽晶圓的製造方法 | |
JP2009532877A (ja) | 基板の急速熱処理のための適応制御方法 | |
US7289865B2 (en) | Optimization algorithm to optimize within substrate uniformities | |
JP4684650B2 (ja) | 薄層を形成する方法、犠牲酸化によって厚みを補正するステップを含む方法、及び関連する機械 | |
CN115516614A (zh) | 利用带隙吸收法的温度校正 | |
US6908774B2 (en) | Method and apparatus for adjusting the thickness of a thin layer of semiconductor material | |
US20040087042A1 (en) | Method and apparatus for adjusting the thickness of a layer of semiconductor material | |
JP4978608B2 (ja) | エピタキシャルウエーハの製造方法 | |
KR102270391B1 (ko) | 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법 | |
JPH05102044A (ja) | エピタキシヤル成長装置 | |
KR102338848B1 (ko) | 에피택셜 웨이퍼의 제조 방법 및 제조 장치 | |
US20220136772A1 (en) | Rtp substrate temperature one for all control algorithm | |
JP2020088322A (ja) | エピタキシャルウェーハの製造方法および装置 | |
JP2002198320A (ja) | 加熱処理装置、加熱処理方法および半導体装置の製造方法 | |
JP2010258241A (ja) | ウェーハ冷却方法及びエピタキシャルウェーハ製造方法 | |
JP7439739B2 (ja) | エピタキシャル成長装置の温度管理方法及びシリコン堆積層ウェーハの製造方法 | |
WO2023127542A1 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造装置 | |
KR100377012B1 (ko) | 급속열처리 장치의 온도보정 방법 | |
KR20220140263A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
TW202414142A (zh) | 用於所需溫度曲線的自動微調器 | |
JP2023023911A (ja) | シリコンウェーハ用サセプタの前処理方法およびシリコンウェーハの熱処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4684650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |