JP3197788B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3197788B2
JP3197788B2 JP12023695A JP12023695A JP3197788B2 JP 3197788 B2 JP3197788 B2 JP 3197788B2 JP 12023695 A JP12023695 A JP 12023695A JP 12023695 A JP12023695 A JP 12023695A JP 3197788 B2 JP3197788 B2 JP 3197788B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
chip
semiconductor substrate
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12023695A
Other languages
English (en)
Other versions
JPH08316194A (ja
Inventor
光雄 宇佐美
邦宏 坪崎
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP12023695A priority Critical patent/JP3197788B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to AU56598/96A priority patent/AU718934B2/en
Priority to CA002221127A priority patent/CA2221127A1/en
Priority to CNB02123244XA priority patent/CN100466224C/zh
Priority to US08/952,344 priority patent/US5893746A/en
Priority to KR1019970708198A priority patent/KR100606254B1/ko
Priority to CN96194858A priority patent/CN1098534C/zh
Priority to PCT/JP1996/001263 priority patent/WO1996036992A1/ja
Priority to DE69636338T priority patent/DE69636338T2/de
Priority to EP96913741A priority patent/EP0828292B1/en
Priority to TW085105952A priority patent/TW420867B/zh
Publication of JPH08316194A publication Critical patent/JPH08316194A/ja
Priority to US09/289,658 priority patent/US6162701A/en
Priority to JP33672099A priority patent/JP3618268B2/ja
Priority to US09/729,191 priority patent/US6514796B2/en
Application granted granted Critical
Publication of JP3197788B2 publication Critical patent/JP3197788B2/ja
Priority to US10/260,409 priority patent/US6589818B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に極めて薄い半導体装置を安定かつ低コストで
形成するのに好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の組立技術としては、
たとえば「ＬＳＩハンドブック」（社団法人電子通信学
会編株式会社オーム社、昭和５９年１１月３０日発行、
第４０６頁〜４１６頁）などに記載されており、これら
従来の半導体装置の組立て技術では、直接ハンドリング
を行っても、割れないほぼ２００μｍ以上の厚さを有す
る半導体チップが扱われていた。
【０００３】
【発明が解決しようとする課題】周知のように、半導体
ウエハを薄くする手段としては、研磨法が広く用いられ
ている。しかし、研磨法によって半導体ウエハを均一
に、たとえば５％以内の加工精度で加工するためには、
ウエハと研磨装置の並行出しを、高精度かつ高い再現性
で行わなう必要があり、このような極めて高い並行出し
を行うためには、極めて高価な装置が必要であり、実用
は困難であった。また、半導体ウエハの厚さをモニタし
ながら、研磨を行う方法も行われているが、広い範囲の
厚さ領域でこの方法を行うと、所要時間が著しく長くな
って生産性が低下してしまう。
【０００４】また、半導体ウエハの厚さを、例えば０．
１μｍの程度と極めて薄くなるまで研磨を行うと、半導
体ウエハ表面のデバイスが、研磨によって生ずるストレ
スのために破壊されてしまうという問題もあった。さら
に、このように薄くされた半導体チップを、上記従来技
術によって直接ハンドリングを行うと、半導体チップ自
体が破壊されてしまうという問題があり、高い歩留と低
いコストで、半導体装置を形成するのは困難であった。
【０００５】本発明の目的は、従来技術の有する上記問
題を解決し、半導体チップの厚さを０．１から１１０μ
ｍ程度まで薄くすることができ、かつ、このような極め
て薄いチップを、割れの発生なしにハンドリングするこ
とができる半導体装置の製造方法を提供することであ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ウエハをテープに貼り付け、このウエハ
の表面方向内で高速度に回転若しくは横方向に往復運動
させながら、エッチ液と接触させることによって、ウエ
ハを均一にエッチングして膜厚を極めて小さくした後、
薄くされたウエハをダイジングして複数のチップに分割
し、これら各薄いチップを、対象基板に加熱圧順次接し
て固着させるものである。
【０００７】
【作用】半導体ウエハが、この半導体ウエハの面内方向
において、急速度で回転若しくは往復運動しながら、エ
ッチ液と接触されるので、極めて均一にエッチングが行
われ、凹凸や歪の発生なしに、極めて薄いウエハを得る
ことができる。
【０００８】このような極めて薄いウエハを分割して形
成された複数の薄いチップは、第１の基板であるテープ
上から順次分離されて、加熱および圧接されるため、チ
ップが極めて薄いにもかかわらず、割れの発生なしに上
記第２の基板上に固着することができる。特に、上記第
１の基板として軟質のテープを用いることにより、所望
のチップのみを上方に押し上げ、このチップのみを選択
的に加熱できるので、所望のチップを上記第２の基板へ
固着するのは極めて容易である。
【０００９】さらに、上記第２の基板とチップとの固着
を、導電性接着剤を介して行うことによって、ワイヤボ
ンデイングは不要になり、工程の簡略化とコストの低減
に極めて有効である。
【００１０】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。 〈実施例１〉図１に示したように、薄い半導体ウエハ１
０５は、枠１０１によって保持されたテープ（日立化成
株式会社製、ＨＡ−１５０６）１０７の上に置かれ、こ
の半導体ウエハ１０５は、ダイシング溝１０４によって
複数のチップ１０５´に分離されている。分離された各
チップ１０５´は、加熱ヘッド１０６によってテープ１
０７の裏面から上方へ押し上げられ、接着剤１０３が塗
布された基板１０２に押しつけられて、当該基板１０２
に加熱接着される。この接着剤１０３は、有機物質と導
電性粒子の複合材料からなる異方導電性接着剤であるた
め、基板１０２に形成された電極（図示せず）と薄型チ
ップ１０５が有する電極（図示せず）は、加圧と加熱に
よって互いに電気的に接続される。なお、上記チップ１
０５´は、厚さが０．１〜１０μｍ程度で、曲げること
が可能な極めて薄いチップである。厚さが０．１μｍよ
り小さいと、このチップ１０５´に各種半導体素子を形
成するのが困難になり、１０μｍより大きいと、曲げに
よって割れの生ずる恐れがある。
【００１１】また、上記テープ１０７は軟質であるた
め、加熱ヘッド１０６によってテープ１０７を加熱しな
がら上方へ押し上げることによって、テープ１０７上の
上記薄いチップ１０５´も押し上げられ、基板１０２と
均一かつ安定に接着される。
【００１２】図３は図１の平面構造を示す図であり、テ
ープ１０７は枠１０１によって保持され、ウエハ１０５
はダイシング溝１０４によってチップ１０５´に互いに
分離されている。ウエハ１０５の周囲３０４は枠１０１
の内側にあって、テープ１０７に平坦に接着されてい
る。枠１０１はステンレスまたはプラスチック材で形成
されている。ウエハ１０５の厚さは０．１から１１０μ
ｍと極めて薄いにもかかわらず、粘着剤によってテープ
１０７に強固に粘着されているため、ウエハ１０５をテ
ープ１０７に粘着した状態でダイシングを行っても、薄
いチップ１０５´がテープ１０７から、ばらばらに剥離
してしまうことはない。
【００１３】上記薄いチップ１０５´を基板１０２に固
着した後の状態を図４に示した。図４（１）は平面図、
図４（２）は断面図である。基板１０２の上には、位置
合わせされて薄いチップ１０５´が固着されている。薄
いチップ１０５´に形成された電極と基板１０２に形成
された電極は、フェースダウンボンデイングによって互
いに接続されている。しかし、ワイヤボンディングある
いは導電性ペーストによって互いに接続してもよい。
【００１４】薄いチップの実装が、このように簡単かつ
容易にできるため、半導体装置の薄型化、高機能化およ
び低コスト化が促進されて、新しい応用展開をもたらす
ことができる。
【００１５】なお、図４（３）は、図４（１）、（２）
に示した薄いチップ１０５´と基板１０２の接続部を拡
大して模式的に示した断面図である。図４（３）に示し
たように、パッド４０５は薄いチップ１０５´表面の、
パッシベーション膜４０８が除去された部分に設けられ
ており、導電性粒子４０６によって、基板１０２の表面
上に設けられた基板電極４１２に接続され、互いに導通
されている。基板１０２とチップ１０５´の間には有機
フィルム４０９が介在して設けられており、この有機フ
ィルム４０９の中に導電粒子４１０が含まれていて、こ
の導電性粒子４１０によって両者間が導通される。
【００１６】一方、従来法においては、図２に示したよ
うに、テープ２０３上のチップ２０２は、真空チャック
２０１によってハンドリングされて他の基板（図示せ
ず）上へ移動される。すなわち、テープ２０３の上に置
かれたチップ２０２は、ウエハのダイシングによって形
成された個別のチップであり、突き上げピン２０４によ
って突き上げられたチップ２０２は、真空チャック２０
１によって吸引されて１個ずつ順次移動される。
【００１７】テープ２０３には粘着剤が塗布されてお
り、紫外線（ＵＶ）照射または加熱によって、接着性は
低下しているが、なおわずかに接着性が残っているの
で、真空チャック２０１と連動して動作する突き上げピ
ン２０４によって、チップ２０２はテープ２０３から分
離できる。しかし、この突き上げピン２０４によって上
方へ突き上げる従来も方法では、チップ２０２の厚さが
０．１から１１０μｍと極めて薄い場合は、チップ２０
２に割れが入りやすくなり、生産性が低下してしまう。
【００１８】〈実施例２〉本実施例はウエハを薄くする
方法を示す。図５（１）に示したように、ウエハ１０５
は、枠１０１に貼られたテープ１０７上に粘着剤によっ
て固定されており、エッチ液ノズル５０１からエッチ液
５０２が滴下されて、ウエハ１０５の表面がエッチされ
る。エッチ液５０２としては、本実施例では水酸化カリ
ウムの水溶液（濃度４０％）を用いたが、水酸化カリウ
ム以外のエッチ液を用いてもよい。
【００１９】この際、ウエハ１０５は毎分１．０００回
転以上の高速度で回転されるので、図５（２）に示した
ように、エッチ液５０２は、ウエハ１０５の表面上を横
方向に高速度で移動する。そのため、ウエハ１０５の表
面は、段差やダメージの発生なしに均一にエッチされ、
ウエハ１０５は薄い膜になた。
【００２０】同様に、図５（３）に示したように、ウエ
ハ１０５を毎分１、０００往復以上の高速往復運動する
ことにより、エッチ液５０２はウエハ１０５の表面上を
横方向に高速度でに移動し、ウエハ１０５の表面は、段
差やダメージの発生なしに均一にエッチされ、薄膜化さ
れた。
【００２１】〈実施例３〉図６は本発明の他の実施例を
示す工程図である。図６（１）に示したように、枠１０
１に貼られたテープ１０７の上に、ウエハ１０５を固定
した後、上記実施例２に示した方法によってウエハ１０
５を薄くして、図６（２）に示す断面構造を形成し、さ
らに、図６（３）に示したように、ウエハ１０５にダイ
シング溝１０４を形成し、ウエハ１０５を複数のチップ
１０５´に分割した。
【００２２】次に、図６（４）に示したように、基板１
０２にチップ１０５´を位置合わせした後、加熱ヘッド
１０６を下から押し当てて、所望のチップ１０５´を加
熱加圧し、図６（５）に示したように、基板１０２に薄
いチップ１０５´を移し、接着剤１０３を介して固着さ
せた。各チップ１０５´の特性は、分割前のウエハ状態
のときに、あらかじめ測定されており、良品と不良品が
それぞれ明確となっているので、良品のチップのみを選
択的に位置合わせし、基板１０２に移して固着した。な
お、実施例２および３においては、テープ１０７として
実施例１に用いたと同じものを用いたが、それ以外の各
種テープを使用できることは、いうまでもない。
【００２３】〈実施例４〉図７は本発明の他の実施例を
示す工程図であり、薄いチップの主面側を基板主面を対
向させて、フェースダウンボンデイングによって接合し
た例である。まず、図７（１）に示したように、第１の
枠１０１に貼られた第１のテープ１０７の上にウエハ１
０５を固定し、図７（２）に示したように、上記実施例
２と同様にして、ウエハ１０５を薄くした。
【００２４】図７（３）に示したように、ウエハ１０５
の表面を下向きにして、第２の枠１０１´に貼られた第
２のテープ１０７´の表面に対向させて貼り合わせた。
上記第１のテープ１０７をウエハ１０５から剥離して、
ウエハ１０５が第２のテープ１０７´の表面上に形成さ
れた構造とした後、図７（４）に示したように、ウエハ
１０５にダイシング溝１０４を形成して、複数のチップ
１０５´に分離させた。
【００２５】次に、図７（５）に示したように、基板１
０２に上記チップ１０５´を位置合わせして加熱ヘッド
１０６を下から押し当てて加熱加圧し、図７（６）に示
したように、基板１０２に薄いチップ１０５´を異方導
電性接着剤７０９を介して接着した。
【００２６】本実施例によれば、チップ１０５´が第２
のテープ１０７´に移された後に基板１０２に移され
る。そのため、半導体チップ１０５´の表裏が上記実施
例１の場合とは逆になって、当初のウエハ１０５上面
が、基板１０２に固着された状態でも上面になる。した
がって、本実施例では、ウエハ１０５を薄くした後、所
望半導体素子をウエハ１０５の表面に形成すれば、この
半導体素子が、基板１０２の表面に形成されたチップ１
０５´の表面に配置される。
【００２７】
【発明の効果】上記説明から明らかなように、本発明に
よって下記効果が得られる。 （１）半導体ウエハの主面に沿って移動する高速なエッ
チ液によって、ウエハが薄くされるので、膜厚が均一な
薄いウエハを容易に得ることができ、歪や欠陥が発生す
る恐れはない。
【００２８】（２）薄いチップの、上記テープからの剥
離と基板上への接着が同一の工程で行われるため、薄い
チップを割ることなしに、基板上に固着できる。
【００２９】（３）所望のチップを選択的に加熱および
加圧して上記基板上に移すので、極めて容易かつ低コス
トで、薄いチップを基板へ実装できる。
【００３０】（４）異方導電性接着剤によって基板に固
着することにより、ワイヤボンディングなしに、各チッ
プを基板上に接続できる。
【００３１】（５）チップの厚さは、曲げが可能である
０．１から１１０μｍと極めて薄くされるので、曲げに
強い薄いの半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す図、
【図２】従来の方法を説明するめの図、
【図３】本発明の実施例を説明するための平面図、
【図４】本発明を説明するための図、
【図５】本発明におけるウエハの薄形化を説明するため
の図、
【図６】本発明の他の実施例を示す工程図、
【図７】本発明の他の実施例を示す工程図。
【符号の説明】
１０１…枠、 １０１´…第２の枠、 １０２…基板、
１０３…接着剤、１０４…ダイシング溝、 １０５…
ウエハ、 １０５´…チップ、１０６…加熱ヘッド、
１０７…テープ、 １０７´…第２のテープ、２０１…
真空チャック、 ２０２…チップ、 ２０３…テープ、
２０４…突き上げピン、 ３０４…ウエハの周囲、 ４
０５…パッド、４０６…電極間導電粒子、 ４０８…パ
ッシベーション膜、４０９…有機フィルム、 ４１０…
導電粒子、 ４１２…基板電極、５０１…エッチ液ノズ
ル、 ５０２…エッチ液。
フロントページの続き (56)参考文献 特開 平６−224095（ＪＰ，Ａ) 特開 平４−119645（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60,21/301 H01L 21/306,21/308

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に複数の半導体素子が形成された半
    導体基板を準備する工程と、前記複数の半導体素子を覆
    うように前記半導体基板の表面に支持膜を形成する工程
    と、前記半導体基板の裏面に薬液を接触させ、前記薬液
    に対して前記半導体基板を高速移動させることにより前
    記半導体基板の裏面を除去して前記半導体基板の厚さを
    ０．１μｍ〜１１０μｍの範囲まで薄膜化する工程と、
    前記複数の半導体素子を含む前記薄膜化された半導体基
    板を、ダイシングにより完全に切断して複数のＩＣチッ
    プに分離する工程と、配線が形成された配線基板に前記
    ＩＣチップを前記ＩＣチップとほぼ同じ大きさの平坦な
    先端部を有する加熱ヘッドを用いて圧接することによ
    り、前記ＩＣチップを前記配線基板上にフェースダウン
    ボンディングにより固着する工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 前記高速移動は、前記半導体基板の回転
    運動であることを特徴とする請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記半導体基板は、１０００回転／分以
    上で回転されることを特徴とする請求項２記載の半導体
    装置の製造方法。
  4. 【請求項４】 前記高速移動は、前記半導体基板の往復
    運動であることを特徴とする請求項１記載の半導体装置
    の製造方法。
  5. 【請求項５】 前記高速移動は、前記半導体基板の厚さ
    が±５％の範囲内で均一にエッチングされる速度で行わ
    れることを特徴とする請求項１記載の半導体装置の製造
    方法。
  6. 【請求項６】 表面に複数の素子が形成された基板を準
    備する工程と、前記複数の素子を覆うように前記基板の
    表面にテープを貼付する工程と、前記基板の裏面に薬液
    を供給し、前記薬液に対して前記基板を高速移動させる
    ことにより前記基板の裏面をエッチングして前記基板の
    厚さを０．１μｍ〜１１０μｍの範囲まで薄膜化する工
    程と、前記複数の素子を含む前記薄膜化された基板を、
    ダイシングにより完全に切断して複数のＩＣチップに分
    離する工程と、配線が形成された基板に前記ＩＣチップ
    を前記ＩＣチップとほぼ同じ大きさの平坦な先端部を有
    する加熱ヘッドを用いて圧接することにより、前記ＩＣ
    チップを前記配線基板にフェースダウンボンディングに
    より固着する工程とを有することを特徴とする半導体装
    置の製造方法。
  7. 【請求項７】 前記テープは軟質テープであることを特
    徴とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記テープは枠で支持されていることを
    特徴とする請求項６又は７に記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記枠はリング状であることを特徴とす
    る請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 外部電極と前記外部電極よりも厚い保
    護膜を有する複数の半導体素子が表面に形成された半導
    体基板を準備する工程と、前記複数の半導体素子を覆う
    ように前記半導体基板の表面にテープを貼付する工程
    と、前記半導体基板の裏面に薬液を接触させ、前記薬液
    に対して前記半導体基板を高速移動させることにより前
    記半導体基板の裏面を除去して前記半導体基板の厚さを
    ０．１μｍ〜１１０μｍの範囲まで薄膜化する工程と、
    前記複数の半導体素子を含む前記半導体基板を完全に切
    断して複数のＩＣチップに分離する工程と、配線が形成
    された配線基板に前記ＩＣチップを前記ＩＣチップとほ
    ぼ同じ大きさの平坦な先端部を有する加熱ヘッドを用い
    て圧接することにより、前記ＩＣチップを前記配線基板
    上にフェースダウンボンディングにより固着する工程と
    を有することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 前記保護膜は、前記外部電極の周辺に
    形成されていることを特徴とする請求項１０記載の半導
    体装置の製造方法。
JP12023695A 1995-05-18 1995-05-18 半導体装置の製造方法 Expired - Lifetime JP3197788B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP12023695A JP3197788B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法
EP96913741A EP0828292B1 (en) 1995-05-18 1996-05-14 Manufacture of a semiconductor device
CNB02123244XA CN100466224C (zh) 1995-05-18 1996-05-14 半导体器件的制造方法
US08/952,344 US5893746A (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
KR1019970708198A KR100606254B1 (ko) 1995-05-18 1996-05-14 반도체장치및그제조방법
CN96194858A CN1098534C (zh) 1995-05-18 1996-05-14 半导体器件的制造方法
PCT/JP1996/001263 WO1996036992A1 (en) 1995-05-18 1996-05-14 Semiconductor device and its manufacture
DE69636338T DE69636338T2 (de) 1995-05-18 1996-05-14 Verfahren zur herstellung einer halbleitervorrichtung
AU56598/96A AU718934B2 (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
CA002221127A CA2221127A1 (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
TW085105952A TW420867B (en) 1995-05-18 1996-05-20 Semiconductor device and the manufacturing method thereof
US09/289,658 US6162701A (en) 1995-05-18 1999-04-12 Semiconductor device and method for making same
JP33672099A JP3618268B2 (ja) 1995-05-18 1999-11-26 半導体装置の製造方法
US09/729,191 US6514796B2 (en) 1995-05-18 2000-12-05 Method for mounting a thin semiconductor device
US10/260,409 US6589818B2 (en) 1995-05-18 2002-10-01 Method for mounting a thin semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12023695A JP3197788B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP33671899A Division JP2000195829A (ja) 1999-01-01 1999-11-26 半導体装置の製造方法及びダイシング方法
JP33671999A Division JP3197884B2 (ja) 1995-05-18 1999-11-26 実装方法
JP33672099A Division JP3618268B2 (ja) 1995-05-18 1999-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08316194A JPH08316194A (ja) 1996-11-29
JP3197788B2 true JP3197788B2 (ja) 2001-08-13

Family

ID=14781218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12023695A Expired - Lifetime JP3197788B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法

Country Status (10)

Country Link
US (4) US5893746A (ja)
EP (1) EP0828292B1 (ja)
JP (1) JP3197788B2 (ja)
KR (1) KR100606254B1 (ja)
CN (2) CN100466224C (ja)
AU (1) AU718934B2 (ja)
CA (1) CA2221127A1 (ja)
DE (1) DE69636338T2 (ja)
TW (1) TW420867B (ja)
WO (1) WO1996036992A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6448153B2 (en) 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE19840226B4 (de) * 1998-09-03 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
TW502458B (en) * 1999-06-09 2002-09-11 Toshiba Corp Bonding type semiconductor substrate, semiconductor light emission element and manufacturing method thereof
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP4239352B2 (ja) 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
KR100411256B1 (ko) * 2001-09-05 2003-12-18 삼성전기주식회사 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US7110356B2 (en) * 2001-11-15 2006-09-19 Fujitsu Limited Pre-provisioning a light path setup
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
JP4100936B2 (ja) 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
JP4514490B2 (ja) * 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
TWI299555B (en) * 2006-04-28 2008-08-01 Taiwan Tft Lcd Ass Semiconductor flip-chip package component and fabricating method
JP4589265B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体接合方法
JP4589266B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体超音波接合方法
US8017441B2 (en) * 2006-06-02 2011-09-13 Hiachi, Ltd. Method for manufacturing IC tag inlet
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP5323331B2 (ja) * 2007-08-24 2013-10-23 リンテック株式会社 ウェハ加工用シート
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
CN103378226A (zh) * 2012-04-25 2013-10-30 展晶科技(深圳)有限公司 发光二极管的制造方法
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR20220075241A (ko) 2014-08-05 2022-06-07 쿨리케 & 소파 네덜란드 비.브이. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
US9704820B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and associated semiconductor manufacturing system
CN106549115B (zh) * 2016-10-27 2018-07-20 武汉华星光电技术有限公司 异方性导电胶膜及异方性导电胶膜的剥离方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN111509107B (zh) * 2020-04-24 2021-06-04 湘能华磊光电股份有限公司 一种将led晶圆分离n份的倒膜的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915784A (en) * 1972-04-26 1975-10-28 Ibm Method of semiconductor chip separation
DE3336606A1 (de) * 1983-10-07 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur mikropackherstellung
JPH06105718B2 (ja) * 1984-06-05 1994-12-21 日本電気株式会社 半導体装置及びその製造方法
JPH0682718B2 (ja) * 1985-08-12 1994-10-19 日本電信電話株式会社 電子デバイスの試験装置およびその使用方法
JPS6237939U (ja) * 1985-08-27 1987-03-06
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
JPH01225509A (ja) * 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
JP2835145B2 (ja) * 1990-05-28 1998-12-14 株式会社東芝 電子装置
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
JP3055193B2 (ja) * 1991-03-19 2000-06-26 セイコーエプソン株式会社 回路の接続方法及び液晶装置の製造方法
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5143855A (en) * 1991-06-17 1992-09-01 Eastman Kodak Company Method for making contact openings in color image sensor passivation layer
JPH0521529A (ja) 1991-07-16 1993-01-29 Sony Corp ボンデイング装置
JPH05152303A (ja) 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JPH06105728B2 (ja) * 1992-02-06 1994-12-21 カシオ計算機株式会社 半導体装置の接合方法
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05283480A (ja) 1992-04-02 1993-10-29 Toshiba Corp 電子回路部品の接続方法
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
JPH0669278A (ja) 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JPH06105728A (ja) * 1992-09-22 1994-04-19 Hino Motors Ltd 車両用シートのヘッドレスト装置
US5268065A (en) 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JPH06204267A (ja) 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置の製造方法
JPH06244095A (ja) 1993-02-12 1994-09-02 Dainippon Screen Mfg Co Ltd 基板冷却装置
JPH06260531A (ja) 1993-03-04 1994-09-16 Hitachi Ltd テープキャリア半導体装置
JPH06349892A (ja) 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5656552A (en) * 1996-06-24 1997-08-12 Hudak; John James Method of making a thin conformal high-yielding multi-chip module
KR102141785B1 (ko) * 2012-05-17 2020-08-06 다우 글로벌 테크놀로지스 엘엘씨 입구 유동 차폐물을 갖는 하이드로클론

Also Published As

Publication number Publication date
CA2221127A1 (en) 1996-11-21
TW420867B (en) 2001-02-01
KR100606254B1 (ko) 2006-12-07
JPH08316194A (ja) 1996-11-29
CN1514479A (zh) 2004-07-21
US6589818B2 (en) 2003-07-08
EP0828292B1 (en) 2006-07-12
CN100466224C (zh) 2009-03-04
KR19990014853A (ko) 1999-02-25
DE69636338D1 (de) 2006-08-24
EP0828292A1 (en) 1998-03-11
CN1098534C (zh) 2003-01-08
US6162701A (en) 2000-12-19
AU5659896A (en) 1996-11-29
US6514796B2 (en) 2003-02-04
DE69636338T2 (de) 2007-07-05
EP0828292A4 (en) 2000-01-05
US20010000079A1 (en) 2001-03-29
US20030027376A1 (en) 2003-02-06
WO1996036992A1 (en) 1996-11-21
AU718934B2 (en) 2000-05-04
US5893746A (en) 1999-04-13
CN1188563A (zh) 1998-07-22

Similar Documents

Publication Publication Date Title
JP3197788B2 (ja) 半導体装置の製造方法
US10014217B2 (en) Method of singulating semiconductor wafer having a plurality of die and a back layer disposed along a major surface
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2003303921A (ja) 半導体装置の製造方法
JP2001185519A5 (ja)
JP2000299354A (ja) 半導体装置およびその製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JP2925074B2 (ja) Ｌｏｃ型半導体チップパッケージ及びその製造方法
JP3197884B2 (ja) 実装方法
JP3618268B2 (ja) 半導体装置の製造方法
JP2000195829A (ja) 半導体装置の製造方法及びダイシング方法
JP4011178B2 (ja) 半導体装置の製造方法、それに使用する樹脂基板及びテープ
JP4207696B2 (ja) 半導体パッケージの製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JPS61210650A (ja) 半導体装置の製造方法
JPH0621219A (ja) 半導体装置の製造方法
JP2004281660A (ja) 半導体装置の製造方法及び製造装置
JP2004253628A (ja) 半導体装置の製造方法
JPH09213595A (ja) 半導体装置及びその製造方法
JPH11340268A (ja) 半導体装置の製造方法
JPH06132397A (ja) ダイシング方法
JPS62132350A (ja) 金バンプ形成法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

EXPY Cancellation because of completion of term