JPH06105718B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06105718B2 JPH06105718B2 JP59114868A JP11486884A JPH06105718B2 JP H06105718 B2 JPH06105718 B2 JP H06105718B2 JP 59114868 A JP59114868 A JP 59114868A JP 11486884 A JP11486884 A JP 11486884A JP H06105718 B2 JPH06105718 B2 JP H06105718B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- gate
- superlattice
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000013078 crystal Substances 0.000 claims description 12
- 239000003362 semiconductor superlattice Substances 0.000 claims description 5
- 230000007935 neutral effect Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 230000005669 field effect Effects 0.000 description 10
- 238000005224 laser annealing Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は２次元化したポテンシヤル場に存在する電子の
高移動度を利用した高速動作電界効果トランジスタの構
造及びその製造方法に関する。
高移動度を利用した高速動作電界効果トランジスタの構
造及びその製造方法に関する。
（従来技術とその問題点） 高純度のGaAs上に高い電子濃度を持ったAlGaAs層を形
成、GaAsとAlGaAsの界面、GaAs側のポテンシヤル井戸に
AlGaAs層から供給される電子を閉じ込め、閉じ込められ
た電子が２次元的散乱確率で支配される物性を呈するこ
とに起因する高速移動度を利用したいわゆる２次元電子
ガス輸送電界効果デバイスが注目されている。
成、GaAsとAlGaAsの界面、GaAs側のポテンシヤル井戸に
AlGaAs層から供給される電子を閉じ込め、閉じ込められ
た電子が２次元的散乱確率で支配される物性を呈するこ
とに起因する高速移動度を利用したいわゆる２次元電子
ガス輸送電界効果デバイスが注目されている。
この２次元電子輸送電界効果デバイス（以後2dimention
al electron gas field effect transistorを略して２
−DEG・FETと称する。）は従来の高速コンピュータの高
速論理回路素子として注目をあつめているのであるがい
くつかの問題がないわけではない。
al electron gas field effect transistorを略して２
−DEG・FETと称する。）は従来の高速コンピュータの高
速論理回路素子として注目をあつめているのであるがい
くつかの問題がないわけではない。
本発明にふれる部分に限るならばFETのゲートの両側面
を流れる電流を軽減する問題と素子間分離がある。この
問題について若干詳しく図を用い説明する。
を流れる電流を軽減する問題と素子間分離がある。この
問題について若干詳しく図を用い説明する。
第１図は２−DEG−FETの模式化した斜視図である。半絶
縁性（Semi−iusulator:以後SIと略称する。）GaAs基板
上11には1015cm-3の電子濃度をもった高純度n-GaAs層1
2、さらにその上に約２×1018cm-3の平均電子濃度をも
ったGaAs/AlAs超格子層13が約1500Å形成されている。G
aAs/AlAs超格子層13はこの例では厚さ20ÅのGaAsと厚さ
13ÅのAlAs層のくり返しによる多層超格子構造をもちGa
As層にのみSiが添加されている。
縁性（Semi−iusulator:以後SIと略称する。）GaAs基板
上11には1015cm-3の電子濃度をもった高純度n-GaAs層1
2、さらにその上に約２×1018cm-3の平均電子濃度をも
ったGaAs/AlAs超格子層13が約1500Å形成されている。G
aAs/AlAs超格子層13はこの例では厚さ20ÅのGaAsと厚さ
13ÅのAlAs層のくり返しによる多層超格子構造をもちGa
As層にのみSiが添加されている。
さて幅w,長さｄをそれぞれ10μm,1μｍとしたゲート電
極14、ゲート電極をはさむようにして作られたソース電
極15とドレイン電極16が配置されている構造を第１図は
示している。
極14、ゲート電極をはさむようにして作られたソース電
極15とドレイン電極16が配置されている構造を第１図は
示している。
ゲート電圧を印加、空乏層17を拡げたときソース電極15
とドレイン電極16の間の抵抗が無限に大きいことを理想
とするいわゆるデイプレシヨン形のFETをここでは仮定
している。ゲート幅ｗの両端付近でのゲート14下の空乏
層の発達が不十分なため、ソース，ドレイン間の抵抗が
低下し、それが素子の高周波特性を低下させている。ま
た、これらのデバイスを集積化した場合に素子間の干渉
が問題となり、素子の分離が必要となることはSiによる
集積回路技術を展望するならば一目瞭然である。
とドレイン電極16の間の抵抗が無限に大きいことを理想
とするいわゆるデイプレシヨン形のFETをここでは仮定
している。ゲート幅ｗの両端付近でのゲート14下の空乏
層の発達が不十分なため、ソース，ドレイン間の抵抗が
低下し、それが素子の高周波特性を低下させている。ま
た、これらのデバイスを集積化した場合に素子間の干渉
が問題となり、素子の分離が必要となることはSiによる
集積回路技術を展望するならば一目瞭然である。
（発明の目的） 本発明の目的は前記ソース・ドレイン間の余剰電流の低
下、また集積化した場合に問題となる素子間分離をきわ
めて容易に達成することのできる２−DEG−FETおよびそ
の集積回路技術に有効な半導体ウエーハの構造および製
造方法を提供することにある。
下、また集積化した場合に問題となる素子間分離をきわ
めて容易に達成することのできる２−DEG−FETおよびそ
の集積回路技術に有効な半導体ウエーハの構造および製
造方法を提供することにある。
（発明の構成） 本発明によれば半導体層上にそれより実効的禁制帯幅の
大きい半導体超格子層を設けた半導体ヘテロ構造の表面
にすくなくもゲートを配した電界効果トランジスタにお
いて、少なくともゲートの幅方向の両端の近傍で前記超
格子層がそれより実効的禁制帯幅が広い結晶層と接した
ことを特徴とする半導体装置が得られる。
大きい半導体超格子層を設けた半導体ヘテロ構造の表面
にすくなくもゲートを配した電界効果トランジスタにお
いて、少なくともゲートの幅方向の両端の近傍で前記超
格子層がそれより実効的禁制帯幅が広い結晶層と接した
ことを特徴とする半導体装置が得られる。
更に本発明によれば、超格子層をレーザビーム，イオン
ビームあるいは電子ビームあるいは中性粒子のビームを
照射して熱処理することにより前記半導体超格子層を混
晶化せしめることにより前記本発明の電界効果トランジ
スタにおけるゲート両端部に接して広い禁制帯幅の結晶
層を設けることを特徴とした電界効果トランジスタの製
造方法にある。
ビームあるいは電子ビームあるいは中性粒子のビームを
照射して熱処理することにより前記半導体超格子層を混
晶化せしめることにより前記本発明の電界効果トランジ
スタにおけるゲート両端部に接して広い禁制帯幅の結晶
層を設けることを特徴とした電界効果トランジスタの製
造方法にある。
（構成の詳細な説明） 次に本発明を実施例に基づいて説明する。第２図は本発
明の基本的構造を示す電界効果トランジスタの構造を示
す概念図である。
明の基本的構造を示す電界効果トランジスタの構造を示
す概念図である。
第１図の構造とことなる点は混晶化領域21が存在するこ
とにある。
とにある。
この混晶化領域21はGaAs/AlAs超格子層13が配置された
ウエーハ表面にスポット径５μｍ以下でアルゴンレーザ
によって局所的アニールを行なうことにより超格子層13
が混晶化することにより得られた。Arレーザの出力は４
ワットのものを用いたが数秒から数10秒程度の熱処理で
容易に混晶化がなされた。混晶化したことは前記従来例
第１図と同様の超格子構造ではレーザ熱処理前のフォト
ルミネッセンスのピークエネルギが1.77eVであるのに対
しレーザアニール後のエネルギが1.91eVになったことか
ら確認された。
ウエーハ表面にスポット径５μｍ以下でアルゴンレーザ
によって局所的アニールを行なうことにより超格子層13
が混晶化することにより得られた。Arレーザの出力は４
ワットのものを用いたが数秒から数10秒程度の熱処理で
容易に混晶化がなされた。混晶化したことは前記従来例
第１図と同様の超格子構造ではレーザ熱処理前のフォト
ルミネッセンスのピークエネルギが1.77eVであるのに対
しレーザアニール後のエネルギが1.91eVになったことか
ら確認された。
この混晶化領域21は第２図に示す如くゲート幅の両側に
限られることはなく第３図に示す如く素子の周囲全域に
わたってもよい。この場合にはこれらの電界効果トラン
ジスタの同一基板上に複数個配したいわゆる集積化構造
において容易に各素子の電気的分離を混晶化領域21の大
きな禁制帯幅にもとずく素子の超格子領域13ヘテロバリ
アにより達成することができる。
限られることはなく第３図に示す如く素子の周囲全域に
わたってもよい。この場合にはこれらの電界効果トラン
ジスタの同一基板上に複数個配したいわゆる集積化構造
において容易に各素子の電気的分離を混晶化領域21の大
きな禁制帯幅にもとずく素子の超格子領域13ヘテロバリ
アにより達成することができる。
しかし第２図に示したようにゲート幅両側をすくなくと
も混晶化することにより、出来上った電界効果トランジ
スタはゲート幅が10μｍの場合に10-15Ａ以下のきわめ
て小さなリーク電流を示す素子が再現性よくえられか
つ、高速パルス動作を行なえば数十psecの高速動作を示
すデバイスが再現良くえられる。
も混晶化することにより、出来上った電界効果トランジ
スタはゲート幅が10μｍの場合に10-15Ａ以下のきわめ
て小さなリーク電流を示す素子が再現性よくえられか
つ、高速パルス動作を行なえば数十psecの高速動作を示
すデバイスが再現良くえられる。
なおレーザ・アニールを行なう場合には、超格子層13の
表面にSiO2やSi3N4等の膜を配したのちおこなうと表面
の汚染からの保護に役立つ。
表面にSiO2やSi3N4等の膜を配したのちおこなうと表面
の汚染からの保護に役立つ。
また、レーザ・アニールは試料を自動プログラマブルな
Ｘ−Ｙステージにのせておこなったものであるがレーザ
アニールはもちろんソース；ドレイン，ゲート等の電極
形成後におこなってもよく従来の製造工程を大きく変化
する必要がないものであり即製の製造プロセスにアニー
ル工程を加えるだけで良い。
Ｘ−Ｙステージにのせておこなったものであるがレーザ
アニールはもちろんソース；ドレイン，ゲート等の電極
形成後におこなってもよく従来の製造工程を大きく変化
する必要がないものであり即製の製造プロセスにアニー
ル工程を加えるだけで良い。
以上本発明の半導体装置の構造および製造方法について
GaAs/AlGaAs系材料について説明したがInP基板上に配し
たInGaAs/InAlAs系の材料等を含め、本発明が材料系を
限定するものではないことは明らかである。
GaAs/AlGaAs系材料について説明したがInP基板上に配し
たInGaAs/InAlAs系の材料等を含め、本発明が材料系を
限定するものではないことは明らかである。
また前記実施例ではレーザアニールを用いたが、電子ビ
ームアニールでもよいし、He,H,O等のイオンビーム，中
性粒子例えば原子（例えば最初イオンとして発生させ、
途中で電荷を与えて中性粒子にして照射する）や中性子
を照射してもよい。
ームアニールでもよいし、He,H,O等のイオンビーム，中
性粒子例えば原子（例えば最初イオンとして発生させ、
途中で電荷を与えて中性粒子にして照射する）や中性子
を照射してもよい。
また第２図，第３図では混晶部とゲートとが重なってい
なかったが両者が重なっていてもさしつかえない。
なかったが両者が重なっていてもさしつかえない。
（発明の効果） 本発明によれば、トランジスタのリーク電流を減少させ
ることができ、動作の高速化，集積化した場合の素子間
分離が容易に達成できる。
ることができ、動作の高速化，集積化した場合の素子間
分離が容易に達成できる。
【図面の簡単な説明】 第１図は通常の２次元電子ガスで動作する電界効果トラ
ンジスタ即ち２−DEG−FETの斜視概略図、第２図および
第３図は本発明の実施例であるところの2DEG−FETの構
造を示す斜視概略図である。 11は半絶縁性GaAs基板 12は高純度GaAs層 13はGaAs/AlAs超格子構造高濃度層 14はゲート電極部 15はソース電極部 16はドレイン電極部 をあらわし、 21が本発明の重要な構造であるGaAs/AlAs超格子層のレ
ーザーアニールによる混晶化部である。
ンジスタ即ち２−DEG−FETの斜視概略図、第２図および
第３図は本発明の実施例であるところの2DEG−FETの構
造を示す斜視概略図である。 11は半絶縁性GaAs基板 12は高純度GaAs層 13はGaAs/AlAs超格子構造高濃度層 14はゲート電極部 15はソース電極部 16はドレイン電極部 をあらわし、 21が本発明の重要な構造であるGaAs/AlAs超格子層のレ
ーザーアニールによる混晶化部である。
Claims (2)
- 【請求項１】半導体層上にそれより実効的禁制帯幅の大
きい半導体超格子層を設けた半導体ヘテロ構造の表面に
ゲートを配した半導体装置において、少なくともゲート
の幅方向の両端の近傍で前記超格子層がそれより実効的
禁制帯幅が広い結晶層と接したことを特徴とする半導体
装置。 - 【請求項２】半導体層上にそれより実効的禁制帯幅の大
きい半導体超格子層を設けた半導体ヘテロ構造の上にゲ
ートを形成し、少なくともゲートの幅方向の両端の近傍
の前記超格子層をレーザビームあるいは電子ビームある
いは中性粒子のビームであるいはイオンビームで熱処理
することにより混晶化させ、この部分の禁制帯幅を前記
超格子のそれより大きくすることを特徴とする半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114868A JPH06105718B2 (ja) | 1984-06-05 | 1984-06-05 | 半導体装置及びその製造方法 |
| US06/741,597 US4689646A (en) | 1984-06-05 | 1985-06-05 | Depletion mode two-dimensional electron gas field effect transistor and the method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114868A JPH06105718B2 (ja) | 1984-06-05 | 1984-06-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60258971A JPS60258971A (ja) | 1985-12-20 |
| JPH06105718B2 true JPH06105718B2 (ja) | 1994-12-21 |
Family
ID=14648697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59114868A Expired - Lifetime JPH06105718B2 (ja) | 1984-06-05 | 1984-06-05 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4689646A (ja) |
| JP (1) | JPH06105718B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466224C (zh) * | 1995-05-18 | 2009-03-04 | 株式会社日立制作所 | 半导体器件的制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE33274E (en) * | 1985-09-13 | 1990-07-24 | Xerox Corporation | Selective disordering of well structures by laser annealing |
| US4908678A (en) * | 1986-10-08 | 1990-03-13 | Semiconductor Energy Laboratory Co., Ltd. | FET with a super lattice channel |
| US4731338A (en) * | 1986-10-09 | 1988-03-15 | Amoco Corporation | Method for selective intermixing of layered structures composed of thin solid films |
| US4865923A (en) * | 1986-10-09 | 1989-09-12 | Amoco Corporation | Selective intermixing of layered structures composed of thin solid films |
| JP2011124273A (ja) * | 2009-12-08 | 2011-06-23 | Toyota Motor Corp | 配線構造の製造方法及び配線構造 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
| CA1145482A (en) * | 1979-12-28 | 1983-04-26 | Takashi Mimura | High electron mobility single heterojunction semiconductor device |
| US4511408A (en) * | 1982-04-22 | 1985-04-16 | The Board Of Trustees Of The University Of Illinois | Semiconductor device fabrication with disordering elements introduced into active region |
| JPS5944797B2 (ja) * | 1982-07-28 | 1984-11-01 | 工業技術院長 | 半導体レ−ザ装置の製造方法 |
| JPS6028273A (ja) * | 1983-07-26 | 1985-02-13 | Nec Corp | 半導体装置 |
-
1984
- 1984-06-05 JP JP59114868A patent/JPH06105718B2/ja not_active Expired - Lifetime
-
1985
- 1985-06-05 US US06/741,597 patent/US4689646A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４０〔１０〕（１９８２−５−１５）（米）Ｐ．９０４−９０６ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466224C (zh) * | 1995-05-18 | 2009-03-04 | 株式会社日立制作所 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60258971A (ja) | 1985-12-20 |
| US4689646A (en) | 1987-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0151309B1 (en) | High electron mobility field-effect transistor | |
| JP2554433B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH06105718B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61274386A (ja) | ３−５半導体デバイスを製造する方法 | |
| US4764796A (en) | Heterojunction field effect transistor with two-dimensional electron layer | |
| JPH0344919A (ja) | 半導体デバイスの製造方法 | |
| JPH07263644A (ja) | 化合物半導体集積回路 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP3264337B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08321515A (ja) | 半導体装置とその製造方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JPH0445976B2 (ja) | ||
| JPH09219393A (ja) | 微細加工方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH098058A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0758779B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH07245338A (ja) | 半導体装置及びその製造方法 | |
| JPH01204475A (ja) | ３−ｖ族化合物半導体素子とその製造方法 | |
| JPH0349241A (ja) | 半導体装置の製造方法 | |
| JPH04127542A (ja) | 半導体装置 | |
| JPH0456140A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS63177573A (ja) | 超伝導トランジスタ |