JP3373386B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3373386B2 JP3373386B2 JP06567397A JP6567397A JP3373386B2 JP 3373386 B2 JP3373386 B2 JP 3373386B2 JP 06567397 A JP06567397 A JP 06567397A JP 6567397 A JP6567397 A JP 6567397A JP 3373386 B2 JP3373386 B2 JP 3373386B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- ingap
- channel
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 27
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 21
- 230000005669 field effect Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical compound OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000011717 all-trans-retinol Substances 0.000 description 1
- 235000019169 all-trans-retinol Nutrition 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高速且つ高出力の
半導体装置及びその製造方法に関する。
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、移動体通信システムなどの分野に
おいては、使用周波数が２ＧＨｚ近辺にまで増加してお
り、かかるシステムを構築するための高速・高出力の電
子デバイスが要求されている。半導体装置の技術分野に
おいては、電界効果トランジスタの高耐圧化を目指した
種々の研究が行われている。
おいては、使用周波数が２ＧＨｚ近辺にまで増加してお
り、かかるシステムを構築するための高速・高出力の電
子デバイスが要求されている。半導体装置の技術分野に
おいては、電界効果トランジスタの高耐圧化を目指した
種々の研究が行われている。
【０００３】従来、電界効果トランジスタとしては、チ
ャネル領域にＳｉやＧａＡｓを適用したものが一般に用
いられている。チャネル領域にＳｉを用いた電界効果ト
ランジスタとしては、例えばＳｉ基板上に形成したＭＯ
Ｓ型電界効果トランジスタがある。チャネル領域に間接
遷移型の半導体であるＳｉを用いたトランジスタでは、
動作電圧を高めてもガン発振することがない。したがっ
て、ゲート電極とドレイン電極との間隔を拡げることに
よって容易に動作電圧を高めることができる。しかし、
Ｓｉはキャリアの移動度が低いため、高速動作が要求さ
れる上記目的に適用することは困難である。
ャネル領域にＳｉやＧａＡｓを適用したものが一般に用
いられている。チャネル領域にＳｉを用いた電界効果ト
ランジスタとしては、例えばＳｉ基板上に形成したＭＯ
Ｓ型電界効果トランジスタがある。チャネル領域に間接
遷移型の半導体であるＳｉを用いたトランジスタでは、
動作電圧を高めてもガン発振することがない。したがっ
て、ゲート電極とドレイン電極との間隔を拡げることに
よって容易に動作電圧を高めることができる。しかし、
Ｓｉはキャリアの移動度が低いため、高速動作が要求さ
れる上記目的に適用することは困難である。
【０００４】チャネル領域にＧａＡｓを用いた電界効果
トランジスタとしては、例えばＧａＡｓ基板上に形成し
たＭＥＳ型電界効果トランジスタがある。ＧａＡｓはＳ
ｉよりもキャリアの移動度が高いため、チャネル領域に
ＧａＡｓを用いた電界効果トランジスタは高速動作に向
いている。しかし、ＧａＡｓは直接遷移型の半導体であ
りΓＬエネルギー差が約０．２ｅＶと低いため、動作電
圧の増加によりガン発振が生じて正常動作をしなくなる
ことがある。大出力化を図るにはゲート幅を広げる方向
で対処せざるを得ないが、チップ面積の増加を招き、コ
スト増のみならず、ハンドリング面での限界が生じてい
る。現状では、ガン発振の抑制から１０Ｖ動作が限界で
あり、ハンドリング面から約１×３ｍｍ程度のチップサ
イズが限界であることから、出力としては約３０〜４０
Ｗが限界となっている。
トランジスタとしては、例えばＧａＡｓ基板上に形成し
たＭＥＳ型電界効果トランジスタがある。ＧａＡｓはＳ
ｉよりもキャリアの移動度が高いため、チャネル領域に
ＧａＡｓを用いた電界効果トランジスタは高速動作に向
いている。しかし、ＧａＡｓは直接遷移型の半導体であ
りΓＬエネルギー差が約０．２ｅＶと低いため、動作電
圧の増加によりガン発振が生じて正常動作をしなくなる
ことがある。大出力化を図るにはゲート幅を広げる方向
で対処せざるを得ないが、チップ面積の増加を招き、コ
スト増のみならず、ハンドリング面での限界が生じてい
る。現状では、ガン発振の抑制から１０Ｖ動作が限界で
あり、ハンドリング面から約１×３ｍｍ程度のチップサ
イズが限界であることから、出力としては約３０〜４０
Ｗが限界となっている。
【０００５】最近、ＧａＡｓ基板上に、転位が入らない
程度のＩｎ組成よりなるＩｎＧａＡｓ膜をＧａＡｓで挟
んだ構造の擬整合（Pseudo Morphic）構造が一部で実用
化されている。擬整合構造は、ＧａＡｓよりもΓＬエネ
ルギー差が大きいためガン発振を抑制する効果を高める
ことができる。しかし、擬整合構造ではバンドギャップ
が狭くなるためチャネル領域における衝突イオン化が発
生しやすく、正孔が蓄積されてＩ−Ｖ特性にキンクを生
じることがあった。このため、擬整合構造においても高
電圧動作による高出力化は望めなかった。
程度のＩｎ組成よりなるＩｎＧａＡｓ膜をＧａＡｓで挟
んだ構造の擬整合（Pseudo Morphic）構造が一部で実用
化されている。擬整合構造は、ＧａＡｓよりもΓＬエネ
ルギー差が大きいためガン発振を抑制する効果を高める
ことができる。しかし、擬整合構造ではバンドギャップ
が狭くなるためチャネル領域における衝突イオン化が発
生しやすく、正孔が蓄積されてＩ−Ｖ特性にキンクを生
じることがあった。このため、擬整合構造においても高
電圧動作による高出力化は望めなかった。
【０００６】
【発明が解決しようとする課題】このように、従来の電
界効果トランジスタでは高電圧動作による高出力化が困
難であった。本発明の目的は、高電圧動作による高出力
化が容易な半導体装置及びその製造方法を提供すること
にある。
界効果トランジスタでは高電圧動作による高出力化が困
難であった。本発明の目的は、高電圧動作による高出力
化が容易な半導体装置及びその製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的は、ＧａＡｓ基
板と、前記ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＩｎＧａＰ層よりなるバ
ッファ層と、前記バッファ層上に形成されたＩｎＧａＰ
層よりなるチャネル層と、前記チャネル層の電流を制御
するゲート電極とを有することを特徴とする半導体装置
によって達成される。このようにして半導体装置を構成
することにより、高電圧動作による高出力化が容易な半
導体装置を形成することができる。また、バッファ層と
してＩｎＧａＰ層よりもバンドギャップが広いＡｌＩｎ
ＧａＰ層を適用すれば、チャネル電流をチャネル層に効
果的に閉じ込めることができる。
板と、前記ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＩｎＧａＰ層よりなるバ
ッファ層と、前記バッファ層上に形成されたＩｎＧａＰ
層よりなるチャネル層と、前記チャネル層の電流を制御
するゲート電極とを有することを特徴とする半導体装置
によって達成される。このようにして半導体装置を構成
することにより、高電圧動作による高出力化が容易な半
導体装置を形成することができる。また、バッファ層と
してＩｎＧａＰ層よりもバンドギャップが広いＡｌＩｎ
ＧａＰ層を適用すれば、チャネル電流をチャネル層に効
果的に閉じ込めることができる。
【０００８】
【０００９】また、上記の半導体装置において、前記Ａ
ｌＩｎＧａＰ層は、Ａｌ組成がゼロより大きく、Ａｌ組
成とＧａ組成との和がほぼ０．５１に等しいことが望ま
しい。Ａｌ組成をゼロより大きくし、Ａｌ組成とＧａ組
成との和がほぼ０．５１にすることにより、ＡｌＩｎＧ
ａＰ層をＧａＡｓ基板上にエピタキシャル成長すること
ができる。
ｌＩｎＧａＰ層は、Ａｌ組成がゼロより大きく、Ａｌ組
成とＧａ組成との和がほぼ０．５１に等しいことが望ま
しい。Ａｌ組成をゼロより大きくし、Ａｌ組成とＧａ組
成との和がほぼ０．５１にすることにより、ＡｌＩｎＧ
ａＰ層をＧａＡｓ基板上にエピタキシャル成長すること
ができる。
【００１０】また、上記目的は、ＧａＡｓ基板と、前記
ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＧａＡｓ層よりなるバッファ層と、
前記バッファ層上に形成されたＩｎＧａＰ層よりなるチ
ャネル層と、前記チャネル層の電流を制御するゲート電
極とを有することを特徴とする半導体装置によっても達
成される。このようにして半導体装置を構成することに
より、高電圧動作による高出力化が容易な半導体装置を
形成することができる。また、バッファ層としてＩｎＧ
ａＰ層よりもバンドギャップが広いＡｌＧａＡｓ層を適
用することによってもチャネル電流をチャネル層に効果
的に閉じ込めることができる。また、上記の半導体装置
において、前記ＡｌＧａＡｓ層は、Ａｌの組成が０．２
以上であることが望ましい。Ａｌの組成を０．２以上に
すれば、チャネル層よりもバンドギャップを広くするこ
とができる。また、上記の半導体装置において、前記チ
ャネル層を構成する前記ＩｎＧａＰ層のＩｎ組成は、
０．３以上、０．７以下であることが望ましい。このよ
うにしてＩｎ組成を調整することにより、バッファ層上
にＩｎＧａＰ層よりなるチャネル層をエピタキシャル成
長することができる。
ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＧａＡｓ層よりなるバッファ層と、
前記バッファ層上に形成されたＩｎＧａＰ層よりなるチ
ャネル層と、前記チャネル層の電流を制御するゲート電
極とを有することを特徴とする半導体装置によっても達
成される。このようにして半導体装置を構成することに
より、高電圧動作による高出力化が容易な半導体装置を
形成することができる。また、バッファ層としてＩｎＧ
ａＰ層よりもバンドギャップが広いＡｌＧａＡｓ層を適
用することによってもチャネル電流をチャネル層に効果
的に閉じ込めることができる。また、上記の半導体装置
において、前記ＡｌＧａＡｓ層は、Ａｌの組成が０．２
以上であることが望ましい。Ａｌの組成を０．２以上に
すれば、チャネル層よりもバンドギャップを広くするこ
とができる。また、上記の半導体装置において、前記チ
ャネル層を構成する前記ＩｎＧａＰ層のＩｎ組成は、
０．３以上、０．７以下であることが望ましい。このよ
うにしてＩｎ組成を調整することにより、バッファ層上
にＩｎＧａＰ層よりなるチャネル層をエピタキシャル成
長することができる。
【００１１】また、上記の半導体装置において、前記チ
ャネル層上に形成され、Ｉｎを含まない半導体層よりな
るショットキー層を更に有することが望ましい。ＩｎＧ
ａＰ層よりなるチャネル層を、Ｉｎを含まないショット
キー層により覆えば、Ｉｎを含む層が酸化されて表面に
導電性の膜が形成されるのを防止できるので、半導体装
置の信頼性を高めることができる。
ャネル層上に形成され、Ｉｎを含まない半導体層よりな
るショットキー層を更に有することが望ましい。ＩｎＧ
ａＰ層よりなるチャネル層を、Ｉｎを含まないショット
キー層により覆えば、Ｉｎを含む層が酸化されて表面に
導電性の膜が形成されるのを防止できるので、半導体装
置の信頼性を高めることができる。
【００１２】また、上記の半導体装置において、前記シ
ョットキー層は、ＧａＡｓ層又はＡｌＧａＡｓ層である
ことが望ましい。ショットキー層としては、これらの膜
を適用することができる。また、上記目的は、ＧａＡｓ
基板上に、ＩｎＧａＰ層よりもバンドギャップが広いＡ
ｌＩｎＧａＰ層よりなるバッファ層を形成する工程と、
前記バッファ層上に、ＩｎＧａＰ層よりなるチャネル層
を形成する工程と、前記チャネル層の電流を制御するゲ
ート電極を形成する工程とを有することを特徴とする半
導体装置の製造方法によっても達成される。この様にし
て半導体装置を製造することにより、高電圧動作による
高出力化が容易な半導体装置を形成することができる。
また、上記目的は、ＧａＡｓ基板上に、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＧａＡｓ層よりなるバッ
ファ層を形成する工程と、前記バッファ層上に、ＩｎＧ
ａＰ層よりなるチャネル層を形成する工程と、前記チャ
ネル層の電流を制御するゲート電極を形成する工程とを
有することを特徴とする半導体装置の製造方法によって
も達成される。この様にして半導体装置を製造すること
により、高電圧動作による高出力化が容易な半導体装置
を形成することができる。
ョットキー層は、ＧａＡｓ層又はＡｌＧａＡｓ層である
ことが望ましい。ショットキー層としては、これらの膜
を適用することができる。また、上記目的は、ＧａＡｓ
基板上に、ＩｎＧａＰ層よりもバンドギャップが広いＡ
ｌＩｎＧａＰ層よりなるバッファ層を形成する工程と、
前記バッファ層上に、ＩｎＧａＰ層よりなるチャネル層
を形成する工程と、前記チャネル層の電流を制御するゲ
ート電極を形成する工程とを有することを特徴とする半
導体装置の製造方法によっても達成される。この様にし
て半導体装置を製造することにより、高電圧動作による
高出力化が容易な半導体装置を形成することができる。
また、上記目的は、ＧａＡｓ基板上に、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＧａＡｓ層よりなるバッ
ファ層を形成する工程と、前記バッファ層上に、ＩｎＧ
ａＰ層よりなるチャネル層を形成する工程と、前記チャ
ネル層の電流を制御するゲート電極を形成する工程とを
有することを特徴とする半導体装置の製造方法によって
も達成される。この様にして半導体装置を製造すること
により、高電圧動作による高出力化が容易な半導体装置
を形成することができる。
【００１３】
【発明の実施の形態】本発明の一実施形態による半導体
装置及びその製造方法を説明する。図１は本実施形態に
よる半導体装置の構造を示す概略断面図、図３及び図４
は本実施形態による半導体装置の製造方法を示す工程断
面図、図２は本実施形態による半導体装置におけるパワ
ー特性のドレイン電圧依存性を示すグラフである。
装置及びその製造方法を説明する。図１は本実施形態に
よる半導体装置の構造を示す概略断面図、図３及び図４
は本実施形態による半導体装置の製造方法を示す工程断
面図、図２は本実施形態による半導体装置におけるパワ
ー特性のドレイン電圧依存性を示すグラフである。
【００１４】ＧａＡｓ基板１０上には、ＡｌＩｎＰより
なるバッファ層１２が形成されている。バッファ層１２
上には、ＩｎＧａＰよりなるチャネル層１４が形成され
ている。チャネル層１４上には、ＡｌＧａＡｓよりなる
ショットキー層１６が形成されている。ショットキー層
１６上には、ＧａＡｓよりなるキャップ層１８が形成さ
れている。キャップ層１８上には、ＡｕＧｅ／Ａｕ構造
よりなるソース電極２８及びドレイン電極３０が形成さ
れている。ソース電極２８とドレイン電極３０との間の
ショットキー層１６上には、ゲート電極３４が形成され
ている。ソース電極２８及びドレイン電極３０下には、
バッファ層１２に達するオーミックコンタクト層２６が
それぞれ形成されている。
なるバッファ層１２が形成されている。バッファ層１２
上には、ＩｎＧａＰよりなるチャネル層１４が形成され
ている。チャネル層１４上には、ＡｌＧａＡｓよりなる
ショットキー層１６が形成されている。ショットキー層
１６上には、ＧａＡｓよりなるキャップ層１８が形成さ
れている。キャップ層１８上には、ＡｕＧｅ／Ａｕ構造
よりなるソース電極２８及びドレイン電極３０が形成さ
れている。ソース電極２８とドレイン電極３０との間の
ショットキー層１６上には、ゲート電極３４が形成され
ている。ソース電極２８及びドレイン電極３０下には、
バッファ層１２に達するオーミックコンタクト層２６が
それぞれ形成されている。
【００１５】本実施形態による半導体装置は、チャネル
層１４としてＩｎＧａＰ層を用いていることに特徴があ
る。電界効果トランジスタの高電圧動作を可能とするた
めには、ΓＬエネルギー差の大きな材料を用いることに
よりガン発振を抑え、バンドギャップの広い材料を用い
ることにより衝突イオン化を抑えることが望ましい。
層１４としてＩｎＧａＰ層を用いていることに特徴があ
る。電界効果トランジスタの高電圧動作を可能とするた
めには、ΓＬエネルギー差の大きな材料を用いることに
よりガン発振を抑え、バンドギャップの広い材料を用い
ることにより衝突イオン化を抑えることが望ましい。
【００１６】ここに、ＩｎＧａＰは、直接遷移型のIII-
Ｖ族半導体であり、キャリアの移動度が約２０００［ｃ
ｍ2／Ｖ・ｓｅｃ］と高い。また、ΓＬエネルギー差が
約０．４Ｖであり、ＧａＡｓのΓＬエネルギー差である
０．２Ｖよりも高い。更には、バンドギャップが約１．
９５ｅＶであり、ＧａＡｓのバンドギャップである１．
４５ｅＶよりも広い。したがって、ＩｎＧａＰをチャネ
ル層に適用することにより、高電圧動作が可能な高速の
電界効果トランジスタを構成することができる。
Ｖ族半導体であり、キャリアの移動度が約２０００［ｃ
ｍ2／Ｖ・ｓｅｃ］と高い。また、ΓＬエネルギー差が
約０．４Ｖであり、ＧａＡｓのΓＬエネルギー差である
０．２Ｖよりも高い。更には、バンドギャップが約１．
９５ｅＶであり、ＧａＡｓのバンドギャップである１．
４５ｅＶよりも広い。したがって、ＩｎＧａＰをチャネ
ル層に適用することにより、高電圧動作が可能な高速の
電界効果トランジスタを構成することができる。
【００１７】ＩｎＧａＰ中のＩｎ組成は、バッファ層１
２上にＩｎＧａＰ層がエピタキシャル成長可能な範囲に
設定する。具体的には、Ｉｎ組成を０．３〜０．７の範
囲にすることによってエピタキシャル成長が可能であ
る。なお、ＧａＡｓと完全に格子整合するＩｎ組成は
０．５１である。本明細書にいう組成とは、半導体材料
に含まれるIII族元素の全体を１としたときの一の元素
の割合を示すものである。例えば、上記ＩｎＧａＰ層の
場合には、Ｉｎ組成が０．５１であればＧａ組成は０．
４９ということになる。
２上にＩｎＧａＰ層がエピタキシャル成長可能な範囲に
設定する。具体的には、Ｉｎ組成を０．３〜０．７の範
囲にすることによってエピタキシャル成長が可能であ
る。なお、ＧａＡｓと完全に格子整合するＩｎ組成は
０．５１である。本明細書にいう組成とは、半導体材料
に含まれるIII族元素の全体を１としたときの一の元素
の割合を示すものである。例えば、上記ＩｎＧａＰ層の
場合には、Ｉｎ組成が０．５１であればＧａ組成は０．
４９ということになる。
【００１８】ＩｎＧａＰをチャネル層として適用する際
には、ＩｎＧａＰ層よりもバンドギャップが広く高抵抗
の半導体層をＩｎＧａＰ層下に形成することが望まし
い。ＩｎＧａＰの上記特性を得るためにはチャネル電流
をＩｎＧａＰ層内に閉じ込めることが望ましく、このた
めにはＩｎＧａＰ層下に高抵抗層を形成することが有効
だからである。
には、ＩｎＧａＰ層よりもバンドギャップが広く高抵抗
の半導体層をＩｎＧａＰ層下に形成することが望まし
い。ＩｎＧａＰの上記特性を得るためにはチャネル電流
をＩｎＧａＰ層内に閉じ込めることが望ましく、このた
めにはＩｎＧａＰ層下に高抵抗層を形成することが有効
だからである。
【００１９】例えば、ＧａＡｓ層上にＩｎＧａＰ層より
なるチャネル層を形成する場合を考えると、ＩｎＧａＰ
層に接するＧａＡｓ層の界面に２次元電子ガスが発生
し、ＧａＡｓ層を流れるチャネル電流成分が発生する。
これにより、ＧａＡｓ層の特性までもがＩ−Ｖ特性に現
れ、ＩｎＧａＰによって得られる高電圧特性を劣化する
虞があるからである。
なるチャネル層を形成する場合を考えると、ＩｎＧａＰ
層に接するＧａＡｓ層の界面に２次元電子ガスが発生
し、ＧａＡｓ層を流れるチャネル電流成分が発生する。
これにより、ＧａＡｓ層の特性までもがＩ−Ｖ特性に現
れ、ＩｎＧａＰによって得られる高電圧特性を劣化する
虞があるからである。
【００２０】かかる観点から、本実施形態ではバッファ
層１２として、ＡｌＩｎＰを用いている。ＡｌＩｎＰ
は、Ａｌの組成が約０．５のとき、バンドギャップが約
２．４ｅＶである。したがって、ＩｎＧａＰ層にチャネ
ル電流を閉じ込めることが可能である。バッファ層１２
としては、ＧａＡｓ基板１０上にエピタキシャル成長が
可能な材料であってＩｎＧａＰよりもバンドギャップが
広い材料であれば他の半導体材料を適用してもよい。Ｇ
ａＡｓ基板１０上にエピタキシャル成長する材料は、一
般にＡｌを添加するとバンドギャップが広がるので、Ｉ
ｎＧａＰやＧａＡｓにＡｌを加えた材料、具体的には、
ＡｌＩｎＧａＰ、ＡｌＧａＡｓを適用することができ
る。
層１２として、ＡｌＩｎＰを用いている。ＡｌＩｎＰ
は、Ａｌの組成が約０．５のとき、バンドギャップが約
２．４ｅＶである。したがって、ＩｎＧａＰ層にチャネ
ル電流を閉じ込めることが可能である。バッファ層１２
としては、ＧａＡｓ基板１０上にエピタキシャル成長が
可能な材料であってＩｎＧａＰよりもバンドギャップが
広い材料であれば他の半導体材料を適用してもよい。Ｇ
ａＡｓ基板１０上にエピタキシャル成長する材料は、一
般にＡｌを添加するとバンドギャップが広がるので、Ｉ
ｎＧａＰやＧａＡｓにＡｌを加えた材料、具体的には、
ＡｌＩｎＧａＰ、ＡｌＧａＡｓを適用することができ
る。
【００２１】ＡｌＩｎＧａＰは、Ａｌの組成にほとんど
影響を受けずＩｎの組成が約０．４９のときにＧａＡｓ
と格子整合する。したがって、バッファ層１２としてＡ
ｌＩｎＧａＰを適用する際には、Ａｌ組成＋Ｇａ組成が
約０．５１であって、Ａｌの組成をゼロより大きくすれ
ば上記の効果を得ることができる。Ｇａの組成はゼロで
あってもよい。
影響を受けずＩｎの組成が約０．４９のときにＧａＡｓ
と格子整合する。したがって、バッファ層１２としてＡ
ｌＩｎＧａＰを適用する際には、Ａｌ組成＋Ｇａ組成が
約０．５１であって、Ａｌの組成をゼロより大きくすれ
ば上記の効果を得ることができる。Ｇａの組成はゼロで
あってもよい。
【００２２】また、ＡｌＧａＡｓは、Ａｌ組成を約０．
２以上とすればＩｎＧａＰと同等又はそれ以上のバンド
ギャップを得ることができる。したがって、バッファ層
１２としてＡｌＧａＡｓを適用する際には、Ａｌの組成
を約０．２以上とすれば上記の効果を得ることができ
る。一方、ＩｎＧａＰ層を覆うショットキー層１６は、
チャネル層１４上にエピタキシャル成長が可能な材料で
あって、Ｉｎを含まない半導体材料とすることが望まし
い。Ｉｎを含む半導体材料はゲート電極３４を構成する
金属材料との界面が不安定であり、また、Ｉｎが酸化さ
れると導電性の物質が生成されるためＩｎを含む半導体
材料が表面に露出しないことが望ましいからである。
２以上とすればＩｎＧａＰと同等又はそれ以上のバンド
ギャップを得ることができる。したがって、バッファ層
１２としてＡｌＧａＡｓを適用する際には、Ａｌの組成
を約０．２以上とすれば上記の効果を得ることができ
る。一方、ＩｎＧａＰ層を覆うショットキー層１６は、
チャネル層１４上にエピタキシャル成長が可能な材料で
あって、Ｉｎを含まない半導体材料とすることが望まし
い。Ｉｎを含む半導体材料はゲート電極３４を構成する
金属材料との界面が不安定であり、また、Ｉｎが酸化さ
れると導電性の物質が生成されるためＩｎを含む半導体
材料が表面に露出しないことが望ましいからである。
【００２３】そこで、本実施形態では、ショットキー層
１６としてＡｌＧａＡｓ層を用いている。ＡｌＧａＡｓ
層中のＡｌ組成は、チャネル層１４上にエピタキシャル
成長が可能であれば如何なる値であってもよい。ショッ
トキー層１６としては、ＧａＡｓ層を適用することもで
きる。図２はパワー特性のドレイン電圧依存性を示すグ
ラフである。測定に用いた電界効果トランジスタのゲー
ト幅は２００μｍである。図示するように、チャネル層
１４をＧａＡｓ層により構成したＧａＡｓ ＦＥＴの場
合には、ドレイン電圧が約２０Ｖで破壊したが、チャネ
ル層１４をＩｎＧａＰ層により形成した本実施形態によ
るＩｎＧａＰ ＦＥＴの場合には、ドレイン電圧を３０
Ｖ印加しても素子が破壊されることはなく、良好なパワ
ー特性を得ることができた。
１６としてＡｌＧａＡｓ層を用いている。ＡｌＧａＡｓ
層中のＡｌ組成は、チャネル層１４上にエピタキシャル
成長が可能であれば如何なる値であってもよい。ショッ
トキー層１６としては、ＧａＡｓ層を適用することもで
きる。図２はパワー特性のドレイン電圧依存性を示すグ
ラフである。測定に用いた電界効果トランジスタのゲー
ト幅は２００μｍである。図示するように、チャネル層
１４をＧａＡｓ層により構成したＧａＡｓ ＦＥＴの場
合には、ドレイン電圧が約２０Ｖで破壊したが、チャネ
ル層１４をＩｎＧａＰ層により形成した本実施形態によ
るＩｎＧａＰ ＦＥＴの場合には、ドレイン電圧を３０
Ｖ印加しても素子が破壊されることはなく、良好なパワ
ー特性を得ることができた。
【００２４】チャネル層１４のキャリア濃度を約１．５
×１０17 ｃｍ -3 とし、膜厚を約１５０ｎｍとした場合に
は、ゲート−ドレイン間隔を４μｍとしてもガン発振は
起こらず、６０Ｖの耐圧を得ることができ、３０Ｖ動作
を保証することができた。ゲート幅を５０ｍｍとした半
導体装置では、約５０Ｗの高出力を得ることができた。
×１０17 ｃｍ -3 とし、膜厚を約１５０ｎｍとした場合に
は、ゲート−ドレイン間隔を４μｍとしてもガン発振は
起こらず、６０Ｖの耐圧を得ることができ、３０Ｖ動作
を保証することができた。ゲート幅を５０ｍｍとした半
導体装置では、約５０Ｗの高出力を得ることができた。
【００２５】一方、同様のチャネル濃度と同様の膜厚の
ＧａＡｓ層によってチャネル層を形成した場合には、ゲ
ート−ドレイン間隔を約２μｍ以上にするとガン発振が
生じて動作が不安定となっていた。このため、耐圧も２
０Ｖ程度しかなく、信頼性の面からも１０Ｖ程度が動作
限界であった。ゲート幅を５０ｍｍとした半導体装置で
は、約１５Ｗ程度の出力が限界であった。
ＧａＡｓ層によってチャネル層を形成した場合には、ゲ
ート−ドレイン間隔を約２μｍ以上にするとガン発振が
生じて動作が不安定となっていた。このため、耐圧も２
０Ｖ程度しかなく、信頼性の面からも１０Ｖ程度が動作
限界であった。ゲート幅を５０ｍｍとした半導体装置で
は、約１５Ｗ程度の出力が限界であった。
【００２６】このようにしてＩｎＧａＰよりなるチャネ
ル層を有する半導体装置を構成することにより、従来の
半導体装置よりも大幅に特性を改善することができる。
移動体通信システムの基地局では、通常１０〜２０Ｗで
の動作が必要とされるが、通話が重なったときには１０
０Ｗ近い出力を補償しなければならない。本実施形態に
よる半導体装置を用いれば、５０ｍｍのゲート幅で約５
０Ｗの出力を得ることができるので、一つのＦＥＴによ
り容易に１００Ｗ近い出力を得ることができる。これに
より、システムの簡便化を図ることができる。
ル層を有する半導体装置を構成することにより、従来の
半導体装置よりも大幅に特性を改善することができる。
移動体通信システムの基地局では、通常１０〜２０Ｗで
の動作が必要とされるが、通話が重なったときには１０
０Ｗ近い出力を補償しなければならない。本実施形態に
よる半導体装置を用いれば、５０ｍｍのゲート幅で約５
０Ｗの出力を得ることができるので、一つのＦＥＴによ
り容易に１００Ｗ近い出力を得ることができる。これに
より、システムの簡便化を図ることができる。
【００２７】ゲート幅を１００ｍｍ程度にした電界効果
トランジスタは、ハンドリング面からのチップサイズ限
界である約１×３ｍｍの面積内に容易に配置することが
できる。次に、本実施形態による半導体装置の製造方法
について図３及び図４を用いて説明する。
トランジスタは、ハンドリング面からのチップサイズ限
界である約１×３ｍｍの面積内に容易に配置することが
できる。次に、本実施形態による半導体装置の製造方法
について図３及び図４を用いて説明する。
【００２８】まず、ＧａＡｓ基板１０上に、ＡｌＩｎＰ
層よりなるバッファ層１２と、ＩｎＧａＰ層よりなるチ
ャネル層１４と、ＡｌＧａＡｓ層よりなるショットキー
層１６と、ＧａＡｓ層よりなるキャップ層１８とを連続
して成膜する（図３（ａ））。チャネル層１４以外の層
はノンドープ層とする。チャネル層１４は、例えばキャ
リア濃度を約１．５×１０17 ｃｍ -3 とし、膜厚を約１５
０ｎｍとする。ショットキー層１６は、例えば膜厚を約
３０ｎｍとする。キャップ層１８は、例えば膜厚を約１
００ｎｍとする。
層よりなるバッファ層１２と、ＩｎＧａＰ層よりなるチ
ャネル層１４と、ＡｌＧａＡｓ層よりなるショットキー
層１６と、ＧａＡｓ層よりなるキャップ層１８とを連続
して成膜する（図３（ａ））。チャネル層１４以外の層
はノンドープ層とする。チャネル層１４は、例えばキャ
リア濃度を約１．５×１０17 ｃｍ -3 とし、膜厚を約１５
０ｎｍとする。ショットキー層１６は、例えば膜厚を約
３０ｎｍとする。キャップ層１８は、例えば膜厚を約１
００ｎｍとする。
【００２９】次いで、キャップ層１８上に、素子領域と
なる領域を覆うフォトレジスト２０を形成する。続い
て、フォトレジスト２０をマスクとして酸素イオンを注
入し、フォトレジスト２０が形成されていない領域を不
活性化する。不活性化した領域は素子分離領域２２とな
る（図３（ｂ））。
なる領域を覆うフォトレジスト２０を形成する。続い
て、フォトレジスト２０をマスクとして酸素イオンを注
入し、フォトレジスト２０が形成されていない領域を不
活性化する。不活性化した領域は素子分離領域２２とな
る（図３（ｂ））。
【００３０】この後、キャップ層１８上に、ソース／ド
レイン領域となる領域に開口を有するフォトレジスト２
４を形成する。次いで、フォトレジスト２４をマスクと
してＳｉイオンを注入する。例えば、加速エネルギーを
５０ｋｅＶとし、ドーズ量を１×１０13ｃｍ-2とする。
フォトレジスト２４を除去した後、８５０℃、２０分程
度の熱処理を行い、注入したＳｉを活性化してオーミッ
ク領域２６を形成する（図３（ｃ））。
レイン領域となる領域に開口を有するフォトレジスト２
４を形成する。次いで、フォトレジスト２４をマスクと
してＳｉイオンを注入する。例えば、加速エネルギーを
５０ｋｅＶとし、ドーズ量を１×１０13ｃｍ-2とする。
フォトレジスト２４を除去した後、８５０℃、２０分程
度の熱処理を行い、注入したＳｉを活性化してオーミッ
ク領域２６を形成する（図３（ｃ））。
【００３１】続いて、リフトオフ法を用い、オーミック
領域２６が形成されたキャップ層１８上に、ソース電極
２８及びドレイン電極３０を形成する（図４（ａ））。
ソース電極２８、ドレイン電極３０は、例えば、膜厚約
３０ｎｍのＡｕＧｅ膜と膜厚約３００ｎｍのＡｕ膜との
積層膜とする。この後、ゲート電極を形成する領域に開
口部を有するフォトレジスト３２を形成する。
領域２６が形成されたキャップ層１８上に、ソース電極
２８及びドレイン電極３０を形成する（図４（ａ））。
ソース電極２８、ドレイン電極３０は、例えば、膜厚約
３０ｎｍのＡｕＧｅ膜と膜厚約３００ｎｍのＡｕ膜との
積層膜とする。この後、ゲート電極を形成する領域に開
口部を有するフォトレジスト３２を形成する。
【００３２】次いで、フォトレジスト３２をマスクとし
てキャップ層１８をエッチングし、ソース電極２８とド
レイン電極３０との間にショットキー層１６を露出する
（図４（ｂ））。続いて、膜厚約４００ｎｍのＡｌ膜を
蒸着法により堆積し、リフトオフ法によりショットキー
層１６に接続されたゲート電極３４を形成する（図４
（ｃ））。
てキャップ層１８をエッチングし、ソース電極２８とド
レイン電極３０との間にショットキー層１６を露出する
（図４（ｂ））。続いて、膜厚約４００ｎｍのＡｌ膜を
蒸着法により堆積し、リフトオフ法によりショットキー
層１６に接続されたゲート電極３４を形成する（図４
（ｃ））。
【００３３】こうして、ＩｎＧａＰ層よりなるチャネル
層を有する電界効果トランジスタを形成する。このよう
に、本実施形態によれば、ＩｎＧａＰ層よりなるチャネ
ル層１４を有する電界効果トランジスタを構成すること
により、高速動作・高電圧動作が可能な半導体装置を形
成することができる。
層を有する電界効果トランジスタを形成する。このよう
に、本実施形態によれば、ＩｎＧａＰ層よりなるチャネ
ル層１４を有する電界効果トランジスタを構成すること
により、高速動作・高電圧動作が可能な半導体装置を形
成することができる。
【００３４】本発明は上記実施形態に限らず種々の変形
が可能である。例えば、上記実施形態ではショットキー
層１６上にキャップ層１８を設けたが、キャップ層１８
は必ずしも設ける必要はない。また、ＩｎＧａＰ層より
なるチャネル層１４の表面が酸化されて導電性のＩｎ酸
化膜が形成されることを他の方法により防止できれば、
ショットキー層１６は必ずしも設ける必要はない。
が可能である。例えば、上記実施形態ではショットキー
層１６上にキャップ層１８を設けたが、キャップ層１８
は必ずしも設ける必要はない。また、ＩｎＧａＰ層より
なるチャネル層１４の表面が酸化されて導電性のＩｎ酸
化膜が形成されることを他の方法により防止できれば、
ショットキー層１６は必ずしも設ける必要はない。
【００３５】
【発明の効果】以上の通り、本発明によれば、ＧａＡｓ
基板と、ＧａＡｓ基板上に形成され、ＩｎＧａＰ層より
もバンドギャップが広いＡｌＩｎＧａＰ層よりなるバッ
ファ層と、バッファ層上に形成されたＩｎＧａＰ層より
なるチャネル層と、チャネル層の電流を制御するゲート
電極とにより半導体装置を構成するので、高電圧動作に
よる高出力化が容易な半導体装置を形成することができ
る。また、バッファ層としてＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＩｎＧａＰ層を適用すれば、チャネ
ル電流をチャネル層に効果的に閉じ込めることができ
る。
基板と、ＧａＡｓ基板上に形成され、ＩｎＧａＰ層より
もバンドギャップが広いＡｌＩｎＧａＰ層よりなるバッ
ファ層と、バッファ層上に形成されたＩｎＧａＰ層より
なるチャネル層と、チャネル層の電流を制御するゲート
電極とにより半導体装置を構成するので、高電圧動作に
よる高出力化が容易な半導体装置を形成することができ
る。また、バッファ層としてＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＩｎＧａＰ層を適用すれば、チャネ
ル電流をチャネル層に効果的に閉じ込めることができ
る。
【００３６】
【００３７】また、ＡｌＩｎＧａＰ層のＡｌ組成がゼロ
より大きくし、Ａｌ組成とＧａ組成との和をほぼ０．５
１に等しくすれば、ＡｌＩｎＧａＰ層をＧａＡｓ基板上
にエピタキシャル成長することができる。また、ＧａＡ
ｓ基板と、ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＧａＡｓ層よりなるバッ
ファ層と、バッファ層上に形成されたＩｎＧａＰ層より
なるチャネル層と、チャネル層の電流を制御するゲート
電極とにより半導体装置を構成するので、高電圧動作に
よる高出力化が容易な半導体装置を形成することができ
る。また、バッファ層としてＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＧａＡｓ層を適用することによって
もチャネル電流をチャネル層に効果的に閉じ込めること
ができる。
より大きくし、Ａｌ組成とＧａ組成との和をほぼ０．５
１に等しくすれば、ＡｌＩｎＧａＰ層をＧａＡｓ基板上
にエピタキシャル成長することができる。また、ＧａＡ
ｓ基板と、ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よ
りもバンドギャップが広いＡｌＧａＡｓ層よりなるバッ
ファ層と、バッファ層上に形成されたＩｎＧａＰ層より
なるチャネル層と、チャネル層の電流を制御するゲート
電極とにより半導体装置を構成するので、高電圧動作に
よる高出力化が容易な半導体装置を形成することができ
る。また、バッファ層としてＩｎＧａＰ層よりもバンド
ギャップが広いＡｌＧａＡｓ層を適用することによって
もチャネル電流をチャネル層に効果的に閉じ込めること
ができる。
【００３８】また、ＡｌＧａＡｓ層のＡｌの組成を０．
２以上にすれば、チャネル層よりもバンドギャップを広
くすることができる。また、チャネル層を構成するＩｎ
ＧａＰ層のＩｎ組成を、０．３以上、０．７以下にすれ
ば、バッファ層上にＩｎＧａＰ層よりなるチャネル層を
エピタキシャル成長することができる。また、チャネル
層上に形成され、Ｉｎを含まない半導体層よりなるショ
ットキー層を更に設ければ、Ｉｎを含む層が酸化されて
表面に導電性の膜が形成されるのを防止できるので、半
導体装置の信頼性を高めることができる。
２以上にすれば、チャネル層よりもバンドギャップを広
くすることができる。また、チャネル層を構成するＩｎ
ＧａＰ層のＩｎ組成を、０．３以上、０．７以下にすれ
ば、バッファ層上にＩｎＧａＰ層よりなるチャネル層を
エピタキシャル成長することができる。また、チャネル
層上に形成され、Ｉｎを含まない半導体層よりなるショ
ットキー層を更に設ければ、Ｉｎを含む層が酸化されて
表面に導電性の膜が形成されるのを防止できるので、半
導体装置の信頼性を高めることができる。
【００３９】また、ショットキー層としては、ＧａＡｓ
層又はＡｌＧａＡｓ層を適用することができる。また、
ＧａＡｓ基板上に、ＩｎＧａＰ層よりもバンドギャップ
が広いＡｌＩｎＧａＰ層よりなるバッファ層を形成する
工程と、バッファ層上に、ＩｎＧａＰ層よりなるチャネ
ル層を形成する工程と、チャネル層の電流を制御するゲ
ート電極を形成する工程とを有することを特徴とする半
導体装置の製造方法により半導体装置を製造することに
より、高電圧動作による高出力化が容易な半導体装置を
形成することができる。また、ＧａＡｓ基板上に、Ｉｎ
ＧａＰ層よりもバンドギャップが広いＡｌＧａＡｓ層よ
りなるバッファ層を形成する工程と、バッファ層上に、
ＩｎＧａＰ層よりなるチャネル層を形成する工程と、チ
ャネル層の電流を制御するゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法により
半導体装置を製造することにより、高電圧動作による高
出力化が容易な半導体装置を形成することができる。
層又はＡｌＧａＡｓ層を適用することができる。また、
ＧａＡｓ基板上に、ＩｎＧａＰ層よりもバンドギャップ
が広いＡｌＩｎＧａＰ層よりなるバッファ層を形成する
工程と、バッファ層上に、ＩｎＧａＰ層よりなるチャネ
ル層を形成する工程と、チャネル層の電流を制御するゲ
ート電極を形成する工程とを有することを特徴とする半
導体装置の製造方法により半導体装置を製造することに
より、高電圧動作による高出力化が容易な半導体装置を
形成することができる。また、ＧａＡｓ基板上に、Ｉｎ
ＧａＰ層よりもバンドギャップが広いＡｌＧａＡｓ層よ
りなるバッファ層を形成する工程と、バッファ層上に、
ＩｎＧａＰ層よりなるチャネル層を形成する工程と、チ
ャネル層の電流を制御するゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法により
半導体装置を製造することにより、高電圧動作による高
出力化が容易な半導体装置を形成することができる。
【図１】本発明の一実施形態による半導体装置の構造を
示す概略断面図である。
示す概略断面図である。
【図２】本発明の一実施形態による半導体装置における
パワー特性のドレイン電圧依存性を示すグラフである。
パワー特性のドレイン電圧依存性を示すグラフである。
【図３】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図４】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その２）である。
法を示す工程断面図（その２）である。
１０…ＧａＡｓ基板
１２…バッファ層
１４…チャネル層
１６…ショットキー層
１８…キャップ層
２０…フォトレジスト
２２…素子分離領域
２４…フォトレジスト
２６…オーミック領域
２８…ソース電極
３０…ドレイン電極
３２…フォトレジスト
３４…ゲート電極
Claims (9)
- 【請求項１】 ＧａＡｓ基板と、 前記ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よりもバ
ンドギャップが広いＡｌＩｎＧａＰ層よりなるバッファ
層と、 前記バッファ層上に形成されたＩｎＧａＰ層よりなるチ
ャネル層と、 前記チャネル層の電流を制御するゲート電極とを有する
ことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記ＡｌＩｎＧａＰ層は、Ａｌ組成がゼロより大きく、
Ａｌ組成とＧａ組成との和がほぼ０．５１に等しいこと
を特徴とする半導体装置。 - 【請求項３】 ＧａＡｓ基板と、 前記ＧａＡｓ基板上に形成され、ＩｎＧａＰ層よりもバ
ンドギャップが広いＡｌＧａＡｓ層よりなるバッファ層
と、 前記バッファ層上に形成されたＩｎＧａＰ層よりなるチ
ャネル層と、 前記チャネル層の電流を制御するゲート電極とを有する
ことを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記ＡｌＧａＡｓ層は、Ａｌの組成が０．２以上である
ことを特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
半導体装置において、 前記チャネル層を構成する前記ＩｎＧａＰ層のＩｎ組成
は、０．３以上、０．７以下であることを特徴とする半
導体装置。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
半導体装置において、 前記チャネル層上に形成され、Ｉｎを含まない半導体層
よりなるショットキー層を更に有することを特徴とする
半導体装置。 - 【請求項７】 請求項６記載の半導体装置において、 前記ショットキー層は、ＧａＡｓ層又はＡｌＧａＡｓ層
であることを特徴とする半導体装置。 - 【請求項８】 ＧａＡｓ基板上に、ＩｎＧａＰ層よりも
バンドギャップが広いＡｌＩｎＧａＰ層よりなるバッフ
ァ層を形成する工程と、 前記バッファ層上に、ＩｎＧａＰ層よりなるチャネル層
を形成する工程と、 前記チャネル層の電流を制御するゲート電極を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項９】 ＧａＡｓ基板上に、ＩｎＧａＰ層よりも
バンドギャップが広いＡｌＧａＡｓ層よりなるバッファ
層を形成する工程と、 前記バッファ層上に、ＩｎＧａＰ層よりなるチャネル層
を形成する工程と、 前記チャネル層の電流を制御するゲート電極を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06567397A JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
| US08/929,252 US5945695A (en) | 1997-03-19 | 1997-09-15 | Semiconductor device with InGaP channel layer |
| DE19746920A DE19746920B4 (de) | 1997-03-19 | 1997-10-24 | Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06567397A JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261653A JPH10261653A (ja) | 1998-09-29 |
| JP3373386B2 true JP3373386B2 (ja) | 2003-02-04 |
Family
ID=13293762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06567397A Expired - Lifetime JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5945695A (ja) |
| JP (1) | JP3373386B2 (ja) |
| DE (1) | DE19746920B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3159198B2 (ja) | 1999-02-19 | 2001-04-23 | 住友電気工業株式会社 | 電界効果トランジスタ |
| US6342411B1 (en) * | 1999-09-03 | 2002-01-29 | Motorola Inc. | Electronic component and method for manufacture |
| EP1198830B1 (en) * | 2000-02-04 | 2008-11-05 | Ommic | Process of manufacturing a semiconductor device including a buried channel field effect transistor |
| JP4545907B2 (ja) * | 2000-09-08 | 2010-09-15 | 富士通株式会社 | 化合物半導体装置 |
| US10720428B2 (en) | 2015-11-10 | 2020-07-21 | Qorvo Us, Inc. | High bandgap Schottky contact layer device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312177A (ja) * | 1986-07-03 | 1988-01-19 | Fujitsu Ltd | 超高周波トランジスタ |
| US5034957A (en) * | 1988-02-10 | 1991-07-23 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| EP0456485B1 (en) * | 1990-05-09 | 1996-07-17 | Sharp Kabushiki Kaisha | Method for producing a semiconductor device |
| JP3041926B2 (ja) * | 1990-10-01 | 2000-05-15 | 住友電気工業株式会社 | 電界効果トランジスタ |
| JPH06232181A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | ショットキ接合型電界効果トランジスタの製法 |
| JPH06342811A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2679653B2 (ja) * | 1994-12-05 | 1997-11-19 | 日本電気株式会社 | 半導体装置 |
| JP3368452B2 (ja) * | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
-
1997
- 1997-03-19 JP JP06567397A patent/JP3373386B2/ja not_active Expired - Lifetime
- 1997-09-15 US US08/929,252 patent/US5945695A/en not_active Expired - Lifetime
- 1997-10-24 DE DE19746920A patent/DE19746920B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10261653A (ja) | 1998-09-29 |
| DE19746920A1 (de) | 1998-09-24 |
| US5945695A (en) | 1999-08-31 |
| DE19746920B4 (de) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960718A (en) | MESFET device having a semiconductor surface barrier layer | |
| EP0151309B1 (en) | High electron mobility field-effect transistor | |
| JPS59207667A (ja) | 半導体装置 | |
| JPS5891682A (ja) | 半導体装置 | |
| JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP2004241711A (ja) | 半導体装置 | |
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| JPH07273310A (ja) | 共振トンネリングｆｅｔおよびその製造方法 | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| JPH0249465A (ja) | 化合物半導体装置、および素子分離帯の製造方法 | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| GB2239557A (en) | High electron mobility transistors | |
| JPH0529354A (ja) | 半導体装置の製造方法 | |
| JP3210533B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| WO1987003742A1 (en) | Mesfet device having a semiconductor surface barrier layer | |
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH01227455A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |