JPH10261653A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10261653A JPH10261653A JP9065673A JP6567397A JPH10261653A JP H10261653 A JPH10261653 A JP H10261653A JP 9065673 A JP9065673 A JP 9065673A JP 6567397 A JP6567397 A JP 6567397A JP H10261653 A JPH10261653 A JP H10261653A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- ingap
- channel
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
置及びその製造方法を提供する。 【解決手段】 GaAs基板10と、GaAs基板10
上に形成され、InGaPよりもバンドギャップが広い
半導体層よりなるバッファ層12と、バッファ層12上
に形成されたInGaP層よりなるチャネル層14と、
チャネル層14の電流を制御するゲート電極34とによ
り半導体装置を構成する。
Description
半導体装置及びその製造方法に関する。
おいては、使用周波数が2GHz近辺にまで増加してお
り、かかるシステムを構築するための高速・高出力の電
子デバイスが要求されている。半導体装置の技術分野に
おいては、電界効果トランジスタの高耐圧化を目指した
種々の研究が行われている。
ャネル領域にSiやGaAsを適用したものが一般に用
いられている。チャネル領域にSiを用いた電界効果ト
ランジスタとしては、例えばSi基板上に形成したMO
S型電界効果トランジスタがある。チャネル領域に間接
遷移型の半導体であるSiを用いたトランジスタでは、
動作電圧を高めてもガン発振することがない。したがっ
て、ゲート電極とドレイン電極との間隔を拡げることに
よって容易に動作電圧を高めることができる。しかし、
Siはキャリアの移動度が低いため、高速動作が要求さ
れる上記目的に適用することは困難である。
トランジスタとしては、例えばGaAs基板上に形成し
たMES型電界効果トランジスタがある。GaAsはS
iよりもキャリアの移動度が高いため、チャネル領域に
GaAsを用いた電界効果トランジスタは高速動作に向
いている。しかし、GaAsは直接遷移型の半導体であ
りΓLエネルギー差が約0.2eVと低いため、動作電
圧の増加によりガン発振が生じて正常動作をしなくなる
ことがある。大出力化を図るにはゲート幅を広げる方向
で対処せざるを得ないが、チップ面積の増加を招き、コ
スト増のみならず、ハンドリング面での限界が生じてい
る。現状では、ガン発振の抑制から10V動作が限界で
あり、ハンドリング面から約1×3mm程度のチップサ
イズが限界であることから、出力としては約30〜40
Wが限界となっている。
程度のIn組成よりなるInGaAs膜をGaAsで挟
んだ構造の擬整合(Pseudo Morphic)構造が一部で実用
化されている。擬整合構造は、GaAsよりもΓLエネ
ルギー差が大きいためガン発振を抑制する効果を高める
ことができる。しかし、擬整合構造ではバンドギャップ
が狭くなるためチャネル領域における衝突イオン化が発
生しやすく、正孔が蓄積されてI−V特性にキンクを生
じることがあった。このため、擬整合構造においても高
電圧動作による高出力化は望めなかった。
界効果トランジスタでは高電圧動作による高出力化が困
難であった。本発明の目的は、高電圧動作による高出力
化が容易な半導体装置及びその製造方法を提供すること
にある。
板と、前記GaAs基板上に形成され、InGaPより
もバンドギャップが広い半導体層よりなるバッファ層
と、前記バッファ層上に形成されたInGaP層よりな
るチャネル層と、前記チャネル層の電流を制御するゲー
ト電極とを有することを特徴とする半導体装置によって
達成される。このようにして半導体装置を構成すること
により、高電圧動作による高出力化が容易な半導体装置
を形成することができる。
ャネル層を構成する前記InGaP層のIn組成は、
0.3以上、0.7以下であることが望ましい。このよ
うにしてIn組成を調整することにより、バッファ層上
にInGaP層よりなるチャネル層をエピタキシャル成
長することができる。また、上記の半導体装置におい
て、前記バッファ層は、AlInGaP層であることが
望ましい。バッファ層としてAlInGaP層を適用す
れば、チャネル電流をチャネル層に効果的に閉じ込める
ことができる。
lInGaP層は、Al組成がゼロより大きく、Al組
成とGa組成との和がほぼ0.51に等しいことが望ま
しい。Al組成をゼロより大きくし、Al組成とGa組
成との和がほぼ0.51にすることにより、チャネル層
よりもバンドギャップが広いバッファ層をGaAs基板
上にエピタキシャル成長することができる。
ッファ層はAlGaAs層であることが望ましい。バッ
ファ層としてAlGaAs層を適用することによっても
チャネル電流をチャネル層に効果的に閉じ込めることが
できる。また、上記の半導体装置において、前記AlG
aAs層は、Alの組成が0.2以上であることが望ま
しい。Alの組成を0.2以上にすれば、チャネル層よ
りもバンドギャップを広くすることができる。
ャネル層上に形成され、Inを含まない半導体層よりな
るショットキー層を更に有することが望ましい。InG
aP層よりなるチャネル層を、Inを含まないショット
キー層により覆えば、Inを含む層が酸化されて表面に
導電性の膜が形成されるのを防止できるので、半導体装
置の信頼性を高めることができる。
ョットキー層は、GaAs層又はAlGaAs層である
ことが望ましい。ショットキー層としては、これらの膜
を適用することができる。また、上記目的は、GaAs
基板上に、InGaPよりもバンドギャップが広い半導
体層よりなるバッファ層を形成する工程と、前記バッフ
ァ層上に、InGaP層よりなるチャネル層を形成する
工程と、前記チャネル層の電流を制御するゲート電極を
形成する工程とを有することを特徴とする半導体装置の
製造方法によっても達成される。この様にして半導体装
置を製造することにより、高電圧動作による高出力化が
容易な半導体装置を形成することができる。
装置及びその製造方法を説明する。図1は本実施形態に
よる半導体装置の構造を示す概略断面図、図2及び図3
は本実施形態による半導体装置の製造方法を示す工程断
面図、図4は本実施形態による半導体装置におけるパワ
ー特性のドレイン電圧依存性を示すグラフである。
なるバッファ層12が形成されている。バッファ層12
上には、InGaPよりなるチャネル層14が形成され
ている。チャネル層14上には、AlGaAsよりなる
ショットキー層16が形成されている。ショットキー層
16上には、GaAsよりなるキャップ層18が形成さ
れている。キャップ層18上には、AuGe/Au構造
よりなるソース電極28及びドレイン電極30が形成さ
れている。ソース電極28とドレイン電極30との間の
ショットキー層16上には、ゲート電極34が形成され
ている。ソース電極28及びドレイン電極30下には、
バッファ層12に達するオーミックコンタクト層26が
それぞれ形成されている。
層14としてInGaP層を用いていることに特徴があ
る。電界効果トランジスタの高電圧動作を可能とするた
めには、ΓLエネルギー差の大きな材料を用いることに
よりガン発振を抑え、バンドギャップの広い材料を用い
ることにより衝突イオン化を抑えることが望ましい。
V族半導体であり、キャリアの移動度が約2000[c
m2/V・sec]と高い。また、ΓLエネルギー差が
約0.4Vであり、GaAsのΓLエネルギー差である
0.2Vよりも高い。更には、バンドギャップが約1.
95eVであり、GaAsのバンドギャップである1.
45eVよりも広い。したがって、InGaPをチャネ
ル層に適用することにより、高電圧動作が可能な高速の
電界効果トランジスタを構成することができる。
2上にInGaP層がエピタキシャル成長可能な範囲に
設定する。具体的には、In組成を0.3〜0.7の範
囲にすることによってエピタキシャル成長が可能であ
る。なお、GaAsと完全に格子整合するIn組成は
0.51である。本明細書にいう組成とは、半導体材料
に含まれるIII族元素の全体を1としたときの一の元素
の割合を示すものである。例えば、上記InGaP層の
場合には、In組成が0.51であればGa組成は0.
49ということになる。
には、InGaP層よりもバンドギャップが広く高抵抗
の半導体層をInGaP層下に形成することが望まし
い。InGaPの上記特性を得るためにはチャネル電流
をInGaP層内に閉じ込めることが望ましく、このた
めにはInGaP層下に高抵抗層を形成することが有効
だからである。
なるチャネル層を形成する場合を考えると、InGaP
層に接するGaAs層の界面に2次元電子ガスが発生
し、GaAs層を流れるチャネル電流成分が発生する。
これにより、GaAs層の特性までもがI−V特性に現
れ、InGaPによって得られる高電圧特性を劣化する
虞があるからである。
層12として、AlInPを用いている。AlInP
は、Alの組成が約0.5のとき、バンドギャップが約
2.4eVである。したがって、InGaP層にチャネ
ル電流を閉じ込めることが可能である。バッファ層12
としては、GaAs基板10上にエピタキシャル成長が
可能な材料であってInGaPよりもバンドギャップが
広い材料であれば他の半導体材料を適用してもよい。G
aAs基板10上にエピタキシャル成長する材料は、一
般にAlを添加するとバンドギャップが広がるので、I
nGaPやGaAsにAlを加えた材料、具体的には、
AlInGaP、AlGaAsを適用することができ
る。
影響を受けずInの組成が約0.49のときにGaAs
と格子整合する。したがって、バッファ層12としてA
lInGaPを適用する際には、Al組成+Ga組成が
約0.51であって、Alの組成をゼロより大きくすれ
ば上記の効果を得ることができる。Gaの組成はゼロで
あってもよい。
2以上とすればInGaPと同等又はそれ以上のバンド
ギャップを得ることができる。したがって、バッファ層
12としてAlGaAsを適用する際には、Alの組成
を約0.2以上とすれば上記の効果を得ることができ
る。一方、InGaP層を覆うショットキー層16は、
チャネル層14上にエピタキシャル成長が可能な材料で
あって、Inを含まない半導体材料とすることが望まし
い。Inを含む半導体材料はゲート電極34を構成する
金属材料との界面が不安定であり、また、Inが酸化さ
れると導電性の物質が生成されるためInを含む半導体
材料が表面に露出しないことが望ましいからである。
16としてAlGaAs層を用いている。AlGaAs
層中のAl組成は、チャネル層14上にエピタキシャル
成長が可能であれば如何なる値であってもよい。ショッ
トキー層16としては、GaAs層を適用することもで
きる。図2はパワー特性のドレイン電圧依存性を示すグ
ラフである。測定に用いた電界効果トランジスタのゲー
ト幅は200μmである。図示するように、チャネル層
14をGaAs層により構成したGaAs FETの場
合には、ドレイン電圧が約20Vで破壊したが、チャネ
ル層14をInGaP層により形成した本実施形態によ
るInGaP FETの場合には、ドレイン電圧を30
V印加しても素子が破壊されることはなく、良好なパワ
ー特性を得ることができた。
×1017cm-13とし、膜厚を約150nmとした場合
には、ゲート−ドレイン間隔を4μmとしてもガン発振
は起こらず、60Vの耐圧を得ることができ、30V動
作を保証することができた。ゲート幅を50mmとした
半導体装置では、約50Wの高出力を得ることができ
た。
GaAs層によってチャネル層を形成した場合には、ゲ
ート−ドレイン間隔を約2μm以上にするとガン発振が
生じて動作が不安定となっていた。このため、耐圧も2
0V程度しかなく、信頼性の面からも10V程度が動作
限界であった。ゲート幅を50mmとした半導体装置で
は、約15W程度の出力が限界であった。
ル層を有する半導体装置を構成することにより、従来の
半導体装置よりも大幅に特性を改善することができる。
移動体通信システムの基地局では、通常10〜20Wで
の動作が必要とされるが、通話が重なったときには10
0W近い出力を補償しなければならない。本実施形態に
よる半導体装置を用いれば、50mmのゲート幅で約5
0Wの出力を得ることができるので、一つのFETによ
り容易に100W近い出力を得ることができる。これに
より、システムの簡便化を図ることができる。
トランジスタは、ハンドリング面からのチップサイズ限
界である約1×3mmの面積内に容易に配置することが
できる。次に、本実施形態による半導体装置の製造方法
について図3及び図4を用いて説明する。
層よりなるバッファ層12と、InGaP層よりなるチ
ャネル層14と、AlGaAs層よりなるショットキー
層16と、GaAs層よりなるキャップ層18とを連続
して成膜する(図2(a))。チャネル層14以外の層
はノンドープ層とする。チャネル層14は、例えばキャ
リア濃度を約1.5×1017cm-13とし、膜厚を約1
50nmとする。ショットキー層16は、例えば膜厚を
約30nmとする。キャップ層18は、例えば膜厚を約
100nmとする。
なる領域を覆うフォトレジスト20を形成する。続い
て、フォトレジスト20をマスクとして酸素イオンを注
入し、フォトレジスト20が形成されていない領域を不
活性化する。不活性化した領域は素子分離領域22とな
る(図2(b))。
レイン領域となる領域に開口を有するフォトレジスト2
4を形成する。次いで、フォトレジスト24をマスクと
してSiイオンを注入する。例えば、加速エネルギーを
50keVとし、ドーズ量を1×1013cm-2とする。
フォトレジスト24を除去した後、850℃、20分程
度の熱処理を行い、注入したSiを活性化してオーミッ
ク領域26を形成する(図2(c))。
領域26が形成されたキャップ層18上に、ソース電極
28及びドレイン電極30を形成する(図3(a))。
ソース電極28、ドレイン電極30は、例えば、膜厚約
30nmのAuGe膜と膜厚約300nmのAu膜との
積層膜とする。この後、ゲート電極を形成する領域に開
口部を有するフォトレジスト32を形成する。
てキャップ層18をエッチングし、ソース電極28とド
レイン電極30との間にショットキー層16を露出する
(図3(b))。続いて、膜厚約400nmのAl膜を
蒸着法により堆積し、リフトオフ法によりショットキー
層16に接続されたゲート電極34を形成する(図3
(c))。
層を有する電界効果トランジスタを形成する。このよう
に、本実施形態によれば、InGaP層よりなるチャネ
ル層14を有する電界効果トランジスタを構成すること
により、高速動作・高電圧動作が可能な半導体装置を形
成することができる。
が可能である。例えば、上記実施形態ではショットキー
層16上にキャップ層18を設けたが、キャップ層18
は必ずしも設ける必要はない。また、InGaP層より
なるチャネル層14の表面が酸化されて導電性のIn酸
化膜が形成されることを他の方法により担保できれば、
ショットキー層16は必ずしも設ける必要はない。
基板と、GaAs基板上に形成され、InGaPよりも
バンドギャップが広い半導体層よりなるバッファ層と、
バッファ層上に形成されたInGaP層よりなるチャネ
ル層と、チャネル層の電流を制御するゲート電極とによ
り半導体装置を達成するので、高電圧動作による高出力
化が容易な半導体装置を形成することができる。
のIn組成を、0.3以上、0.7以下にすれば、バッ
ファ層上にInGaP層よりなるチャネル層をエピタキ
シャル成長することができる。また、バッファ層として
AlInGaP層を適用すれば、チャネル電流をチャネ
ル層に効果的に閉じ込めることができる。
より大きくし、Al組成とGa組成との和をほぼ0.5
1に等しくすれば、チャネル層よりもバンドギャップが
広いバッファ層をGaAs基板上にエピタキシャル成長
することができる。また、バッファ層としてAlGaA
s層を適用することによってもチャネル電流をチャネル
層に効果的に閉じ込めることができる。
2以上にすれば、チャネル層よりもバンドギャップを広
くすることができる。また、チャネル層上に形成され、
Inを含まない半導体層よりなるショットキー層を更に
設ければ、Inを含む層が酸化されて表面に導電性の膜
が形成されるのを防止できるので、半導体装置の信頼性
を高めることができる。
膜を適用することができる。また、GaAs基板上に、
InGaPよりもバンドギャップが広い半導体層よりな
るバッファ層を形成する工程と、バッファ層上に、In
GaP層よりなるチャネル層を形成する工程と、チャネ
ル層の電流を制御するゲート電極を形成する工程とを有
することを特徴とする半導体装置の製造方法により半導
体装置を製造することにより、高電圧動作による高出力
化が容易な半導体装置を形成することができる。
示す概略断面図である。
パワー特性のドレイン電圧依存性を示すグラフである。
法を示す工程断面図(その1)である。
法を示す工程断面図(その2)である。
Claims (9)
- 【請求項1】 GaAs基板と、 前記GaAs基板上に形成され、InGaPよりもバン
ドギャップが広い半導体層よりなるバッファ層と、 前記バッファ層上に形成されたInGaP層よりなるチ
ャネル層と、 前記チャネル層の電流を制御するゲート電極とを有する
ことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記チャネル層を構成する前記InGaP層のIn組成
は、0.3以上、0.7以下であることを特徴とする半
導体装置。 - 【請求項3】 請求項2記載の半導体装置において、 前記バッファ層は、AlInGaP層であることを特徴
とする半導体装置。 - 【請求項4】 請求項2記載の半導体装置において、 前記AlInGaP層は、Al組成がゼロより大きく、
Al組成とGa組成との和がほぼ0.51に等しいこと
を特徴とする半導体装置。 - 【請求項5】 請求項2記載の半導体装置において、 前記バッファ層はAlGaAs層であることを特徴とす
る半導体装置。 - 【請求項6】 請求項4記載の半導体装置において、 前記AlGaAs層は、Alの組成が0.2以上である
ことを特徴とする半導体装置。 - 【請求項7】 請求項1乃至6のいずれか1項に記載の
半導体装置において、 前記チャネル層上に形成され、Inを含まない半導体層
よりなるショットキー層を更に有することを特徴とする
半導体装置。 - 【請求項8】 請求項7記載の半導体装置において、 前記ショットキー層は、GaAs層又はAlGaAs層
であることを特徴とする半導体装置。 - 【請求項9】 GaAs基板上に、InGaPよりもバ
ンドギャップが広い半導体層よりなるバッファ層を形成
する工程と、 前記バッファ層上に、InGaP層よりなるチャネル層
を形成する工程と、 前記チャネル層の電流を制御するゲート電極を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06567397A JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
US08/929,252 US5945695A (en) | 1997-03-19 | 1997-09-15 | Semiconductor device with InGaP channel layer |
DE19746920A DE19746920B4 (de) | 1997-03-19 | 1997-10-24 | Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06567397A JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261653A true JPH10261653A (ja) | 1998-09-29 |
JP3373386B2 JP3373386B2 (ja) | 2003-02-04 |
Family
ID=13293762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06567397A Expired - Lifetime JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5945695A (ja) |
JP (1) | JP3373386B2 (ja) |
DE (1) | DE19746920B4 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085674A (ja) * | 1999-09-03 | 2001-03-30 | Motorola Inc | 電子部材とその製造方法 |
JP2002083823A (ja) * | 2000-09-08 | 2002-03-22 | Fujitsu Ltd | 化合物半導体装置 |
US6555850B1 (en) | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003522412A (ja) * | 2000-02-04 | 2003-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 埋込形チャネル電界効果トランジスタを含む半導体デバイスの製造方法 |
US10720428B2 (en) | 2015-11-10 | 2020-07-21 | Qorvo Us, Inc. | High bandgap Schottky contact layer device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312177A (ja) * | 1986-07-03 | 1988-01-19 | Fujitsu Ltd | 超高周波トランジスタ |
US5034957A (en) * | 1988-02-10 | 1991-07-23 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
EP0785603B1 (en) * | 1990-05-09 | 2003-04-02 | Sharp Kabushiki Kaisha | A semiconductor laser device and a method of producing the same |
JP3041926B2 (ja) * | 1990-10-01 | 2000-05-15 | 住友電気工業株式会社 | 電界効果トランジスタ |
JPH06232181A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | ショットキ接合型電界効果トランジスタの製法 |
JPH06342811A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
JP2679653B2 (ja) * | 1994-12-05 | 1997-11-19 | 日本電気株式会社 | 半導体装置 |
JP3368452B2 (ja) * | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
-
1997
- 1997-03-19 JP JP06567397A patent/JP3373386B2/ja not_active Expired - Lifetime
- 1997-09-15 US US08/929,252 patent/US5945695A/en not_active Expired - Lifetime
- 1997-10-24 DE DE19746920A patent/DE19746920B4/de not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555850B1 (en) | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
JP2001085674A (ja) * | 1999-09-03 | 2001-03-30 | Motorola Inc | 電子部材とその製造方法 |
JP2002083823A (ja) * | 2000-09-08 | 2002-03-22 | Fujitsu Ltd | 化合物半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE19746920A1 (de) | 1998-09-24 |
JP3373386B2 (ja) | 2003-02-04 |
US5945695A (en) | 1999-08-31 |
DE19746920B4 (de) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4960718A (en) | MESFET device having a semiconductor surface barrier layer | |
JP2000196029A (ja) | 半導体装置とその製造方法 | |
JPH09260405A (ja) | 半導体装置とその製造方法 | |
JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
JP2004241711A (ja) | 半導体装置 | |
JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
JPS60239066A (ja) | 半導体装置 | |
JPH11204779A (ja) | 半導体装置 | |
JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
JP3189769B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
JPS62115781A (ja) | 電界効果トランジスタ | |
JP3537609B2 (ja) | 半導体装置及びその製造方法 | |
JPH11176839A (ja) | 半導体装置及びその製造方法 | |
JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JPH0661431A (ja) | 半導体装置及びその製造方法 | |
JPH06104290A (ja) | 化合物半導体装置の製造方法 | |
JPH0529354A (ja) | 半導体装置の製造方法 | |
WO1987003742A1 (en) | Mesfet device having a semiconductor surface barrier layer | |
JPH0298945A (ja) | 電界効果トランジスタの製造方法 | |
JPH01227455A (ja) | 半導体装置 | |
JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |