JP2004241711A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004241711A JP2004241711A JP2003031214A JP2003031214A JP2004241711A JP 2004241711 A JP2004241711 A JP 2004241711A JP 2003031214 A JP2003031214 A JP 2003031214A JP 2003031214 A JP2003031214 A JP 2003031214A JP 2004241711 A JP2004241711 A JP 2004241711A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- schottky
- ingap
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052746 lanthanum Inorganic materials 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 20
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 14
- 230000005669 field effect Effects 0.000 abstract description 11
- 125000006850 spacer group Chemical group 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000007769 metal material Substances 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 69
- 238000005530 etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ＩｎＧａＰ上にＴｉ等の電極を形成した際には、ＦＥＴの製造プロセスを経る上での熱（通常３００℃程度）により、ＴｉとＩｎＧａＰ層のショットキー界面において拡散が起こり、ショットキー特性が熱劣化する。
【解決手段】半絶縁性ＧａＡｓ基板１上に、ＧａＡｓバッファー層２、ＡｌＧａＡｓバッファー層３、アンドープＩｎ０．２Ｇａ０．８Ａｓチャネル層４、Ａｌ０．２５Ｇａ０．７５Ａｓスペーサー層５、Ｓｉプレーナードーピングキャリア供給層６、Ａｌ０．２５Ｇａ０．７５Ａｓスペーサー層７と、アンドープＩｎ０．４８Ｇａ０．５２Ｐ第１の半導体８と、ｎ＋型ＧａＡｓキャップ層９が順次形成され、第２の半導体層８上には、ＬａＢ６のゲート電極１３が形成されている。
Ｌａ，Ｂを主成分とするゲート金属材料を用いることにより熱的に安定したショットキー接合を得ることができる。
【選択図】 図１
【解決手段】半絶縁性ＧａＡｓ基板１上に、ＧａＡｓバッファー層２、ＡｌＧａＡｓバッファー層３、アンドープＩｎ０．２Ｇａ０．８Ａｓチャネル層４、Ａｌ０．２５Ｇａ０．７５Ａｓスペーサー層５、Ｓｉプレーナードーピングキャリア供給層６、Ａｌ０．２５Ｇａ０．７５Ａｓスペーサー層７と、アンドープＩｎ０．４８Ｇａ０．５２Ｐ第１の半導体８と、ｎ＋型ＧａＡｓキャップ層９が順次形成され、第２の半導体層８上には、ＬａＢ６のゲート電極１３が形成されている。
Ｌａ，Ｂを主成分とするゲート金属材料を用いることにより熱的に安定したショットキー接合を得ることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は化合物半導体を用いたショットキー接続電極を有する半導体装置、電界効果型トランジスタ及びショットキーダイオードに関するものである。
【０００２】
【従来の技術】
近年、ＧａＡｓをはじめとする化合物半導体を用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は無線通信とりわけ携帯電話端末のパワーアンプやスイッチ等に広く用いられるようになった。このＧａＡｓＦＥＴではＰＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：疑似ヘテロ接合電界効果トランジスタ）と呼ばれるＡｌＧａＡｓをショットキー接合として用いたＦＥＴが一般的である。しかし、このＰＨＥＭＴはゲート電極の両側にリセスエッチングによりＡｌＧａＡｓ層がむき出しになるため、たとえ保護絶縁膜により保護したとしても、表面準位密度が高く、特にパワーＦＥＴ等に用いた場合には電流特性の周波数分散により十分にパワーが引き出せないといった課題があった。そこで、ＡｌＧａＡｓに対して表面準位密度の小さなＩｎＧａＰ等の半導体層をゲート脇表面に用いたＦＥＴが開発されている（例えば、特許文献１参照）。
【０００３】
図５は、従来のＩｎＧａＰ表面保護層を有する電界効果型トランジスタの断面図である。図５において、半絶縁性ＧａＡｓからなる基板５１の上に、後に成長するエピタキシャル層５９と基板５１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層５２、アンドープＡｌＧａＡｓで構成されたバッファー層５３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成され、キャリアが走行するチャネル層５４、厚さ５ｎｍのアンドープＩｎＧａＰで構成されたスペーサー層５５、ｎ型不純物イオンであるＳｉが１原子層のみプレーナードーピングされてなるキャリア供給層５６、厚さ３０ｎｍのアンドープＩｎＧａＰで構成されたショットキー層５７と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層５８が順次形成されている。さらに、キャップ層５８上の２カ所にオーミック電極６０が形成されている。また、ショットキー層５７上には、ゲート電極６２が形成されている。また、オーミック電極６０の近傍には、素子分離領域６１が形成されている。さらに、ゲート電極６２付近には、ＳｉＮやＳｉＯからなる絶縁膜６３が形成されている。
【０００４】
【特許文献１】
特開平９−０４５８９４号公報（第３頁−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来のＩｎＧａＰ表面保護層を有するＦＥＴは以下に説明するような問題を有している。
【０００６】
ＩｎＧａＰで構成されたショットキー層上に例えばＴｉ等のゲート電極を形成した際には、ＦＥＴの製造プロセスを経る上での熱（通常３００℃程度）により、ＴｉとＩｎＧａＰ層のショットキー界面において拡散が起こり、ショットキー特性が劣化する。特にゲート・ソース間のショットキー接合のリーク電流がＡｌＧａＡｓをショットキー層として用いた従来のＰＨＥＭＴよりも増加する。これにより、ＲＦ特性においてもデバイスの歪等に劣化が見られる。
【０００７】
図６はＴｉをＩｎＧａＰ上のショットキー電極（ゲート電極）に用いた場合、４００℃の加熱によるＦＥＴの順方向電流の増加（リーク電流）を示したものである。加熱により、低バイアス時の電流が増加し、ショットキー接合が大きく劣化しているのがわかる。
【０００８】
本発明は上記の課題を克服し、ＩｎＧａＰを表面保護層として用い表面準位密度をＡｌＧａＡｓに対して抑制しながら、良好なショットキー特性を有する半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半絶縁性基板上に形成されたチャネルと、前記チャネル上に形成されたＩｎ及びＰを含む第１の半導体層と、前記第１の半導体層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを備え、前記ゲート電極の前記第１の半導体層に接する材料がＬａ及びＢを主成分とすることを特徴とする。
【００１０】
この構成により、高融点金属であるＬａＢ６（ｌａｎｔｈａｎｕｍ ｈｅｘａｂｏｒｉｄｅ）（融点２８０６℃）をゲート電極に用いることにより、ゲート電極材料とＩｎＧａＰ半導体層との相互拡散を抑制し、熱劣化のない良好なゲート電極を得ることができるようになる。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照しながら説明する。
【００１２】
図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。半絶縁性ＧａＡｓからなる基板１の上に、後に成長するエピタキシャル層と基板１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層２、アンドープＡｌＧａＡｓで構成された厚さ１００ｎｍのバッファー層３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成され、キャリアが走行するチャネル層４、厚さ５ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ａｓで構成されたスペーサー層５、ｎ型不純物イオンであるＳｉがドーズ量５×１０１２ｃｍ−２となるように１原子層のみプレーナードーピングされてなるキャリア供給層６、厚さ２０ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ａｓで構成されたスペーサー層７と、厚さ１０ｎｍのアンドープＩｎ０．４８Ｇａ０．５２Ｐで構成された第１の半導体層８と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層９が順次形成されている。さらに、キャップ層９上の２カ所にオーミック電極１１が形成されている。また、第１の半導体層８上には、ＬａＢ６からなるゲート電極１３が形成されている。
【００１３】
また、オーミック電極１１の近傍には、素子分離領域１２が形成されている。さらに、ゲート電極１３付近は、ＳｉＮ又はＳｉＯの絶縁膜１４により保護されている。
【００１４】
次に、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００１５】
まず、図２に示すように、半絶縁性ＧａＡｓで構成された基板１上に、ＭＯ―ＣＶＤ法又はＭＢＥ法等を用いてＧａＡｓバッファー層２、ＡｌＧａＡｓバッファー層３、チャネル層４、スペーサー層５、キャリア供給層６、ＡｌＧａＡｓからなるスペーサー層７、ＩｎＧａＰからなる第１の半導体層８、ＧａＡｓからなるキャップ層９を順次エピタキシャル成長する。ここで、エピタキシャル成長させたバッファー層２からキャップ層９の各層を全体でエピタキシャル層１０とよぶことにする。
【００１６】
次に、所定の位置にフォトレジスト１５によりパターンを形成し、所望の位置を保護し、イオン注入を行うことにより素子分離領域１２を形成する。なお、エピタキシャル層１０の所定の位置をメサエッチングすることによっても素子分離は可能である（図２（ａ））。
【００１７】
次に、フォトレジストパターンを形成し、全面にＮｉ／Ａｕ／Ｇｅ合金からなるオーミック金属を蒸着し、リフトオフすることによって、オーミック電極１１を形成する（図２（ｂ））。
【００１８】
次に、フォトレジスト１７を形成した後、キャップ層９のオーミック電極間の所定位置にリセスエッチングを行うことにより、開口部９ａを得る。このリセスエッチングでは例えばリン酸、過酸化水素水、水の混合液を用いることにより、キャップ層９とＩｎＧａＰからなる第１の半導体層８のエッチング選択比が大きいことから、キャップ層の開口部９ａを選択的に除去が可能であり、安定なリセスエッチングが可能である（図２（ｃ））。
【００１９】
次に、全面にゲート金属を蒸着し、リフトオフすることによって、ＬａＢ６からなるゲート電極１３を例えば電子ビーム蒸着法により形成する（図２（ｄ））。
【００２０】
このように高融点金属であるＬａＢ６（ｌａｎｔｈａｎｕｍ ｈｅｘａｂｏｒｉｄｅ）（融点２８０６℃）をゲート材料に用いることによりＩｎＧａＰからなる第１の半導体層８との加熱による相互拡散を抑え、熱的安定性に優れたゲート電極を得ることができる。
【００２１】
図３に、ＬａＢ６をＩｎＧａＰ上のショットキー電極（ゲート電極）に用いた場合の４００℃の加熱による順方向電流の増加（ショットキー接合のリーク電流）を示したものである。図６で示したような従来方法と異なり４００℃処理をしてもリーク電流は増加しておらず、熱的に安定なショットキー特性を得ることができる。また、本発明は電界効果トランジスタのみならず、例えばＩｎＧａＰとＬａＢ６のショットキー接合を有するすべての電子デバイスにおいて、熱的に安定かつショットキーバリアの高いショットキーダイオードとして有効である。
【００２２】
また、図４は４００℃加熱後の他の高融点金属であるＭｏのショットキー特性を比較したものであり、ＬａＢ６の方がＭｏよりも約０．１Ｖ高いショットキー障壁を持つ良好な特性が得られている。
【００２３】
【発明の効果】
本発明では良好なショットキー接合を得ることが困難であるＩｎＧａＰからなる第１の半導体上に例えばＬａＢ６といったＬａ，Ｂを主成分とするゲート金属材料を用いることにより熱的に安定したショットキー接合を有する半導体装置を得ることができる。この結果、作製される電界効果トランジスタやダイオードではリーク電流を低減した良好な特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電界効果型トランジスタを示す断面図
【図２】本発明の第１の実施形態に係る電界効果型トランジスタの製造工程断面図
【図３】本発明のＬａＢ６ゲート電極での電界効果型トランジスタのショットキー接合の熱的安定性を示した図
【図４】ゲート電極材料によるショットキー障壁の優位性を示す図
【図５】従来の電界効果型トランジスタを示す断面図
【図６】従来のＴｉゲート電極での電界効果型トランジスタの順方向電流の増加（リーク電流）を示した図
【符号の説明】
１ 半絶縁性ＧａＡｓ基板
２ ＧａＡｓバッファー層
３ ＡｌＧａＡｓバッファー層
４ チャネル層（ＩｎＧａＡｓ）
５ スペーサー層（ＡｌＧａＡｓ）
６ キャリア供給層
７ スペーサー層（ＡｌＧａＡｓ）
８ 第１の半導体層（ＩｎＧａＰ）
９ ｎ＋型ＧａＡｓキャップ層
９ａ 開口部
１０ エピタキシャル層
１１ オーミック電極
１２ 素子分離領域
１３ ゲート電極（ＬａＢ６）
１４ 絶縁膜
１５、１７ レジスト
５１ 半絶縁性ＧａＡｓ基板
５２ ＧａＡｓバッファー層
５３ ＡｌＧａＡｓバッファー層
５４ チャネル層（ＩｎＧａＡｓ）
５５ スペーサー層（ＩｎＧａＰ）
５６ キャリア供給層
５７ ショットキー層（ＩｎＧａＰ）
５８ ｎ＋型ＧａＡｓキャップ層
５９ エピタキシャル層
６０ オーミック電極
６１ 素子分離領域
６２ ゲート電極（Ｔｉ）
６３ 絶縁膜
【発明の属する技術分野】
本発明は化合物半導体を用いたショットキー接続電極を有する半導体装置、電界効果型トランジスタ及びショットキーダイオードに関するものである。
【０００２】
【従来の技術】
近年、ＧａＡｓをはじめとする化合物半導体を用いた電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は無線通信とりわけ携帯電話端末のパワーアンプやスイッチ等に広く用いられるようになった。このＧａＡｓＦＥＴではＰＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：疑似ヘテロ接合電界効果トランジスタ）と呼ばれるＡｌＧａＡｓをショットキー接合として用いたＦＥＴが一般的である。しかし、このＰＨＥＭＴはゲート電極の両側にリセスエッチングによりＡｌＧａＡｓ層がむき出しになるため、たとえ保護絶縁膜により保護したとしても、表面準位密度が高く、特にパワーＦＥＴ等に用いた場合には電流特性の周波数分散により十分にパワーが引き出せないといった課題があった。そこで、ＡｌＧａＡｓに対して表面準位密度の小さなＩｎＧａＰ等の半導体層をゲート脇表面に用いたＦＥＴが開発されている（例えば、特許文献１参照）。
【０００３】
図５は、従来のＩｎＧａＰ表面保護層を有する電界効果型トランジスタの断面図である。図５において、半絶縁性ＧａＡｓからなる基板５１の上に、後に成長するエピタキシャル層５９と基板５１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層５２、アンドープＡｌＧａＡｓで構成されたバッファー層５３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成され、キャリアが走行するチャネル層５４、厚さ５ｎｍのアンドープＩｎＧａＰで構成されたスペーサー層５５、ｎ型不純物イオンであるＳｉが１原子層のみプレーナードーピングされてなるキャリア供給層５６、厚さ３０ｎｍのアンドープＩｎＧａＰで構成されたショットキー層５７と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層５８が順次形成されている。さらに、キャップ層５８上の２カ所にオーミック電極６０が形成されている。また、ショットキー層５７上には、ゲート電極６２が形成されている。また、オーミック電極６０の近傍には、素子分離領域６１が形成されている。さらに、ゲート電極６２付近には、ＳｉＮやＳｉＯからなる絶縁膜６３が形成されている。
【０００４】
【特許文献１】
特開平９−０４５８９４号公報（第３頁−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来のＩｎＧａＰ表面保護層を有するＦＥＴは以下に説明するような問題を有している。
【０００６】
ＩｎＧａＰで構成されたショットキー層上に例えばＴｉ等のゲート電極を形成した際には、ＦＥＴの製造プロセスを経る上での熱（通常３００℃程度）により、ＴｉとＩｎＧａＰ層のショットキー界面において拡散が起こり、ショットキー特性が劣化する。特にゲート・ソース間のショットキー接合のリーク電流がＡｌＧａＡｓをショットキー層として用いた従来のＰＨＥＭＴよりも増加する。これにより、ＲＦ特性においてもデバイスの歪等に劣化が見られる。
【０００７】
図６はＴｉをＩｎＧａＰ上のショットキー電極（ゲート電極）に用いた場合、４００℃の加熱によるＦＥＴの順方向電流の増加（リーク電流）を示したものである。加熱により、低バイアス時の電流が増加し、ショットキー接合が大きく劣化しているのがわかる。
【０００８】
本発明は上記の課題を克服し、ＩｎＧａＰを表面保護層として用い表面準位密度をＡｌＧａＡｓに対して抑制しながら、良好なショットキー特性を有する半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半絶縁性基板上に形成されたチャネルと、前記チャネル上に形成されたＩｎ及びＰを含む第１の半導体層と、前記第１の半導体層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを備え、前記ゲート電極の前記第１の半導体層に接する材料がＬａ及びＢを主成分とすることを特徴とする。
【００１０】
この構成により、高融点金属であるＬａＢ６（ｌａｎｔｈａｎｕｍ ｈｅｘａｂｏｒｉｄｅ）（融点２８０６℃）をゲート電極に用いることにより、ゲート電極材料とＩｎＧａＰ半導体層との相互拡散を抑制し、熱劣化のない良好なゲート電極を得ることができるようになる。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照しながら説明する。
【００１２】
図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。半絶縁性ＧａＡｓからなる基板１の上に、後に成長するエピタキシャル層と基板１との格子不整合を緩和するための、アンドープＧａＡｓで構成された厚さ１μｍのバッファー層２、アンドープＡｌＧａＡｓで構成された厚さ１００ｎｍのバッファー層３、厚さ２０ｎｍのアンドープＩｎ０．２Ｇａ０．８Ａｓで構成され、キャリアが走行するチャネル層４、厚さ５ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ａｓで構成されたスペーサー層５、ｎ型不純物イオンであるＳｉがドーズ量５×１０１２ｃｍ−２となるように１原子層のみプレーナードーピングされてなるキャリア供給層６、厚さ２０ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ａｓで構成されたスペーサー層７と、厚さ１０ｎｍのアンドープＩｎ０．４８Ｇａ０．５２Ｐで構成された第１の半導体層８と、厚さ１００ｎｍのｎ＋型ＧａＡｓで構成されたキャップ層９が順次形成されている。さらに、キャップ層９上の２カ所にオーミック電極１１が形成されている。また、第１の半導体層８上には、ＬａＢ６からなるゲート電極１３が形成されている。
【００１３】
また、オーミック電極１１の近傍には、素子分離領域１２が形成されている。さらに、ゲート電極１３付近は、ＳｉＮ又はＳｉＯの絶縁膜１４により保護されている。
【００１４】
次に、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００１５】
まず、図２に示すように、半絶縁性ＧａＡｓで構成された基板１上に、ＭＯ―ＣＶＤ法又はＭＢＥ法等を用いてＧａＡｓバッファー層２、ＡｌＧａＡｓバッファー層３、チャネル層４、スペーサー層５、キャリア供給層６、ＡｌＧａＡｓからなるスペーサー層７、ＩｎＧａＰからなる第１の半導体層８、ＧａＡｓからなるキャップ層９を順次エピタキシャル成長する。ここで、エピタキシャル成長させたバッファー層２からキャップ層９の各層を全体でエピタキシャル層１０とよぶことにする。
【００１６】
次に、所定の位置にフォトレジスト１５によりパターンを形成し、所望の位置を保護し、イオン注入を行うことにより素子分離領域１２を形成する。なお、エピタキシャル層１０の所定の位置をメサエッチングすることによっても素子分離は可能である（図２（ａ））。
【００１７】
次に、フォトレジストパターンを形成し、全面にＮｉ／Ａｕ／Ｇｅ合金からなるオーミック金属を蒸着し、リフトオフすることによって、オーミック電極１１を形成する（図２（ｂ））。
【００１８】
次に、フォトレジスト１７を形成した後、キャップ層９のオーミック電極間の所定位置にリセスエッチングを行うことにより、開口部９ａを得る。このリセスエッチングでは例えばリン酸、過酸化水素水、水の混合液を用いることにより、キャップ層９とＩｎＧａＰからなる第１の半導体層８のエッチング選択比が大きいことから、キャップ層の開口部９ａを選択的に除去が可能であり、安定なリセスエッチングが可能である（図２（ｃ））。
【００１９】
次に、全面にゲート金属を蒸着し、リフトオフすることによって、ＬａＢ６からなるゲート電極１３を例えば電子ビーム蒸着法により形成する（図２（ｄ））。
【００２０】
このように高融点金属であるＬａＢ６（ｌａｎｔｈａｎｕｍ ｈｅｘａｂｏｒｉｄｅ）（融点２８０６℃）をゲート材料に用いることによりＩｎＧａＰからなる第１の半導体層８との加熱による相互拡散を抑え、熱的安定性に優れたゲート電極を得ることができる。
【００２１】
図３に、ＬａＢ６をＩｎＧａＰ上のショットキー電極（ゲート電極）に用いた場合の４００℃の加熱による順方向電流の増加（ショットキー接合のリーク電流）を示したものである。図６で示したような従来方法と異なり４００℃処理をしてもリーク電流は増加しておらず、熱的に安定なショットキー特性を得ることができる。また、本発明は電界効果トランジスタのみならず、例えばＩｎＧａＰとＬａＢ６のショットキー接合を有するすべての電子デバイスにおいて、熱的に安定かつショットキーバリアの高いショットキーダイオードとして有効である。
【００２２】
また、図４は４００℃加熱後の他の高融点金属であるＭｏのショットキー特性を比較したものであり、ＬａＢ６の方がＭｏよりも約０．１Ｖ高いショットキー障壁を持つ良好な特性が得られている。
【００２３】
【発明の効果】
本発明では良好なショットキー接合を得ることが困難であるＩｎＧａＰからなる第１の半導体上に例えばＬａＢ６といったＬａ，Ｂを主成分とするゲート金属材料を用いることにより熱的に安定したショットキー接合を有する半導体装置を得ることができる。この結果、作製される電界効果トランジスタやダイオードではリーク電流を低減した良好な特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電界効果型トランジスタを示す断面図
【図２】本発明の第１の実施形態に係る電界効果型トランジスタの製造工程断面図
【図３】本発明のＬａＢ６ゲート電極での電界効果型トランジスタのショットキー接合の熱的安定性を示した図
【図４】ゲート電極材料によるショットキー障壁の優位性を示す図
【図５】従来の電界効果型トランジスタを示す断面図
【図６】従来のＴｉゲート電極での電界効果型トランジスタの順方向電流の増加（リーク電流）を示した図
【符号の説明】
１ 半絶縁性ＧａＡｓ基板
２ ＧａＡｓバッファー層
３ ＡｌＧａＡｓバッファー層
４ チャネル層（ＩｎＧａＡｓ）
５ スペーサー層（ＡｌＧａＡｓ）
６ キャリア供給層
７ スペーサー層（ＡｌＧａＡｓ）
８ 第１の半導体層（ＩｎＧａＰ）
９ ｎ＋型ＧａＡｓキャップ層
９ａ 開口部
１０ エピタキシャル層
１１ オーミック電極
１２ 素子分離領域
１３ ゲート電極（ＬａＢ６）
１４ 絶縁膜
１５、１７ レジスト
５１ 半絶縁性ＧａＡｓ基板
５２ ＧａＡｓバッファー層
５３ ＡｌＧａＡｓバッファー層
５４ チャネル層（ＩｎＧａＡｓ）
５５ スペーサー層（ＩｎＧａＰ）
５６ キャリア供給層
５７ ショットキー層（ＩｎＧａＰ）
５８ ｎ＋型ＧａＡｓキャップ層
５９ エピタキシャル層
６０ オーミック電極
６１ 素子分離領域
６２ ゲート電極（Ｔｉ）
６３ 絶縁膜
Claims (6)
- 半絶縁性基板上に形成されたチャネルと、前記チャネル上に形成されたＩｎ及びＰを含む第１の半導体層と、前記第１の半導体層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを備え、前記ゲート電極の前記第１の半導体層に接する材料がＬａ及びＢを主成分とすることを特徴とする半導体装置。
- 第１の半導体層はＩｎＧａＰ又はＩｎＰ又はＩｎＡｌＧａＰからなる請求項１記載の半導体装置。
- ゲート電極の第１の半導体層に接する材料がＬａＢ６からなる請求項１記載の半導体装置。
- 半絶縁性基板上に形成されたＩｎ及びＰを含む第１の半導体層と、前記第１の半導体層上にショットキー接触となるショットキー電極とオーミック電極とを備え、前記ショットキー電極の前記第１の半導体層に接する材料がＬａ及びＢを主成分とすることを特徴とするショットキーダイオードを有する半導体装置。
- 第１の半導体層はＩｎＧａＰ又はＩｎＰ又はＩｎＡｌＧａＰからなる請求項４に記載の半導体装置。
- ショットキー電極の前記第１の半導体層に接する材料がＬａＢ６からなる請求項４に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031214A JP2004241711A (ja) | 2003-02-07 | 2003-02-07 | 半導体装置 |
| US10/617,793 US6967360B2 (en) | 2003-02-07 | 2003-07-14 | Pseudomorphic high electron mobility transistor with Schottky electrode including lanthanum and boron, and manufacturing method thereof |
| US11/032,164 US7144765B2 (en) | 2003-02-07 | 2005-01-11 | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003031214A JP2004241711A (ja) | 2003-02-07 | 2003-02-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004241711A true JP2004241711A (ja) | 2004-08-26 |
Family
ID=32820879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003031214A Pending JP2004241711A (ja) | 2003-02-07 | 2003-02-07 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6967360B2 (ja) |
| JP (1) | JP2004241711A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4610858B2 (ja) * | 2003-02-12 | 2011-01-12 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| TW588461B (en) * | 2003-06-25 | 2004-05-21 | Nat Kaohsiung Normal Universit | Pseudomorphic high electron mobility field effect transistor with high device linearity |
| US7015519B2 (en) * | 2004-02-20 | 2006-03-21 | Anadigics, Inc. | Structures and methods for fabricating vertically integrated HBT/FET device |
| JP2006093617A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体抵抗素子およびその製造方法 |
| JP4650224B2 (ja) * | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US7253455B2 (en) * | 2005-04-05 | 2007-08-07 | Freescale Semiconductor, Inc. | pHEMT with barrier optimized for low temperature operation |
| US7923098B2 (en) * | 2008-01-02 | 2011-04-12 | The Board Of Regents Of The University Of Oklahoma | Low-defect-density crystalline structure and method for making same |
| US8901606B2 (en) * | 2012-04-30 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor (pHEMT) comprising low temperature buffer layer |
| US8853743B2 (en) | 2012-11-16 | 2014-10-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer |
| KR102366953B1 (ko) | 2016-01-06 | 2022-02-23 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490193A (en) * | 1983-09-29 | 1984-12-25 | International Business Machines Corporation | Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials |
| JPS6191966A (ja) | 1984-10-12 | 1986-05-10 | Agency Of Ind Science & Technol | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ |
| JPS63169064A (ja) | 1987-01-07 | 1988-07-13 | Hitachi Ltd | 半導体装置 |
| JPS63299164A (ja) | 1987-05-29 | 1988-12-06 | Hitachi Ltd | ショットキ障壁型半導体装置 |
| JP2966221B2 (ja) * | 1993-01-25 | 1999-10-25 | 沖電気工業株式会社 | 半導体記憶装置 |
| US5550065A (en) * | 1994-11-25 | 1996-08-27 | Motorola | Method of fabricating self-aligned FET structure having a high temperature stable T-shaped Schottky gate contact |
| US5693969A (en) * | 1995-03-06 | 1997-12-02 | Motorola | MESFET having a termination layer in the channel layer |
| JP2716015B2 (ja) | 1995-07-27 | 1998-02-18 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JP2005508077A (ja) * | 2001-10-22 | 2005-03-24 | イェール ユニバーシティ | 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置 |
| US20040119090A1 (en) * | 2002-12-24 | 2004-06-24 | Hsien-Chin Chiu | GaAs semiconductor device |
-
2003
- 2003-02-07 JP JP2003031214A patent/JP2004241711A/ja active Pending
- 2003-07-14 US US10/617,793 patent/US6967360B2/en not_active Expired - Fee Related
-
2005
- 2005-01-11 US US11/032,164 patent/US7144765B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040155261A1 (en) | 2004-08-12 |
| US7144765B2 (en) | 2006-12-05 |
| US20050121695A1 (en) | 2005-06-09 |
| US6967360B2 (en) | 2005-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716756B2 (en) | Semiconductor device | |
| US20140080277A1 (en) | Compound semiconductor device and manufacturing method thereof | |
| JP5900315B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001217257A (ja) | 半導体装置およびその製造方法 | |
| JP2001230407A (ja) | 半導体装置 | |
| US7144765B2 (en) | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof | |
| JP2008235613A (ja) | 半導体装置 | |
| JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3449116B2 (ja) | 半導体装置 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP2004193273A (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
| CN104037211A (zh) | 半导体器件和电子装置 | |
| JP4850410B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2004158772A (ja) | 電界効果トランジスタ | |
| JPH10261653A (ja) | 半導体装置及びその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP3383057B2 (ja) | 半導体装置 | |
| JPH06104290A (ja) | 化合物半導体装置の製造方法 | |
| JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP3440861B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JP2010267817A (ja) | 電界効果トランジスタ | |
| JPH11204777A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |