JP2005508077A - 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置 - Google Patents

半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置 Download PDF

Info

Publication number
JP2005508077A
JP2005508077A JP2003539087A JP2003539087A JP2005508077A JP 2005508077 A JP2005508077 A JP 2005508077A JP 2003539087 A JP2003539087 A JP 2003539087A JP 2003539087 A JP2003539087 A JP 2003539087A JP 2005508077 A JP2005508077 A JP 2005508077A
Authority
JP
Japan
Prior art keywords
semiconductor material
hyperdoped
manufacturing
substrate temperature
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003539087A
Other languages
English (en)
Inventor
ブーン，トーマス，エス．
ハーモン，エリック，エス．
コウデルカ，ロバート，ディー．
サルズマン，デイヴィッド，ビー．
ウードル，ジェリー，エム．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of JP2005508077A publication Critical patent/JP2005508077A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

高ドープ半導体材料（３１３）の製造方法が、開示されている。本発明を用いて、有害な副作用を有することなく、伝統的で確立された担体飽和限界を超えるドーピング濃度を達成することが出来る。その上、高ドープされた半導体材料（６０１）を、その材料をつかって改良された電子・光学的電子装置／構成要素と同様に、開示する。本発明によって可能となる革新的な材料とプロセスは、半導体に基づく多種多様なマイクロエレクトロニックおよび光学的電子装置／システムにおいて、十分な特性改善およびコスト削減をもたらす。

Description

【０００１】
〔関連出願に対する相互参照〕
本出願はアメリカ仮特許出願６０／３４１，０５１（出願日２００１年１０月２２日）と６０／３５０，５０３（出願日２００２年１月２２日）とに基づいて優先権を主張する。そして、これらの両方は、この参照により開示に含まれる。
【０００２】
〔技術分野〕
本発明は、一般に、ソリッドステートの物理学や電子工学、特に半導体材料および半導体装置の設計及び製造に関し、さらには、ハイパフォーマンスな光電子工学およびマイクロ電子工学に適用される半導体材料および半導体装置の設計及び製造に関する。
【０００３】
〔本発明の背景〕
分子線エピタキシー（ＭＢＥ）は、基板の上に半導体（または他の）材料を構成することの、よく知られ、広く使われている技術である。一般的に、ＭＢＥは目標基板の上で要求された材料（概して、半導体結晶（例えばＧａＡｓ））の成長を助長するプロセス状況（例えば基板温度、その他）と化学量論を維持した状態で中性分子線を目標基板に導く。全体工程または一部において、ＭＢＥプロセスを使用することによって、多種多様で有効な半導体装置を製作ることができる。
【０００４】
その技術において、ＭＢＥ工程の間のドーピングが、多くのＭＢＥ成長した材料と装置における有効性能を引き出すことができる。一般的に言って、多くの高速の装置においては、ＭＢＥ工程の間、より高いドーピングがより高い有効性能を実現することが知られている。
【０００５】
また、よく知られている技術として、いろいろなホスト材料（また、ここでマトリックス材料と呼ばれる）は、与えられた成長条件において、ドーパントによって得られる担体濃度に飽和限界があるという事実である。そして、この制限を越えてドーパント集中を増やそうとすると、一般にマトリックス材料で最大実用的な担体濃度を上げることができない、あるいは、明瞭な担体飽和が見られない場合でおいてさえも、逆効果の副作用を起こすかもしれない。これらの副作用は低下した少数担体寿命とドーパントの助長拡散を含む。そして、それはしばしば装置性能と信頼性を制限する。一般的に、与えられたドーパントの担体濃度飽和限界は、特定のマトリックス材料でのドーパントの実際の可溶性より低い。下の表１は、典型的な飽和限界と可溶性をいくつかの一般に用いられるドーパント／マトリックス材料組み合わせを与えている。
【０００６】
【表１】
Figure 2005508077
【０００７】
先行技術の方法では、担体濃度飽和限界の近くのまたはを越えたドーパント濃度では、効果的に不純物を添加することができない。それは担体濃度飽和限界の近く、または担体濃度飽和限界を越えたドーパント濃度では、ドーパントが結晶格子に対して異なった挙動をするからである。たとえば、ＧａＡｓマトリックスがＢｅのようなＧｒｏｕｐ ＩＩ ｐ型ドーパントによりドープされているとき、ドーパントが臨界の担体濃度飽和限界に接近するまで、Ｂｅ原子は一般にＧａサイト（すなわち、Ｇａ原子と交代する）を占有する。一般に、臨界担体濃度飽和限界より上のドーピングレベルでは、増加するＢｅドーパントイオンのほぼ半分が提供者になるホスト・マトリックスの結晶格子間のサイトに存在してドナーとなる。そして、増加する残り半分のＢｅドーパントがＧａサイトを占有しアクセプタとなるのを補償する。Ｂｅと他のドーパントの場合、付加的な補償メカニズムは、存在するかもしれない。例えば反サイトと空欠陥を含む結晶欠陥、ドーパント析出、両性のドーパント補償、ドープされている領域を下げるドーパントの急速な拡散、酸素に見られるような、補償する背景不純物の助長取り込みなどである。
【０００８】
これらの補償しているメカニズムは、一般に非輻射性トラップ密度の増加を生じる傾向がある。少数担体寿命はそのような非輻射性トラップの存在で減少する。そして、少数担体装置の効率の低下を生じる。このように、担体濃度飽和を越えてドープされている材料においては、少数担体は概して担体濃度飽和より低くドープされている材料よりも非常に高い非輻射性再結合をする可能性がある。非放射性再結合確率の増加は、輻射材料を伴ったエレクトロルミネセンスまたはフォトルミネセンスを著しく低下する。そして、発光ダイオード（ＬＥＤ）または励起された増幅装置（例えばフォト・ポンプで上げられたエミッタ、スーパールミネセントなダイオードまたはレーザー）の効率を劣化する。短くなる少数担体寿命も二極式トランジスタ増幅度、βを低下させる。非輻射再結合はまた、時間にわたって性能劣化や信頼性問題に関係している。たとえば、格子間の原子は非放射性再結合サイトを発生して、昇温度下での急速拡散を生じる傾向があり、また高電界の存在によって速く、材料を劣化し、性能劣化と故障を引き起こす傾向がある。たとえば、ｎｐｎヘテロ接合バイポーラトランジスタ（ＨＢＴ）のベースの格子間Ｂｅドーパント原子は、特に高温度において電流ストレスによってエミッタに高速拡散し、傾向があり、不可逆的にＨＢＴの性能を劣化する。
【０００９】
ＢｅがドープされたＧａＡｓで観察されるドーピングの限界は、当業者に、より良いｐ型ドーパントの代替を模索させる動機となっている。そのような他のドーパントは、カーボン（Ｃ）である。Ｃは、１０２０ｃｍ−３を上回るホール濃度に、ｐ型のドーピングＧａＡｓができることが示されている。（参照： T. J. de Lyon, J. M. Woodall, M. S. Goorsky, and P. D. Kirchner, “Lattice-Contraction due to Carbon Doping of GaAs Grown by Metalorganic Molecular Beam Epitaxy.”Appl.Phys.Lett., 56, 1990, p.1040）しかし、そのような高くＣがドープされているＧａＡｓは、少数担体寿命で著しい劣化を示すように見える（参照： R.K. Ahrenkiel, R. Ellingson, W. Metzger, D.I. Lubyshev, and W.K. Liu, “Auger recombination in heavily carbon-doped GaAs,” Appl.Phys.Lett.、78、13、pp. 1879-81）。そして、高くＣ−ドープされているＬＥＤは、高いカットオフ周波数を示すものの、光発光応用においては許容範囲以下の低い内部量子（それゆえに、低く外部の）効率となり、非輻射再結合効率の重大な増加を示している。（参照： T. J. de Lyon, J. M. Woodall, D. T. McInturff, R. J. S. Bates, J. A. Kash, P. D. Kirchner, and F. Cardone, “Doping Concentration Dependence of Radiance and Optical Modulation Bandwidth in Carbon-doped Ga0.51In0.49P/GaAs light-emitting Diodes Grown by Gas Source MBE.”Appl.Phys.Lett., 60, 1992, p.353）。それでもなお、Ｃ原子は急速に商用のＧａＡｌＡｓ／ＧａＡｓ ＨＢＴｓのベース地域のためのｐ型ドーパントの選択肢になっている。なぜならＣ原子が、ＧａＡｓ結晶のＧａサイトを占有する代わりに、優勢的にＧａＡｓ結晶中Ａｓサイトを占有し、カーボン（Ｃ）の固溶限界またはそれを超えるからである（表１）。Ｂｅドーパント原子は、それらがＣドーパントより容易に格子間になるので、Ｂｅ原子は、したがって、Ｃより容易に移動し易く、比較的に不安定である。
【００１０】
しかし、Ｃドーピングには臨界点がある。ＧａＡｓで、Ｃドーピングのための平衡固溶性限界は、およそ５ｘ１０１９ｃｍ−３である。この量より上のドーピングＣ濃度は析出物の形成に至ることができる。そして、それはＨＢＴ性能を劣化することが知られている。（参照：Q. Yang, D. Scott, J. Miller, P. Meyer, H.C. Kuo, J.E. Baker, and G.E. Stillman, “Precipitate formation in carbon-doped base of InGaP/GaAs heterojunction bipolar transistors grown by low-pressure MOCVD.”Appl.Phys.Lett., 74, 20, pp. 2993-5.）。
【００１１】
再結合は、異なる再結合メカニズムと関連する並行した過程を通して起こるかもしれない。たとえば、材料が輻射性再結合過程だけを持つならば、光だけは発生する。しかし、材料が加えて非輻射性再結合過程（より高い再結合率）を持つならば、非輻射性再結合過程が優勢となる。非輻射再結合は、エレクトロルミネセンスを著しく劣化させ、ＨＢＴトランジスタ増幅度を許容以下の低い値に制限する。その上、ｐ型Ｃドーピングは、技術的にＩｎ関連のＩＩＩ−Ｖ化合物とそれらの合金（例えばＩｎＰとＩｎＧａＡｓ）にとっては、より困難である。したがって、Ｃドーピングの分野では代替技術が大いに求められている。
【００１２】
〔本発明の目的と要約〕
上記を考慮して、本発明の目的の１つは、従来の担体濃度飽和限界を越えてドーピングで発達する半導体材料（以下においては、ハイパードープされた半導体材料、または単に材料と呼ぶ）のための方法に関連し、担体濃度飽和限界を越えてのドープにおいて従来の方法が使われる場合に起こる有害な副作用の一部を少なくとも示さない。
【００１３】
本発明のもう一つの目的は、ハイパードープされた半導体材料に関係する。
【００１４】
また本発明のもう一つの目的は、少なくともその一部がハイパードープされた半導体からなる、有用な装置（例えばＬＥＤ、トランジスタ、検知素子、レーザー、その他）に関係する。
【００１５】
更には、本発明の目的は、ハイパードープされた半導体材料の、少なくともその一部からなる装置によって構成された、マイクロエレクトロニクスのおよび／または電気光学システムに関係する。
【００１６】
本発明のまだ更なる目的は、中程度の基板温度でおよび／またはより高い結晶成長速度で成長する半導体材料のための方法に関係する。この事に関して、成長率が十分に高いならば、（低い成長速度で）析出物を形成する傾向があるカーボンまたは他のどのドーパント（例えばＳｅ）も析出物形成の確率の低下に有効な方法として用いてもよい。
【００１７】
本発明のもう一つの目的は、酸素−過少環境において、半導体材料の結晶成長ための方法に関係する。
【００１８】
また、本発明のもう一つの目的は、一つ以上のドーパントを含む半導体材料を作る方法に関係し、所謂、先行技術の方法によって作られる材料のドーピングレベルで、通常見られる以下のうちの１つ以上の影響の構成を避けるか、軽くする。（ｉ）ドーパントの析出； （ｉｉ）格子間ドーパント； （ｉｉｉ）ドーパントの反サイトまたは空孔補償； （ｉｖ）ドーパントの移動； （ｖ）両性のドーパント補償、及び／または（ｖｉ）非輻射再結合の中心。
【００１９】
本発明のまだ更なる目的は、（ｉ）バルク領域、（ｉｉ）インターフェース、（ｉｉｉ）表面でおよび／または（ｉｖ）接触、部分において低抵抗をもつ半導体材料を作る方法に関係する。
【００２０】
本発明のまだまだ更なる対象は、高性能な半導体装置を製造するための簡略化された工程に関係する。
【００２１】
本発明の更なる目的は、より高い生産性で高性能な半導体装置を製造するための工程に関係する。
【００２２】
本発明のもう一つの目的は、より互換性を持つ材料の組み合わせを利用して高性能な半導体装置を製造するための工程に関係する。
【００２３】
本発明のさらにもう一つの目的は、例えば、優れた動作特性で半導体装置を製造するために工程に関係する。（ａ）高い動作速度；（ｂ）小さいＲＣ時定数；（ｃ）大きなパワー効率または小さな力の損失；（ｄ）良い脱熱器；（ｅ）高い負荷サイクル；（ｆ）低い閾値電圧；（ｇ）優れた動作電圧、（ｈ）低い閾値電流；（ｉ）高い増幅度；（ｊ）高い安定性；（ｋ）高い放射効率；（ｌ）高い量効率；（ｍ）高い光度効率；（ｎ）高輝度；（ｏ）高速電子発光変調；（ｐ）高い緩和振動周波数；（ｑ）低相対強度雑音；（ｒ）低い波長拡散（幅または狭さ）；（ｓ）最適化された波長速度重心；および／または（ｔ）改善された装置対装置再現性。また、本発明のもう一つの目的は改善された性能ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）を製造するための工程、あるいは、（ｉ）比較的より薄いによる類似した装置は地域、（ｉｉ）高いベース領域のドーピングや（ｉｉｉ）低い外部ベース抵抗を形成することに関係する。また、本発明のもう一つの目的は、ハイパードープされた半導体材料の使用を通して表面再結合率の低減を提供することである。
【００２４】
それでも、本発明のもう一つの目的は、ハイパードープされた半導体の使用を通して材料を改善された電気的な接触のために提供することである。
【００２５】
さらに本発明の別の目的は、ドーピング勾配をもつハイパードープされた半導体材層の使用によって、電界が形成された、半導体材料層を提供することである。本発明のまだ更なる目的は、ハイパードープされた半導体材の使用を通して、著しくバルク抵抗を低減した装置を提供することである。
【００２６】
また、本発明のもう一つの目的は、低い輻射効率の半導体材料（通常１０％の変換効率より少ない）を光電子工学の装置に役立つ十分な輻射効率（通常１０％を超える変換効率）を持つ半導体材に変えることである。より高い輻射効率への転換は、組換えの非輻射性構成要素と比べて、輻射再結合の率を増やすためにハイパードーピングすることによって成し遂げられる。例えば、低い輻射効率材料は、低い材料純度によって、結晶欠陥によって、高い表面再結合速度の結晶によって、または他の非輻射性再結合メカニズムによって生じる場合がある。
【００２７】
したがって、一般的にいえば、制限をあたえずに、本発明の１つの典型的な側面は、実質的にドーパントの全てを陽イオンサイトの上へ強制配置するために、十分に高い陰イオン圧を用いて、ハイパードープされた半導体材を製造する方法に関連がある。関連した具体化は、陰イオンサイトの上へドーパントの全てを強制配置するために十分に高い陽イオン圧を使う。
【００２８】
本発明の１つの面に従って、十分な陰イオン過圧を生成する方法は、ＭＢＥを使っているかなり酸素のない環境での中程度の基板温度で、ハイパードープされた半導体材を成長させることを含む。例えば、本発明で製造されるハイパードープされた材料の例として、Ｂｅで２ｘ１０１９ｃｍ３を超える濃度でドープした、非輻射再結合センターが比較的無いＧａＡｓ、Ｂｅで４ｘ１０１９ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで６ｘ１０１９ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで８ｘ１０１９ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで１ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで１．２ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで１．４ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで１．６ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで１．８ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで２ｘ１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｓｉで１０１９ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｍｇで１０２０ｃｍ−３を超える濃度でハイパードープしたＧａＡｓ、Ｂｅで４×１０１８ｃｍ−３を超える濃度でハイパードープしたＩｎＰ、あるいはＳｉで１ｘ１０１９ｃｍ−３を超える濃度でハイパードープしたＩｎＰをつくることを含んでもよい。さらにハイパードープされた半導体材料を製造する方法として、本発明にしたがって、さらにハイパードープされた半導体材料を高温度でアニールし、それから材料を急速冷却するプロセスを含んでも良く、このアニール・冷却プロセスを１回、２回、３回あるいは複数回、最適に繰り返してもよい。
【００２９】
ハイパードープされた材料を中程度の基板温度で製造する方法は、本発明にしたがって、適当な過剰な陰イオン圧を促進するために、穏やかな温度成長を含んでもよい。好ましい具体化で、穏やかな基板温度が摂氏の３００−５５０（℃）の程度（望ましくは３５０−５００℃）の範囲にあること、あるいは、より典型的には３５０−３７５℃、３７５−４００℃、４００−４２５℃、４２５−４５０℃、４５０−４７５℃、４７５−５００℃、５００−５２５℃や５２５−５５０℃．の範囲での基板温度がよい。
【００３０】
実質的に酸素のない環境でのハイパードープされた半導体材料の成長は、酸素原子、酸素分子および酸素活性種に対して、水、（水）ガリウム（例えばＧａ蒸発源、それ以外のもの）、ヒ素酸化物（例えばヒ素蒸発源、またはそれ以外のもの）、およびドーパント酸化物等の酸素を含有する合成物と同様に、しかしこれらに制限するものではなく、１０−９Ｔｏｒｒより少ない分圧を維持することを含んでもよく、そして、好適には、１０−１０Ｔｏｒｒより少ない分圧、さらに望ましくは１０−１１Ｔｏｒｒより少ない分圧を維持することを含んでもよい。
【００３１】
実質的に酸素のない環境でのハイパードープされた半導体材料の成長では、また、酸素に基づく汚染物質の分圧を維持してもよい。それらの分圧はハイパードープされた半導体材料のエレクトロルミネッセンスの実質的な劣化や非輻射再結合過程、動作劣化構成要素を避けるため十分に低くする。
【００３２】
この事については、この本発明の面に従うハイパードープされた半導体材料の成長の間、窒素のように、他を含んでいる無視できない程度の特定の気体が酸素以上に存在するかもしれないことは周知であり、このように極めて高い真空成長状態は完全に厳密には要求されない。
【００３３】
さらに、この事については、これらの示唆は、成長の近くの空気において酸素や酸素を含有する合成物が存在しないか、あるいは、酸素や酸素を含有する合成物の合成物が僅かにしかない限りにおいては、ＭＢＥ以外の成長テクニックの使用を通して、例えば低い圧力化学気相蒸着（ＣＶＤ）や、気相エピタキシー（ＶＰＥ）の使用を通して、実践されるかもしれない。
【００３４】
ＣＶＤとＶＰＥは、具体例として説明されたＭＢＥ成長速度よりも大きな速度でハイパードープされた材料を成長させるために使用することができ、例えば材料の成長速度がＣＶＤとＶＰＥではだいたい６０μｍ／ｈｏｕｒである。
【００３５】
また、ハイパードープされた半導体材料を中程度の基板温度で製造する方法は、本発明によって、１μｍ／時間を上回る成長速度（たとえばおよそ５μｍ／時間の成長率）を含んでもよい。
【００３６】
再び、一般的に言えば、制限をあたえることなく、本発明の典型的なもう一つの面は、ハイパードープされたＧａＡｓ結晶を製造するための方法、例えば、以下に示す一つの条件｛
（ｉ）Ｂｅによる２×１０１９ｃｍ−３を超える濃度、
（ｉｉ）Ｂｅによる４ｘ１０１９ｃｍ−３を超える濃度、
（ｉｉｉ）Ｂｅによる６ｘ１０１９ｃｍ−３を超える濃度、
（ｉｖ）Ｂｅによる８ｘ１０１９ｃｍ−３を超える濃度、
（ｖ）Ｂｅによる１ｘ１０２０ｃｍ−３を超える濃度、
（ｖｉ）Ｂｅによる２ｘ１０２０ｃｍ−３を超える濃度、
（ｖｉｉ）Ｂｅによる１．４ｘ１０２０ｃｍ−３を超える濃度、
（ｖｉｉｉ）Ｂｅによる１．６ｘ１０２０ｃｍ−３を超える濃度、
（ｉｘ）Ｂｅによる８ｘ１０２０ｃｍ−３を超える濃度、
（ｘ）Ｂｅによる２ｘ１０２０ｃｍ−３を超える濃度、
（ｘｉ）Ｓｉによる１ｘ１０１９ｃｍ−３を超える濃度、
または（ｘｉｉ）Ｍｇによる１ｘ１０２０ｃｍ−３を超える濃度
｝でハイパードープされたＧａＡｓを成長させる方法に関係する。この方法では、適当に過剰なＡｓ陰イオン圧を生成するために、例えば中程度の基板温度ＭＢＥ成長プロセスのような中程度の温度の成長プロセスを使用し、実施される基板温度は｛（ａ）３００−３１０℃，（ｂ）３１０−３２０℃，（ｃ）３２０−３３０℃，（ｄ）３３０−３４０℃，（ｅ）３４０−３５０℃，（ｆ）３５０−３６０℃，（ｇ）３６０−３７０℃，（ｈ）３７０−３８０℃，（ｉ）３８０−３９０℃，（ｊ）３９０−４００℃，（ｋ）４００−４１０℃，（ｌ）４１０−４２０℃，（ｍ）４２０−４３０℃，（ｎ）４３０−４４０℃，（ｏ）４４０−４５０℃，（ｐ）４５０−４６０℃，（ｑ）４６０−４７０℃，（ｒ）４７０−４８０℃，（ｓ）４８０−４９０℃，（ｔ）４９０−５００℃，（ｕ）５００−５１０℃，（ｖ）５１０−５２０℃，（ｗ）５２０−５３０℃，（ｘ）５３０−５４０℃ｏｒ（ｙ）５４０−５５０℃｝とする。そして、成長プロセスの間、酸素および酸素を含む化合物の低い分圧を｛（ｉ）２ｘ１０−１０Ｔｏｒｒ未満，（ｉｉ）１０−１０Ｔｏｒｒ未満，（ｉｉｉ）５ｘ１０−１１Ｔｏｒｒ未満，（ｉｖ）２ｘ１０−１１Ｔｏｒｒ未満，（ｖ）１０−１１Ｔｏｒｒ未満，（ｖｉ）５ｘ１０−１２Ｔｏｒｒ未満，または、（ｖｉｉ）２ｘ１０−１２Ｔｏｒｒ未満｝に維持する。そして、成長プロセスの間、それが実質的な量のドーパントが非ドーパント・サイト、例えば格子間サイト、両性の補償しているサイト、または、析出物を構成するサイトに占有することを困難にし、それによってハイパードープすることを成し遂げる、成長速度または速度を使用し、この成長速度は、例えば、およそ１μｍ／ｈｏｕｒの以下の成長速度範囲からおよそ５μｍ／ｈｏｕｒを超える速度まで（一つの結晶成長条件が維持されることができるならば）あり、より具体的には、成長速度の範囲がおおよそ｛（Ａ）１．２５〜１．５μｍ／ｈｏｕｒ，（Ｂ）１．５〜１．７５μｍ／ｈｏｕｒ，（Ｃ）１．７５〜２．０μｍ／ｈｏｕｒ，（Ｄ）２．０〜２．２５μｍ／ｈｏｕｒ，（Ｅ）２．２５〜２．５０μｍ／ｈｏｕｒ，（Ｆ）２．５０〜２．７５μｍ／ｈｏｕｒ，（Ｇ）２．７５〜３．０μｍ／ｈｏｕｒ，（Ｈ）３．０〜３．２５μｍ／ｈｏｕｒ，（Ｉ）３．２５〜３．５０μｍ／ｈｏｕｒ，（Ｊ）３．５０〜３．７５μｍ／ｈｏｕｒ，（Ｋ）３．７５〜４．０μｍ／ｈｏｕｒ，（Ｌ）４．０〜４．２５μｍ／ｈｏｕｒ，（Ｍ）４．２５〜４．５０μｍ／ｈｏｕｒ，（Ｎ）４．５０〜４．７５μｍ／ｈｏｕｒ、および、（Ｏ）４．７５〜５．０μｍ／ｈｏｕｒ｝にある。尚、ＭＢＥ、ＶＰＥ、ＭＯＣＶＤ、または良く知られた他の技術をつかっても、著しくより遅いかより速い成長速度が実施可能であれば、本発明に従う。本発明は、また、ＧａＡｓで代わりの陰イオンの濃度（（ｉ）１ｘ１０−２モル比率未満，（ｉｉ）１ｘ１０−３モル比率未満，（ｉｉｉ）１ｘ１０−４モル比率未満、および、（ｉｖ）１ｘ１０−５モル比率未満）に対する適当な代わりの陰イオン圧（例えばＰ、ＮまたはＳｂ）などと、組み合わせることによって、過剰な陰イオン圧を生じても良い。標準のＭＢＥ蒸発源を使用するより、むしろその代わりの陰イオン（または陽イオン）供給技術を使用するほうが、効果的に陰イオン（または陽イオン）の圧力を効果的に増加することに注目する。そのような技術としては、陰イオンのイオンの形を使うことや、基板に向けて陰イオンを加速することを可能にする電子サイクロトロン共鳴（ＥＣＲ）源と噴射蒸着を含んでもよい。本発明は、また、固溶限界を引き上げるための技術、例えば、マトリックスにおいて効果的なドーピングを成し遂げるのを可能にし、ハイパードーピングすることを可能にする混合ドーピングを組み合わせても良い。
【００３７】
また、一般的には、制限をあたえずに、本特許の他の代表的な面としては、半導体装置の製作や装置動作を最適化のために改善された方法に関係し、その改良は、｛（ｉ）ベース領域，（ｉｉ）エミッタ領域，（ｉｉｉ）コレクタ領域，（ｉｖ）チャネル領域，（ｖ）ゲート領域，（ｖｉ）ソース領域，（ｖｉｉ）ドレイン領域，（ｖｉｉｉ）バルク領域，（ｉｘ）活性領域，（ｘ）受動領域，（ｘｉ）コンタクト領域，かつ・または（ｘｉｉ）空乏領域｝のうちの少なくとも一つのハイパードーピングを含む。過剰な陰イオンあるいは陽イオン圧を伴う中程度の温度のＭＢＥ工程によって、ハイパードープされた領域を成長する。その領域のドーパント濃度はハイパードープではない担体飽和濃度を超える。中温度程度のＭＢＥ工程でハイパードープされた領域を成長するには、さらには、実質的に酸素が無い環境のＭＢＥを伴ってもよい。ＭＢＥの間、実質的に酸素のない環境を維持することは、酸素に基づく混入物質に対して、１０−９，２ｘ１０−９，５ｘ１０−１０，２ｘ１０−１０または望ましくは１０−１０Ｔｏｒｒ以下の分圧を維持する事を伴っても良い。そのように実質的に酸素のない環境は、ハイパードープされた半導体材料のエレクトロルミネッセンスの重大な劣化を避けるために、及び／またはハイパードープされた半導体材料中の実質的な劣化や非輻射再結合過程、動作劣化構成要素を避けるために実施される。前記の一つ以上の領域を実現するためのハイパードープの使用は、作製された半導体装置において、以下の有効性のうちの少なくとも１つ（そして、望ましくは２，３以上）を生ずる。（ａ）高い動作速度；（ｂ）小さいＲＣ時定数；（ｃ）大きなパワー効率；（ｄ）小さな力の損失；（ｅ）良い脱熱器；（ｆ）高い負荷サイクル；（ｇ）低い閾値電圧；（ｈ）優れた動作電圧、（ｉ）低い閾値電流；（ｊ）高い増幅度；（ｋ）高い安定性；（ｌ）高い放射効率；（ｍ）高い量効率；（ｎ）高い光度効率；（ｏ）高輝度；（ｐ）高速電子発光変調；（ｑ）高い緩和振動周波数；（ｓ）低相対強度雑音；（ｔ）低い波長拡散（幅または狭さ）；（ｕ）最適化された波長速度重心；および／または（ｖ）改善された装置対装置再現性。中温度程度のＭＢＥ工程を用いたハイパードープされた領域の成長は、以下のＭＢＥ工程の温度範囲（３３０−５３０℃または、より典型的には，３３０−３５０℃，３５０−３７０℃，３７０−３９０℃，３９０−４１０℃，４１０−４３０℃，４３０−４５０℃，４５０−４７０℃，４７０−４９０℃，４９０−５１０℃ｏｒ５１０−５３０℃の範囲のうちの一つまたはそれ以上）を含む。
【００３８】
もう一度、一般的には、制限をあたえずに、本発明の他の実例は、ＭＢＥとその他の成長プロセスをつかってハイパードープされた半導体材料を製造するため方法の改良に関係する。その改良点は、中程度の基板温度で成長プロセスを行うこと、およびその成長プロセスの間は酸素および酸素化合物の低い分圧を維持することを含んでもよく、およそ１μｍ／ｈｏｕｒ未満からおよそ５μｍ／ｈｏｕｒ以上に成長率を維持することを含んでもよい。成長プロセスの間に酸素および酸素化合物の低い分圧を維持することは、酸素および酸素化合物の低い分圧において、１０−９Ｔｏｒｒ未満，１０−１０Ｔｏｒｒ未満，５ｘ１０−１１Ｔｏｒｒ未満，または、好ましくは＜１０−１１Ｔｏｒｒ未満の分圧を含んでよい。酸素および酸素化合物のそのような極めて高い真空条件は、（ｉ）ハイパードープされた半導体材料の電気光学的な変調の相当な劣化を避けるため、および／または、（ｉｉ）ハイパードープされた半導体材料において性能を劣化させる非輻射再結合過程を避けるために、好適に選択される。中程度の温度は、概して、従来の成長温度より低い基板温度であるが、それよりも高い基板温度は、材料品質の大きな劣化を引き起こす。従来の成長基板温度は、概して、ドープされていないあるいは低濃度ドープ材料を高品質（低い欠陥）に生産することのできる基板温度範囲である。中程度の基板温度は、３００−５５０℃の範囲、または望ましくは３５０〜５００℃の範囲、あるいは３５０〜３７５℃、３７５〜４００℃、４００〜４２５℃、４２５〜４５０℃、４５０〜４７５℃、４７５〜５００℃、５００〜５２５℃または５２５〜５５０℃の範囲であろう。
【００３９】
また、一般的な、制限をあたえずに、本発明の典型的なもう一つの面は、たとえば、成長室（例えばＭＢＥ成長室）で、（ｉ）例えば｛ＧａＡｓ，ＩｎＰ，ＺｎＳ，ＺｎＳｅ，ＩｎＰ，ＩｎＡｓ，ＧａＰ，ＡｌＮ，ＧａＡｌＡｓ，ＧａＩｎＡｓ，ＧａＩｎＡｓＮ，ＧａＩｎＡｌＡｓ，ＧａＩｎＡｓＰ，ＡｌＰ，ＧａＡｌＰ，ＩｎＮ，ＧａＮ，ＧａＡｌＮ，および、それらの合金｝のような一つ以上の陰イオンと一つ以上の陽イオンを含む複半導体材料から実例として選択されたマトリックス材料、および（ｉｉ）Ｃｌ，Ｓｉ，Ｇｅ，Ｃ，Ｂｅ，Ｚｎ，Ｍｇ，Ｃｄ，Ｓｅ，ＴｅおよびＳから実例として選択されたドーパントを結合することで、ハイパードープされた半導体材料を作製するための方法に関係する。ここで、（ｉ）ドーパント濃度は、マトリックス材料とドーパントの選ばれた組み合わせのために、担体濃度飽和限界を上回る。そして、（ｉｉ）成長部屋の基板温度は、選ばれたマトリックス材料が成長室の中で成長することのできる基板温度範囲を３つに分割した真ん中の温度帯（つまり、５０％中央、４０％中央、３０％中央または２０％中央）にある。
【００４０】
本方法は、さらに、成長室内で実質的に酸素のない環境を維持するものであっても良い。実質的に酸素のない環境を維持することは、概して、酸素に基づく混合物質に対して、ＭＢＥ室内で極めて高い真空状況を維持することを含む。酸素に基づく混合物質に対する高い真空状況とは、例えば、２ｘ１０−１０Ｔｏｒｒ未満（または７．５ｘ１０−１１Ｔｏｒｒ未満，３．５ｘ１０−１１Ｔｏｒｒ未満または１０−１１Ｔｏｒｒ未満）の分圧である。また、酸素に基づく混合物質とは、Ｉｎ、Ｇａ，Ａｌ，Ａｓ、Ｐ、Ｓｂ、Ｎのようなソース分子線を通して届けられる酸素化合物を含む、酸素を含有する化合物はもちろん、酸素元素や酸素活性種や酸素分子を含む。また、実質的に酸素のない環境を維持することは、非輻射再結合センターの形成によるハイパードープされた半導体材料の電気光学的な特性の著しい劣化、および／またはハイパードープされた半導体材料での非放射性再結合過程の動作劣化の成立を避ける。これらの本発明の方法は、以下の温度範囲においてＭＢＥ基板温度を使用してもよい。３１０〜３２５℃，３２５〜３４０℃，３４０〜３５５℃，３５５〜３７０℃，３７０〜３８５℃，３８５〜４００℃，４００〜４１５℃，４１５〜４３０℃，４３０〜４４５℃，４４５〜４６０℃，４６０〜４７５℃，４７５〜４８０℃，４８０〜４９５℃，４９５〜５１０℃，５１０〜５２５℃，５２５〜５４０℃，５４０〜５５５℃，５５５〜５７０℃，５７０〜５８５℃，５８５〜６００℃，６００〜６１５℃，６１５〜６３０℃そしてまた、６３０〜６４５℃。そして、本方法はまた、１つの（または２、３、４以上）高温熱処理と、引き続いて急速冷却工程を伴っても良い。本方法はまた、例えば、適度に過剰な陰イオン圧を提供するために、陰イオン（または陽イオン）のイオン（ionic）または根本的な形（radical forms）を使うといった、陰イオン（または陽イオン）圧を増やすための技術を伴っても良い。
【００４１】
本発明のまだ更なる面は、本発明の教示及び目的に一致する、およびまたは推進される、上記に示したステップ、要素、状態、範囲および／または材料の他の組み合わせや並べ替えについて関係する。特に、本明細書によって教示されている、如何なる特許を受けられる、プロセス、装置、製造物、または材料構成物は、この節、またはどこか他の箇所（例えば実証した実施例の図解または記述）によって、本発明の一部をなすと見なされるべきものである。
【００４２】
〔具体的な実施例の説明〕
ここで使用されるように、ハイパードープされた複半導体材料は、従来材料と比較して、マトリックス内に取り入れられた適度に過剰な陰イオン（陽イオン）圧を持っている材料であり、例えば格子間ドーパント、アンフォテリシティ、結晶欠陥（例えば反サイトまたは空き欠陥、ドーパント析出、または例えば酸素が非常に減少するような、種を汚染することの共同編入）の影響を補償するように、ドーパント原子のほぼ全ては陽イオン（陰イオン）サイトを占有する。好ましくは、但しＧａＡｓを含んでいる結晶の具体例に制限するものではないが、ハイパードーピングのプロセスは、過剰な陰イオン濃度（例えば過剰なＡｓ濃度）をつくることを含み、そして、相当の非輻射再結合センターの密度を導入することなく、Ｂｅを陽イオンのサイト（例えばＧａサイト）を占有させることを可能にする。ハイパードーピングは、非放射性再結合チャンネルの支配的な密度をつくることなく、輻射寿命を減少した材料をつくるのに用いても良い（なぜなら輻射寿命がほぼドーピング密度と比例しているので、より高いドーピング密度はより短い輻射寿命を生じる）。または、ハイパードーピングは、与えられたドーピングレベルで、輻射再結合対非輻射再結合の確立を増加させた材料をつくるのに用いることができる。ハイパードーピングは、また、与えられた少数担体寿命で、ドーピング濃度を増加させた材料をつくるのに用いることができる。または、ハイパードーピングは、また、与えられた担体濃度で、全体の少数担体寿命を増やすのに用いてもよい。
【００４３】
１つの実施例において、半導体材料のハイパードーピングは、中程度または中間の基板温度（例えば、およそ３００〜５５０℃の範囲、または望ましくは、ＧａＡｓのためにはおよそ３５０〜５００℃の範囲の温度）で成長室内で起こる。ここで、実質的にすべての酸素原子、活性種、分子および／または酸素関係材料および合成物は、成長室から除外されている（例えば、成長室内では、酸素原子、活性種、分子および／または酸素関係材料および合成物は、その分圧が１０−９Ｔｏｒｒ未満，１０−１０Ｔｏｒｒ未満，５ｘ１０−１１Ｔｏｒｒ未満，または望ましくは、１０−１１Ｔｏｒｒ未満である）。好ましい実施例として、成長室は分子線エピタキシー（ＭＢＥ）装置の一部であるが、他の実施例では、成長室は、例えば、酸素原子、活性種、分子および／または酸素関係材料および合成物の低い分圧を有する低圧力化学蒸気沈澱（ＣＶＤ）装置の一部であってもよい。
【００４４】
これらの教示の面に従って、ハイパードーピングは、成長の間、陰イオンリッチとなる化合物半導体材料を生成する（すなわち、複数の陰イオン原子または陰イオン過圧を持つ）。陰イオンリッチは、陽イオンサイト上のドーパント原子の高い優位を強制し、それらが成長の後も持続するが、陰イオンリッチは、成長の後、担体輸送特性（多数および／または少数）の著しい劣化を生ずるほど過度ではない。過剰な陰イオンは、実際に再結合で非常に効果的であるが、十分に高いドーピングと十分に低い陰イオンとの組み合わせが、他の材料特性（例えば輻射再結合など）を支配する。言い換えると、ハイパードーピングは、ドーパントを陽イオンサイトの上へ占有させるために、材料、成長温度および清浄度の賢明な選択によってつくられる陰イオンの過圧を利用するが、非輻射性トラップのかなりな密度をつくるほどの過剰な陰イオンまたはドーパントを許容しない。好ましい具体化として、陰イオンの過圧を利用することで、ハイパードーピングは、他の位置のドーパントと比較して、陽イオンの代替サイトでドーパントの比率を増やす。他の実施例としては、他の位置のドーパントと比較して、陰イオンの代替サイトでドーパントの比率を増やすために、陽イオンの過圧を利用してもよい。同じドーピングレベルの従来材料と比較して、ハイパードープされた材料は、より長い少数担体寿命を示して、ドーパント拡散を減少させる。ハイパードーピングは、また、代替するサイトに位置するドーパントの比率を、他に位置するドーパントの比率にくらべて増やすことにより、従来の成長方法よりも、より高い担体濃度が達成されることを可能にする。
【００４５】
ハイパードーピングは、固相エピタキシーの形を約束するので効果がある。従来技術における成長の間の陰イオン過剰圧力の有効性における認識については、研究者は、単に成長境界で外的に適用するよりも、むしろ、バルク材料内部で過剰圧力が引き起こされることの核心的な重要性を見逃していた。本発明は、ハイパードープされたバルクの成長の間、化学量論的に不均衡な高密度で過剰な陰イオンを取り入れることによって内部過剰圧力を高くしておくが、引き続いておこる重要な非輻射性トラップの形成は避ける。従来技術は、概して低いドーピングレベル（意図的または背景）を持つ、化学量論的に不均衡な高い陰イオン密度を利用することに取り組んでおり、この過剰な陰イオンは主にドーパントを補償し、絶縁材料をもたらす。他の従来技術は、概してあまりに高い過剰な陰イオン密度を持つ、化学量論的に不均衡な高い陰イオン密度を利用することに取り組んでおり、過度に高い非輻射再結合率の材料をもたらす。
【００４６】
他の実施例では、ハイパードーピングは、成長の間の複数の陰イオン空孔にて、成長の間、陽イオンリッチとなる化合物半導体材料を生ずる（すなわち、複数の陽イオン原子または陽イオン過剰圧力を持つ）。陽イオンリッチは、陰イオンサイト上のドーパント原子の高い優位を強制し、それらが成長の後も持続するが、陽イオンリッチは、成長の後、担体輸送特性（多数および／または少数）の著しい劣化を生ずるほど過度ではない。ハイパードープされた材料は、ハイパードーピングによって形成される材料、またはドーパントのほぼ全てが代替サイトに局所化されている材料であり、反サイト、格子間サイト、または、拡散物、析出物、含有物、または他の非輻射性トラップとしての存在は無視できる程度である。
【００４７】
例として、好ましい実施例においては、過剰な陰イオン（例えばＡｓ）は、成長の間、３５０℃の基板温度において、モル当量濃度が約１ｘ１０１８ｃｍ−３、そして、成長の間、５００℃の基板温度において、過剰なＡｓモル当量濃度、約１ｘ１０１６ｃｍ−３であることがわかっている。なお、成長の間、基板温度は上昇するので、過剰な陰イオン濃度は減少する。
【００４８】
ハイパードープされた半導体材料は、半導体マトリックス材料（例えばＧａＡｓ）に対して、ドーパント原子（例えばＢｅ原子）の打ち込み、および過剰な陰イオン原子（例えばＡｓ）の打ち込みを順次または同時に行い、それから、一回もしくは複数回の急速熱処理サイクルを実行する（ＲＴＡ）ことによっても作ることができるため、ハイパードープされた半導体材料を形成する時のこれらの開示の実行において、付加的な成長技術の使用（望ましくは、エピタキシー）は制限されない。その結果、陰イオン（この場合ではＡｓ）の過剰が存在し、そして、ドーパント原子（この場合ではＢｅ）は、主として陽イオン代替サイト（この場合、Ｇａ）に存在する。尚、過剰な陰イオン原子は、マトリックス陰イオンと、同一である必要はない（例えば、ＧａＡｓにおける過剰な陰イオンとして、Ａｓの代わりにＰを利用することによる）。過剰な陰イオンの適当な制御で、少数担体寿命は、従来技術と比較して増加される。直接のバンドギャップ材料の場合、ハイパードープされた半導体材料での少数担体再結合は、輻射再結合によって支配されるであろうが、同じ濃度にドープした従来材料は非輻射再結合によって支配されるであろう。
【００４９】
この本発明の他の実施例では、ハイパードープされた半導体材料は、Ｍｇ、Ｓｅ、または通常の成長速度（すなわち、成長速度は概しておよそ１μｍ／ｈｏｕｒ未満）で析出含有物をつくる傾向を示す他のいくらかのドーパントによりドープされていてもよい。この場合、実質的に単結晶成長が維持される限りは、１μｍ／ｈｏｕｒを上回る成長速度（例えば、成長率がおよそ１μｍ／ｈｏｕｒを超えて５μｍ／ｈｏｕｒの範囲でもよい）に増加させ、析出物の形成なしでハイパードープされた材料を形成することが可能である。
【００５０】
これらの教示の１つの面は、中程度の成長温度、または少なくとも１つの陰イオン、少なくとも１つの陽イオンおよび選ばれたドーパントを提供する間、および欠陥を生成する材料、特に、酸素原子、酸素活性種、酸素分子、および酸素を含有するか生み出す合成物及び材料に対して低い背景圧を維持する間の温度で成長室を運転することにより、ハイパードープされた複半導体材料を生産するための方法または工程を提供する。この本発明に従って、結果として生じる半導体材料では、陰イオンの過剰が生じ、ドーパント原子のほぼ全ては陽イオン代替サイトに局所化され、結果として生じるハイパードープされた半導体材料での少数担体再結合は輻射再結合によって支配される。
【００５１】
これらの教示の重要な面は、ハイパードープされた材料によって提供される、より長い非輻射寿命の有用性にある。ショックレイ読み込み空孔（Shockley-Read-Hall）（ＳＲＨ）のような非放射性再結合メカニズムの抑制は、過多のドーピングにもかかわらず、そして、同じドーピングであったとしても、より効率的な性能を達成する装置を可能にする。この面は、バイポーラトランジスタのようなより長い少数管理担体寿命が性能を強化する装置おいて、特に有利である。この面は、また、装置に、オーガーおよび輻射のような固有の再結合メカニズムで課される限界により近い性能を達成させるために有利である。
【００５２】
これらの教示の更なる面は、少なくとも１つの陽イオン要素、少なくとも１つの陰イオン要素、そして、選ばれたドーパントを持ち、過剰な陰イオン濃度がｘとｙの間にあり、Ａｓを含むＧｒｏｕｐ ＩＩＩ−Ｖ合成物半導体材料の場合、ｘはおよそ１０１５ｃｍ−３、ｙはおよそ１０１９ｃｍ−３であるようなハイパードープされた化合物半導体材料の提供にある。ｙのより高い値は、時には、成長の間または成長後において、アニールが装置の活発領域該での過剰な陰イオンの析出または拡散に帰することを許容する。
【００５３】
本発明およびその多くの使用をより完全に認めるためには、なぜ半導体結晶の多数担体濃度レベルが飽和するかを第一に考えることが適切である。そのような担体濃度飽和が起こる理由を説明した後で、本発明の最も基本的な面は、より高い担体濃度飽和レベルを持つ材料および中程度の温度のそれらを結晶成長する方法によって記述される。典型的なアプリケーションおよび装置が、それから議論される。
【００５４】
本発明は、ＢｅがＧａＡｓの中のドーパントとしてどのように振る舞うかについての本発明者の発見がその発端になっている。特に、第一に、２Ｘ１０１９ｃｍ−３を超える濃度で、Ｂｅの十分な分量が格子間の深いレベルとして取り入れられること、そして第二に、これらの格子間にあるＢｅは、主に担体飽和、助長拡散、およびＢｅを過剰にドープしたＧａＡｓにおける少数担体寿命の減少に対して関与していることが決定された。
【００５５】
いま、図１Ａ−Ｂを参照する。図１Ａは、概念的に、両性のドーパント補償による、担体濃度飽和のある特性を示している。図１Ａにおいて、多数担体濃度１２４は、横座標軸１２２の上のドーパント濃度１２３の関数として、縦座標軸１２１に沿ってプロットされる。図１Ｂでは、過剰な自由エネルギー１３４は、縦座標軸１３１に沿って１２３の関数としてプロットされている。定性的に、多数管理担体濃度は、ドーパント濃度とともに、担体濃度飽和限界１２０に至るまではほぼ線形の領域１２５を通して、ドーパント平衡固溶限界１２８までは補償領域１２７にしたがって増加する。ドーパントが結晶において外部担体をつくり、結晶の過剰な自由エネルギー１３４を上げると認めることは、重要である。熱力学は、半導体結晶が形成される間に、最も低い自由エネルギー状態を見出すことを教えている。この法則は、結晶を、常に可能とは限らない本質的な方向へ導くが、結晶は一般に、１２６および１３６で始まる補償として知られているプロセスによって、より高いドーピング濃度で過剰な自由エネルギーの増加を制限する。
【００５６】
結晶が自由エネルギーの増加に応答することによる、この補償メカニズムは、半導体材料とそのバンド隙間エネルギーに依存する。特に、両性のドーパントによる補償（または両性のドーパント補償）として知られている影響は、担体濃度１２４をいくらかの臨界レベル１２０に制限することによって、結晶の過剰な自由エネルギー１３４をレベル１３０に制限することが出来る。両性のドーパント補償は、比較的小さいバンド隙間材料（一般におよそ１．７ｅＶの下で）にとって支配的である。
【００５７】
ｎ（電子）またはｐ（ホール）担体濃度１２４が、危険度の限界１２０に接近するとき、両性のドーパント補償メカニズムによって補償が起こる。さらに、より多くのドーパント原子を追加すると、結果として、ドーパント原子の一部がドナーサイトで取り入れられ、他のドーパント原子は、アクセプターサイトで取り入れられる。その結果、効果的なドーパント効率を低減する補償効果が生じる。結晶の担体濃度は、１２０において、ドーパント濃度１２９以上のとき、ほぼ一定である。これを、一般に、領域１２７として示す。担体濃度飽和限界１２９を越えてドーパントを加えると、ほぼ等量のドナーとアクセプタとが生じる。それゆえ、担体濃度飽和を越えたドーパント濃度では、多数担体濃度がさらに実質的に上昇することはない。グラフの範囲では、過剰自由エネルギー１３４が、１３５から危険度の限界１３６までほぼ線形である。しかし、過剰自由エネルギー１３４は、１２９から可溶性限界１２８までのドーパント濃度に対しては、１３０を超えて増加していない（すなわち、領域１３７を通してほぼ一定である）。なぜなら、担体濃度１２４は、マトリックスにおける担体濃度飽和１２９とドーパントの平衡可溶性限界１２８との間で、それほど増加しないからである。
【００５８】
本発明者は、多くの商業上重要な半導体において、この現象を観察した。なお、多くの商業上重要な半導体には、ＧｅまたはＳｉによってドープされたＧａＡｓのバルク結晶；ＭＢＥ、ＭＯＣＶＤまたはＬＰＥにより成長した、ＳｉドープされているＧａＡｓのエピタキシャル層；および、ＭＢＥまたはＬＰＥにより成長した、ＢｅドープされたＧａＡｓとＧａＡｌＡｓが含まれている。例えば、ＳｉドープしたＧａＡｓバルク結晶では、Ｓｉ原子が、ＧａサイトにあるＧａ原子を、自由電子のドナーとして、約１ｘ１０１９ｃｍ−３まで（約２の因数の範囲内で、正確な結晶の成長状況に応じて）主に置換する。この濃度を超えると、Ｓｉドーパントは、Ｇａ原子を置換するのと同じ頻度で、ＡｓサイトにあるＡｓ原子を置換する（両性のドーピング）。それゆえ、ＳｉがＧａＡｓの中でその可溶性限界に着く以前、ＧａＡｓマトリックスのＳｉ原子濃度が約２ｘ１０２０ｃｍ−３でさえも、多数担体濃度が増加しない。しかし、Ｓｉの場合、結晶の表面の近くの空乏層に、可溶性限界までハイパードーピングが生じる。Ｇａサイト（浅いアクセプタとして）に加えた各Ｂｅに対して、平均して、１つのＢｅ原子を格子間型サイト（深いドナーとして）に加える場合、ＢｅによってドープされているＧａＡｓ結晶でも、濃度１２９のときに、補償（つまり、担体濃度飽和）が起こる。標準的なエピタキシャル成長条件（一般に、５００°Ｃを越える）下で成長したＧａＡｓでは、担体濃度飽和限界１２９は、概して、５ｘ１０１９ｃｍ−３より下で起こる。
【００５９】
可溶性限界１２８より上では、他の影響が重要となる。最も著しいのは、析出物の形成、および／または、低いドーピング領域への急速なドーパント拡散である。これが、ＧａＡｓマトリックスにＣをドーピングしても、ＧａＡｓにＢｅまたはＳｉをドーピングする先行技術と比べれば、多少の改善しかおこらない理由である：ＧａＡｓ中のＣの平衡可溶性限界は、Ｂｅの担体濃度飽和限界よりわずかに高いだけである。平衡可溶性限界より高いＣドーピングレベルでは、ホール濃度が、およそ１ｘ１０２０ｃｍ−３まで増加し続ける。しかし、非常に短い非輻射少数担体寿命を有する材料が生成されるとともに、Ｃ析出物も形成される。それゆえ、トランジスタ増幅度が許容できないほど低い。
【００６０】
空孔および／または反サイト自己補償が、第２補償メカニズムを提供する。それが起こるとき、第２補償メカニズムは、両性のドーパント補償より重要でありうる。より広い（たとえば、１．２５ｅＶを超える、および、通常は、１．７５ｅＶを超える）バンドギャップ半導体において、空孔は、イオン化されたドーパントの電荷の反対の電荷で生成することができる。例えば、ＧａＰ格子からＧａ原子を除去すると、負に帯電された（すなわちアクセプタ）空孔が残る。なぜなら、Ｇａ空孔は、通常、３つの電子アクセプタだからである。したがって、Ｇａ空孔は、ｎ型ドーパントを補償することができる。あるいは、Ｐ反サイト（ＧａＰでのＧａサイトの上のＰ原子）は、補償メカニズムをｐ型ドーパントのために用意する倍の電子ドナーである。空孔と反サイトとの自己補償は、より狭いバンドギャップ材料で同様に起こるかもしれない。しかし、そのような自己補償は、通常、エネルギー的に有利でない。
【００６１】
半導体のｎ型またはｐ型特徴を、主に、それがその成長の間保っている化学量論によって決定することはよく知られている。例えば、Ａｓの豊富な環境でＧａＡｓがＭＢＥ成長する間、過剰Ｇａ空孔は、過剰Ａｓ空孔よりも、熱力学的に優勢である。Ｓｉドーパントは、したがって、主にＧａ（ドナー）サイトを占有し、バルク材料結晶は、ｎ型になる。対照的に、特定の温度範囲の液体フェーズエピタキシーは、Ｇａ過多環境を提供する。それゆえ、過剰Ａｓ空孔は、過剰Ｇａ空孔よりも、熱力学的に優勢となる。この場合、Ｓｉドーパントは、主にＡｓ（アクセプタ）サイトを占有し、結晶は、ｐ型になる。この有名な挙動は、高効率ＳｉドープされているＬＥＤの基礎になっている。これについて参考文献は、Ｈ． Rupprecht, J.M. Woodall, K. Konnerth, and D.G. Pettit, “Efficient Electroluminescence from GaAs Diodes at 300 K.” Appl.Phys.Lett., 9, 1966, p.221.に見ることができる。この参考文献は、ＬＰＥ方法を使用するＳｉの両性のドーピング効果を利用することにより、高効率ＬＥＤを作れることを示している。この文脈において、両性とは、Ｓｉが、Ｇａサイトを占めるｎ型ドーパント、または、Ａｓサイトを占めるｐ型ドーパントのどちらかになることを意味する。どのサイトが選ばれるかは、結晶の成長環境に関係する化学量論に依存する。
【００６２】
表面でフェルミレベルを制御する１つのよく知られた技術も、表面の減少（surface depletion）において両性のＳｉドーパント補償を避けるために用いることができる。しかし、これは、表面の近くのｎ型ドーピングに対して最も効果がある。材料がバルクとなると、各々の前の表面にあるＳｉは、両性になるとともに、Ｓｉドーパントの当量（fraction）が、ＧａサイトからＡｓサイトまで変化し、バルクドーピングを１２０に制限する。これは、表面のフェルミレベルが、結晶成長の間にほぼギャップ中央にピン止めされるために生ずる。それゆえ、自由担体濃度飽和は、表面の近くのドーパントに対して存在しない、ということが明らかである。そして、通常はＳｉドナーと関係している電子が、表面エネルギー準位（surface states）（束縛電子として）において、より明白である。例えば、フェルミレベルが、ＭＢＥ成長（それは自然にｎ型材料のために成長の間、起こる）の間、ギャップ中央でピン止めされているならば、Ｓｉは、ドーパント可溶性限界までずっとドナードーパントのままである。この効果を、高い空間電荷密度（それゆえに、狭い空乏層厚）を与えるのに用いることができ、トンネリングオーミックコンタクトを改善するために利用できる。しかし、この効果は、バルク材料にドーピングするための担体濃度飽和限界を上昇しない。なぜなら、ドーピングを補償し、過剰自由エネルギーを減らすために、高い自由担体濃度に関連している過剰自由エネルギーが、Ａｓサイトに変わっているＳｉサイトを支持するからである。しかし、本発明の観点に従って、適当な過剰陰イオン濃度を利用すること、および／または、表面上のドーピングレベルを凍結させるためにより速い成長率を利用することにより、Ｓｉのハイパードーピングを達成できる。
【００６３】
この本発明の１つの観点は、Ｓｉによるサイト切替（site switching by Si）と析出物（たとえば、Ｍｇ析出物）の形成とを回避することである。これは、通常より大きい成長速度（例えば約１μｍ／時間から約５μｍ／時間の範囲の成長速度）を採用することで実現する。
【００６４】
伝統的には、通常の（高温成長またはＨＴＧとしても知られている）ＭＢＥ成長における高濃度のＢｅドーピングは、ドナードーパント特性を有し、伝導帯と価電子帯との間のエネルギー状態を有する格子間型Ｂｅを引き起こす。この中間帯エネルギー状態は、非輻射捕獲で再結合メカニズムを支配する。
【００６５】
対照的に、先行技術の（通常は、２００〜３５０°Ｃで）低温成長（ＬＴＧ）したＧａＡｓ材料は、予定されるとおり、大部分のＢｅを代替するサイト上へ載せる。しかし、過剰Ａｓと関連する高密度の深いレベル欠陥も生じる。この欠陥は、同じように、Ｂｅドーピングを補償し、非輻射捕獲を通して担体寿命を支配する。より具体的には、ＬＴＧは、大量の陰イオン過多材料（例えばＧａＡｓマトリックス中のＡｓ過剰）を生じる。陰イオンのこの大きな過剰は、高濃度の結晶欠陥を作る傾向がある。なお、高濃度の結晶欠陥とは、Ｇａサイト上のＡｓ、Ｇａ空孔および／またはＡｓ析出物（特にアニール後）などである。欠陥と析出物とは、結晶で少数担体再結合寿命を支配することがある。それゆえ、高ドーピングの利益が、ＬＴＧによって制限される。特に、このような欠陥または析出物は、（ＬＥＤを破滅させる）非輻射性トラップを生じ、（レーザー、光学的アンプと波長コンバータを破滅させる）反転分布を抑制し、（トランジスタ電流とパワー増幅度を先取りする）電子をトランジスタのベース領域において絶滅させる。
【００６６】
ＬＴＧグループＩＩＩ−Ｖ半導体材料でのＡｓ含有物の形成に関しては、文献、米国特許第５，５０８，８２９号（「ＬＴＧ ＡｌＧａＡｓ非線形の光学材料およびこれから作った装置」1996年4月16日 J.L Freeouf、R.T.Hodgson、P.D. Kirchner、M.R Melloch、J.M.WoodallとD.D. Nolte）に記載されている。
【００６７】
前述のことからみれば、従来のＭＢＥプロセス、つまり、ＨＴＧとＬＴＧとの双方は、輻射再結合よって支配されている間に、より高い担体飽和限度を有する非常に高くドーピングされたＧａＡｓ結晶を提供するための、認識された必要性を満たすことができない。
【００６８】
本発明の更なる観点は、優れた特性を有する高くドープされた半導体結晶を生成するための、穏やかな温度成長（ＭＴＧ）ＭＢＥプロセスに関係する。ＢｅドープしたＧａＡｓのために、本発明の典型的なＭＴＧプロセスが、基板温度を、約３５０〜５００°Ｃの範囲に維持することを通常は含んでいる。このことは、格子間型Ｂｅを生産したり、少数派寿命を低下させるような、過剰Ａｓと関連する高濃度の欠陥を生成したりすることなく、ＢｅをＧａサイトの上へ通常のアクセプタとして占有させる。マトリックスとドーパントと成長方法との詳細に依存して、より高い、または、より低い温度でＭＴＧを行える。
【００６９】
図２Ａを参照すると、ＧａＡｓ中の高Ｂｅドーピングレベルの先行技術に対する本発明のハイパードープされた半導体材料の成長温度１０５の関数として、再結合率が概念的に記載されている。縦座標１４０は、再結合率１４１のログスケールである。非輻射再結合については、再結合率が、一般に、非輻射性トラップの密度と比例している。横座標１０４は、ＭＢＥ成長の間のＧａＡｓ基板の温度である。（もちろん、カーブは、概念上のものであり、量的詳細または正確なシーケンスのクロスオーバーを表すためのものではない。カーブは、他の濃度のＢｅと、Ｂｅ以外のドーパントと、ＧａＡｓ以外のマトリックスとについては異なっている。カーブは、ＭＢＥ成長の代わりの蒸着成長（vapor deposition growth）についても異なっている。それにもかかわらず、有用な洞察を、図２Ａから得ることができる。）カーブ１５０は、輻射再結合率を表す。輻射再結合率は、主に、大多数のホール濃度の関数であって、一般に、非輻射性トラップの密度または成長温度に依存していない。
【００７０】
非放射性再結合チャンネルを提供するＧａＡｓマトリックスに、過剰Ａｓを編入することは、より低い基板温度での成長の間によりいっそう支持されていることが技術的に周知である。したがって、短い少数担体寿命としてフォトルミネセンス実験によって直接観察するか、あるいは、少数担体の速い非輻射再結合としてＬＴＧ材料に取り入れられている装置において間接的に観察すると、より低い基板温度１０６で成長した材料は、高い非輻射再結合率を示す。過剰ＡｓをＧａＡｓマトリックス中に取り込むことによる再結合率のこの限界を、図２Ａに、カーブ１３９として表す。十分に高い（１０１８ｃｍ−３をかなり越える）レベルでＢｅ原子がドープされているＧａＡｓは、より高い（従来のＭＢＥ蒸着において一般的に利用される５００〜６５０°Ｃおよびこれ以上の）基板温度１０８での成長の間に格子間型となるＢｅ原子のかなりの分数（fraction）となり、格子間型Ｂｅ原子により、非輻射再結合率が上昇する。Ｂｅ格子間型による非輻射再結合率を、概念的にカーブ１４５として示す。より低いＢｅドーピング濃度では、Ｂｅが格子において安定しており、カーブ１４５は、温度にあまり依存していない（すなわち、低いドーピング濃度での格子間型Ｂｅに起因する再結合は、全ての基板温度に対して、取るに足らないものである）。それゆえ、通常以下の温度で成長した材料の少数担体は、ドーピングレベルを低くしておく限り、非輻射再結合の確率をより低くすることができる。
【００７１】
半導体材料と結合する酸素混入物（酸素原子（すなわちＯ）、活性種（例えばＯ−、Ｏ２−、Ｏ３ −）、酸素分子（すなわちＯ２）および合成物（すなわちＯＨ−、Ｇａ２Ｏ）を有する酸素を含む）は、一般的に、深いドナー非輻射性トラップとしての格子と結合し、材料がＭＴＧ１０７で成長した場合のほうが、通常の成長温度１０８成長した場合よりも明らかにより結合しやすい。実質的に酸素がない環境で成長したＧａＡｓマトリックス中の非輻射再結合チャンネルの密度（極端なトレースとしてのほうがよく知られている（a/k/a ultra-trace or better）は、カーブ１４２で近似される。かつてないほどより清浄なＭＢＥ成長室に対する商用動向は、カーブ１４２を実用的な対象にしている。対照的に、Ｏ原子がかなり存在している場合の非輻射再結合チャネル（non-radiative recombination channels）の密度を、より高いカーブ１４３、１４４として示す。材料がＬＴＧ１０６によって成長するとき、Ｏ複合体の形成される確率はより高い。通常の基板温度１０８で成長する材料は、Ａｌのような残留ガスの除去材料（gettering material）がマトリックスに存在しない限り、高いＯ密度を持たない傾向がある。なぜなら、Ｏ源は、化合したり結合したりすることなく、熱い表面に乗り、この場合は、ＧａＡｓマトリックスに組み込まれないからである。これは、一般的に、カーブ１４２、１４３、１４４が、ＨＴＧ温度で、または、ほぼＨＴＧ温度で収束することを意味している。
【００７２】
１６２、１６３、１６４の符号をつけたカーブは、３つの異なる背景酸素濃度の例において、全体の非輻射再結合と一致する。カーブ１６２は、カーブ１３９、１４２、１４５の合計を表し、点１４７、１５７でカーブ１５０と交差している。カーブ１６３は、カーブ１３９、１４３、１４５の合計を表し、点１４６、１５６でカーブ１５０と交差している。カーブ１６４は、カーブ１３９、１４４、１４５の合計を表し、この例では、カーブ１５０と交差しない。もちろん、点１５８（カーブ１４５と１５０の交差点によって定義されている）の右側または点１５９（カーブ１３９と１５０の交差点によって定義されている）の左側までのどんな温度ででも発達する材料は、少数担体の非放射性組換えによって（典型的なカーブの相対的な傾斜のために）支配されるようである。
【００７３】
カーブ１６２、１６３、１６４には、輻射再結合の確率が量（それぞれ、十分な１５２、少しの１５５、または、なし）によって非輻射再結合の確率を支配する（すなわち、上にある）領域を除き、次第に高い方の点で、最小限度がある。カーブ１６３、１６４は、典型的な先行技術である；中程度の基板温度で、それらは、それぞれ、少数担体が主に輻射性または非輻射再結合モードを持つ材料を生産する。
【００７４】
本発明のカーブ１６２では、輻射再結合が、最大の高さ１５２、幅１５１および基板温度１４７と１５７との間の領域で支配的である。当業者は、（図２Ａの）輻射と非輻射再結合カーブとの比率は、輻射と非輻射再結合密度の比率、または、同等に、それらの確率に一致することを認めるだろう。このように、基板温度幅１５１は、本発明に従ってＭＴＧの概念を図示している。もちろん、この例で、１５２が測定されている温度のときのように、スイートスポットがあることもありえる。先行技術に従うカーブ１６３の場合、高さ１５５、幅１５３、そして基板温度１４６と１５６との間の領域だけを、輻射再結合が支配する。注目に値すべき点は、常に１５０を超える先行技術カーブ１６４に従って成長した材料の場合、非輻射再結合が、全ての基板温度にわたる成長した材料において、輻射再結合を支配している点である。
【００７５】
前の試みは、ＬＴＧと通常の成長（ＨＴＧ）との間の中間の基板温度を調べるためになされた。しかし、何も有望な結果を生じなかった。本発明者は、先行技術ＭＴＧ故障（failures）が、恐らくＯ汚染に起因したと認めている。その分野の一般常識と対照的に、本発明者は、トレースＯの重要性と、その存在を避けるために特定の処置を取る必要性（desirability）とを認識した。それは、本発明から、最も大きな利益を実現するためである。
【００７６】
図２Ａに関して先行技術の不足分（failures）を説明して、本発明者は、以前の研究者たちが、カーブ１４２が存在すること、また、それが、カーブ１４３、１４４の下（および、左）に横たわることを認識しなかった、と考える。したがって、先行技術の方法による（すなわち、極端なトレースレベルよりもかなり上の酸素による）ＧａＡｓマトリックス成長での非放射性再結合チャンネルの密度は、カーブ１４２の高さよりも高い、カーブ１４３、１４４の（１４０に沿った）高さによって示すように、過剰であった。
【００７７】
上記を考慮すると、酸素の貧しい環境で（すなわち、極端なトレース密度レベルの酸素）材料を成長させるという本発明の好ましい方法が、従来の方法に優る、重要で不明瞭な（non-obvious）有効性を提供することは明らかである。本発明のこの観点に従って、酸素（それは、Ｏ２、Ｏ−、Ｏ２−、ＯＨ−、ガリウムの酸化物および他の種として現れるかもしれない、または、他の酸素のように作用する合金または混合に由来するかもしれない）を、現代のＭＢＥ室に一般的な、約１０−９Ｔｏｒｒの全体の圧力より下に低減することが望ましい。酸素および／または酸素関係材料と関連する分圧を１０−１１Ｔｏｒｒより下にすることは、最も好ましい。ただし、酸素または他の要素に起因する成長材料の欠陥密度を、約１０１６個の欠陥／ｃｍ３よりもかなり少なく、特に、約１０１６個の欠陥／ｃｍ３よりも少なく（例えば、分子層につき１０８個の欠陥／ｃｍ２より少なく）維持できるならば、より高い分圧を利用してもよい。非輻射寿命への輻射の比率が、その絶対寿命より重要であるので、より短い輻射再結合寿命による直接のバンドギャップ材料は、より高い欠陥密度（例えば、１０１８個の欠陥／ｃｍ３）を許容できる。
【００７８】
極めて高い真空を維持するためのいくつかの方法は、エピタキシャル成長、蒸着、真空科学の分野ではよく知られている。一般的に、極めて高い真空室とその内側（contents）は、水単分子層を取り除くために作られていて、清浄に維持されていて、ベーキングされている。低脱ガス材料だけが、許容されている。使用中は、容積から分子を除去するために、成長室（chamber）と内側とを高速真空排気し、脱着をさらに減らすために、成長室を効果的に冷却維持（例えば、液体窒素温度で）する。
【００７９】
酸素汚染を減らすための方法もまた良く知られており、この方法は、たとえば３Ｈｅ温度に冷却することによって、事実上、無限の時間、酸素混入物質を壁に留めるため、極端な高い真空状況を利用すること；適当な表面面積をもった残留ガスの除去材料（たとえばＡｌ、ＴｉまたはＭｇ）を導入すること；蒸気圧の低い、難火性残留ガスの除去材料の種を、１つ以上の蒸発セル（たとえば、１０ｇのＧａに添加した１００ｍｇのＡｌ、ＭｇまたはＢｅ）へ導入することを含み、残留ガスの除去材料とＧａとは、ＧａＯ、Ｇａ２Ｏ３または他の混入物質として導入される酸素と化合して捕獲するため、一緒に溶けている。これらは、他の技術または方法と同じく、本発明を実行するための有利な環境条件を維持するために用いることができる。
【００８０】
理論：本発明の特定の観点をよりよく認識するために、Ｂｅのドーピング熱力学を詳細に考察することは、有用である。ＧａＡｓにＢｅをドープするとき、Ｇａサイト上のＢｅドーパントの濃度（ＢｅＧａ）は、Ｇａ空孔濃度（Ｖｇａ）とＢｅ格子間型濃度（Ｂｅｉ）との合計と、熱力学的に平衡である：
ＢｅＧａ⇔ＶＧａ＋Ｂｅｉ （１）
その上、電子的な平衡も存在する。Ｇａサイトの上の中性Ｂｅの濃度を、ＮＡと定義する。Ｎ− Ａは、Ｇａサイトの上のイオン化されたＢｅの濃度である。このような原子は、浅いｐ型アクセプターである。格子間型Ｂｅの濃度を、ＮＤと定義し、イオン化された格子間型Ｂｅの濃度を、Ｎ＋ Ｄと定義する。このような原子は、深いドナーである。
【００８１】
同時に、Ｇａサイトの上の中性Ｂｅの濃度（ＮＡ）は、Ｇａサイトの上にあるイオン化されたＢｅの濃度（Ｂｅ− Ｇａ）とホールの濃度（ｐ）との合計と、平衡状態である。すなわち、ＢｅＧａ⇔Ｂｅ− Ｇａ＋ｐ。（１）から代用して、ＮＡ⇔ＶＧａ＋ＮＤ⇔Ｎ− Ａ＋ｐであることがわかる。格子間型サイト上の中性Ｂｅの濃度は、格子間型サイトの上のイオン化されたＢｅの濃度と電子の濃度（ｎ）との合計と、平衡である。ＮＤについて解くと、ＮＤ⇔Ｎ＋ Ｄ＋ｎであることがわかる。
【００８２】
有名なショットキー（Schottky）の空孔平衡方程式では、ＶＧａ＝Ｋ'（Ｔ）ｘＰＡｓ２である。ただし、Ｋ'（Ｔ）は、Ｇａ空孔濃度（ＶＧａ）をＡｓ圧（ＰＡｓ２）に関連付ける質量作用定数である。これらの方程式から項（ｔｅｒｍｓ）を集めると、アクセプタサイトでイオン化されたＢｅの濃度をドナーサイトでイオン化されたＢｅの濃度に関連付ける最終的な方程式となる：
Ｎ− Ａ／Ｎ＋ Ｄ＝（Ｋ'（Ｔ）ｘＰＡｓ２）ｘ（ｎｉ／ｐ）２ （２）
ただし、ｎｉは、温度Ｔのときの材料の真性担体濃度であり、平衡のときｎｉ ２＝（ｎｘｐ）である。
【００８３】
低いドーピング濃度で、材料は真性であり、（ｎｉ／ｐ）２項は、１（unity）である。（Ｋ'（Ｔ）ｘＰＡｓ２）項が＞１であるならば、材料は、定義および（Ｎ− Ａ／Ｎ＋ Ｄ）＞１によってｐ型であり、Ｎ− Ａ＞Ｎ＋ Ｄを意味する。（Ｋ'（Ｔ）ｘＰＡｓ２）項が＜１であるならば、材料は、定義および（Ｎ− Ａ／Ｎ＋ Ｄ）＜１によってｎ型であり、Ｎ− Ａ＜Ｎ＋ Ｄを意味する。
【００８４】
より高いドーピングレベル、すなわち、ｐ＞ｎｉの場合、（ｎｉ／ｐ）２＜１である。物理的現象（physics）は明らかである。方程式（２）を再編成すると、
（ｎｉ／ｐ）２＝１／（Ｋ'（Ｔ）ｘＰＡｓ２） （３）
の場合に、担体濃度飽和が起こる。したがって、（Ｎ− Ａ／Ｎ＋ Ｄ）は、１に近づく。
【００８５】
熱力学的な理由においては、材料は、より多くのｐ型（たとえばＢｅ）ドーパントの追加によって、ｐ型からｎ型に変わることも、より多くのｎ型（たとえばＳｉ）ドーパントの追加によって、ｎ型からｐ型に変わることも決してない。これはしばしば、ｌｏｇ（Ｎ− Ａ／Ｎ＋ Ｄ）の値を制限することは、符号を変えられないということによって表現される。ドーパント濃度を上げることにより、符号をｎ型からｐ型にまたはその逆に変化させてはいけないからであり、そうなったら反物理的である。方程式（３）は、同じドーパントによるドーピングの増加を経た担体濃度飽和の代数的実現であり、方程式（２）の左側にある（ｎｉ／ｐ）２が、その担体濃度飽和の点を少しでも越えて小さくなることを妨げる。
【００８６】
臨界飽和限度を上げるために、この洞察をどのように利用できるか：言い換えると、ｌｏｇ（Ｎ− Ａ／Ｎ＋ Ｄの符号）を変えずに、ｐをより大きく、そして（ｎｉ／ｐ）２をより小さくするには、どうするか？当業者は、いくつかの方法を個別にまたは組み合わせて利用できることを認めるであろう。Ｋ'（Ｔ）への影響に関係なくｎｉを上昇させながら、結晶の温度（Ｔ）を上げることができるであろう。また、いくつかの方法によってＫ'（Ｔ）を大きくすることも可能である。さらに／あるいは、結晶成長の間、Ａｓ圧ＰＡｓ２を大きくすることができる。
【００８７】
成長の間、ｎｉを上げることは、成長温度がより高いと表面劣化するので、課題である。それにもかかわらず、本発明に従えば、ｎｉを上げる方法が複数ある。例えば、１回ないしは複数回の比較的高温アニールの後に１回ないしは複数回の急速冷却を行うことである。このようなアニールサイクルは、短いほうが望ましい。なぜなら、ＭＢＥ成長の間、維持される基板温度には、通常、重要な上限があるからである。具体的には、急速高温熱アニールと冷却とが、ｎｉを上げる。式（２）におけるその効果は、室温にもどされて、すなわち、室温においてＮ− Ａ／Ｎ＋ Ｄを上げる。
【００８８】
ｎｉを上げることへのもう１つのアプローチは、ＰＡｓ２を上げることであろう。しかし、成長の間にＡｓの分圧を大きくすること（Ａｓフラックス）自体が、ＰＡｓ２を上げるのではないことに注意する必要がある。その理由は、ＧａＡｓの表面が、成長のときにすでにＡｓで飽和しているからである。
【００８９】
本発明にしたがってハイパードーピングすることは、これらのアプローチの１つ以上を含むかもしれない。しかし、ハイパードーピングすることは、成長の間に、基板温度を、ＭＴＧ範囲に下げることも含むことが望ましい。ＭＴＧ範囲では、結晶内部に非常に高いＡｓ圧力を維持するために（ビームフラックスによって成長表面に誘導される外部Ａｓ圧とは対照的に）、十分な過剰Ａｓ（化学量論の量以上）が結晶に組み込まれている。より低い基板温度では、ＬＴＧにより、陰イオン（特にＡｓ）の過剰が非常に高くなることが過去に示されている。その結果、過剰Ａｓに関連して半導体特性が劣化する。（例えば、米国特許番号５，３７１，３９９と５，４７１，９４８を参照。その出願内容は本願に含まれる。）
しかし、ハイパードーピングは、これまで公開した観点に従って、以下を実行することによって、完成してもよい。たとえば、半導体材料へのＢｅ注入および陰イオン（たとえばＡｓ）注入を行い、１つ以上の急速熱アニール（ＲＴＡ）サイクルを行う。本発明の好ましい実施形態は、成長の間、結晶表面における効果的な陰イオン圧を上げるために、ＭＴＧによって生成される陰イオン（例えばヒ素）の過剰を利用する。しかし、Ａｓの過剰は、増加したＡｓ圧を経た陽イオンサイトの上のドーパントの編入を支持するが、それ自身で陽イオン空孔を作るかもしれないし、作らないかもしれない。他の選択肢は、とりわけ、Ａｓ反サイト（陽イオンサイトの上のＡｓ）と格子間型Ａｓとを含む。この技術を使用して、ドープされた半導体（例えばＢｅドープしたＧａＡｓ、ＳｉドープしたＧａＡｓなど）で起こる多数担体の担体濃度飽和を上げることができる。本発明のハイパードープされた材料では、多数担体の担体飽和濃度が、先行技術の材料よりも上昇している。
【００９０】
当業者は、本発明のハイパードーピングとＭＴＧ技術とを、過剰陰イオン編入が可能な他の化合物半導体（ＩｎＰ、ＧａＰ、ＧａＮなどのようなＩＩＩ−Ｖ材料、および、ＺｎＳ、ＺｎＳｅなどのようなＩＩ−ＶＩ材料）に簡単に適用できることがわかる。また、ハイパードーピングは、他のグループＩＶ両性のドーパント（たとえばＳｉ、Ｇｅ、Ｃなど）；他のグループＩＩ両性のドーパント（たとえばＢｅ、Ｚｎ、Ｍｇ、Ｃｄなど）；および、他の化合物半導体（ＩｎＡｓ、ＧａＰ、、ＧａＡｌＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＮ、ＩｎＮ、ＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＩｎＧａＮおよび関連した合成物）に一般化できる。例えば、この方法を、３００〜６００°Ｃ（これは、これらの材料のためのＭＴＧ基板温度を含む）で成長の間に陰イオン濃度を上げることによって、ＧａＡｓおよびＧａＰのドーピング効率を改善するために用いてもよい。この場合、陰イオンは、Ｎ、Ａｓ、Ｐまたはこれらの何らかの組み合わせであることが有利である。次に、高い基板温度（たとえば９００の°Ｃ）の急速熱アニール（ＲＴＡ）を有利に使用してもよい。
【００９１】
陰イオン空孔による自己補償は、実際、非常に一般的である。たとえば、Ｓｅ空孔がＺｎＳｅでｐ型窒素ドーピングを補償する時のようなものである。ハイパードーピングすることは、ｐ型材料に限ったことではない。本発明者は、また、陰イオン空孔の代わりに陽イオン空孔を介した自己補償によって制限されるワイドバンドギャップ材料にｎ型ドーピングを作った。陽イオン空孔による自己補償の疑いがないということは、いくつかの材料がｎ型伝導率の作製が実行不可能であると考えられることに対する、重要な動機となる。ハイパードーピングにより、このような材料のいくつかを、ｎ型伝導性を有するように作製できる。
【００９２】
電子は、ホールより速い少数担体であるので、高いｐ型ハイパードーピングが一般に好まれる。しかし、ｎ型ハイパードーピングのほうが価値のある用途（applications）が存在する。例えば、ＧａＡｌＡｓ／ＧａＡｓヘテロ構造電界効果トランジスタ（ＨＦＥＴ）では、チャンネルを、ｎ型またはｐ型にドープすることができる。ｎ−チャンネル装置では、ＦＥＴは、蓄積（チャンネルの中の電子）から減少（チャンネルから離れた電子）することによって変調される。電子のためのヘテロ構造バリアが小さいとき、変調ドーピング法よりむしろチャンネルを直接ドーピングすることにより、蓄積を達成するほうがよい。密度および／または速度を上げるために小さい寸法へのスケーリング（scaling）を行う場合は、高いｎ型ドーピングが望ましく、その場合、Ｓｉでｎ型にハイパードープされたしたｎ−チャンネルＨＦＥＴｓは有利になる。
【００９３】
ｎ型ＧａＡｓを作るために、Ｓｉドーピングを利用する場合は、ＧａＡｓ中のＳｉの可溶性限界は、通常２ｘ１０２０ｃｍ−３未満だが、平衡バルク担体濃度飽和は、Ｓｉの両性の性質による自己補償よって約１ｘ１０１９ｃｍ−３である。しかし、表面フェルミレベルピン止め効果に起因する成長の時の空乏領域では、イオン化されたドナーの飽和は、１または２ｘ１０２０ｃｍ−３の可溶性限界と等しい。したがって、結晶をＳｉ固溶性限界までドープし、急速熱アニールと冷却とにさらすと、表面の空間電荷密度（ＮＡ−ＮＤ）は、可溶性限界に等しい。ハイパードーピングをこのように利用すると、下記のように、非合金のオーミックコンタクトを簡単に作成できる。
【００９４】
図２Ｂを参照すると、いくつかの先行技術と典型的な本発明の材料の場合の担体寿命が示されている。この図には、全体の少数電子寿命（１０３）が、多数ホール濃度１０２の関数としてプロットされている。技術的に周知のように、直接バンドギャップ半導体材料の担体の輻射寿命は、材料の臨界点までドーパント１０２の濃度とは逆の変化をする。従来の技術の考え方と対照的に、ハイパードーピングは、臨界点を、より高いドーピングレベルまで拡張することを可能にする。それゆえ、ハイパードープされた材料では、担体の輻射寿命を、先行技術材料で許される一般的に利用可能な限度より低くすることが可能になる。本発明者は、半導体結晶成長の間の化学量論が重要なドーピングレベルを決定することを確定した。このドーピングレベルでは、ｎ型またはｐ型特性だけでなく、担体濃度飽和が起こる。したがって、成長の間、化学量論を制御することにより、より高い重要なドーピングレベルを達成できる。
【００９５】
ＧａＡｓのような直接バンドギャップ半導体の場合、多数の再結合イベントが輻射性である限り、少数担体寿命は、通常、輻射寿命によって支配される。多数担体ドーパントがホスト結晶の適当な原子のサイトを占め、かつ、他のいかなる重要な非輻射性担体再結合メカニズム（例えば、深いトラップ、結晶欠陥など）もないと仮定すると、輻射寿命は、同様に、多数担体ドーピング濃度によって制御される。したがって、ＢｅドープされたＧａＡｓから、最大の電気的光学性能（高速と高効率によって示される）を達成するために、次の４つの要因は、特に重要である：（ａ）実質的に全てのＢｅドーパントは、空のＧａ原子のサイトを占めるほうがよい；（ｂ）隙間のＢｅ原子の濃度は、比較的少ないほうがよい；（ｃ）結晶に、点、線または界面欠陥（interface defects）（たとえば空孔、ずれ、粒界（grain boundaries）または析出物）が比較的無い（relatively free）ほうがよい；および、（ｄ）担体（例えばＮｉ、Ｃｕ、Ｃｒ、Ｏ）を閉じ込めることができるような不純物原子を、できるだけ低くしておくほうがよい。
これらの目的が達成されるとき、少数担体寿命（Ｊｎ）は、イオン化された多数担体ドーピング濃度（Ｎ− Ａ）に対して、逆比例する。
【００９６】
この逆関数の関係は、別の（少数担体寿命に影響する）少数担体効果が顕著になるまでは維持される。これを、図２Ｂに示す。図２Ｂでは、本発明者は、ｌ０１９ｃｍ−３を越えるＢｅによるハイパードーピングが、依然として材料を製造することを確証した。この材料では、少数担体（電子）寿命が、オージェ再結合（Auger recombination）または他の非輻射メカニズムによって支配されるのではなく、依然として輻射寿命によって支配されている。
【００９７】
対照的に、先行技術１１３（カーブ１１６のそばで合う）は、１０１９ｃｍ−３と１０２０ｃｍ−３との間のどこかに、非輻射再結合を（Ｃドーピングを利用して）形成する。（R.K. Ahrenkiel, R. Ellingson, W. Metzger, D.I. Lubyshev, and W.K. Liu, “Auger recombination in heavily carbon-doped GaAs.”Appl.Phys. Lett., 78, 13, pp. 1879-81 を参照のこと）。さらに、高いＣドーピングが担体濃度を上げることができて、担体輻射寿命を短くすることができるけれども、全てのレベルでのＣドーピングは、かなりの濃度の非輻射再結合センター（non-radiative recombination centers）を結晶に導入するように見える。そして、これらのセンターが、少数担体寿命（それは、ＬＥＤを破滅させる）を支配し、トランジスタの増幅度および／または速度を低下させる。
したがって、Ｃドープされている装置は、同じドーパント濃度にハイパードープされたした相当するＢｅ装置より、低速かつ低い輻射効率である。
【００９８】
曲線１１１は、NelsonとSobersとによる、ＬＰＥにより成長したＳｉｐ型ＧａＡｓについてのデータを示している。（R.J. Nelson and R.G. Sobers “Minority-carrier lifetime and internal quantum efficiency of surface-free GaAs,” Journal of Applied Physics 12, 49, pp 6103-6018, 1978）。それは曲線１１４で描かれている。曲線１１２は、本発明にしたがって、ＭＢＥにより成長したＢｅｐ型ＧａＡｓについてのデータを示し、KeyesによってNRELにおいて測定されたものである。曲線１１５は、Straussなどによるデータを示す。
【００９９】
図２Ｃを参照すると、本発明のプロセスを利用して製作される典型的なテスト構造が示されている。ハイパードープされたＧａＡｓ材料の層を取り入れている時分解フォトルミネッセンステスト構造は、ＥＰＩ社製ＧｅｎＩＩ固体ソースＭＢＥ装置によって、ＶＧＦ（Vertical Gradient Freeze）法（縦型温度勾配法）による直径２インチ半絶縁性ＧａＡｓ基板上に成長している。基板９０１は、非接着式の基板装着装置の上に設置されている。基板９０１は、ＭＢＥのバッファ室において、９０分間、３５０°Ｃで排気した。次に、基板９０１を、成長室に設置した。成長室では、基板温度を、熱電対によって測定した。表面酸化物を脱離させるために、基板９０１を、５分間、温度６１５°Ｃで加熱した。次に、基板温度を、その最初の成長温度である６００°Ｃに下げた。
【０１００】
全ての層の成長速度を、毎時１μｍに維持した。最初のＧａＡｓは、Ａｓ過剰圧力を与えるために、Ａｓセル温度９８０°Ｃで成長した。非ドープＧａＡｓの０．５μｍのバッファ層９０２は、成長した。次に、基板温度を、２５０°Ｃに下げた。これは、基板からエピタキシャル構造への不純物の移動を減らすための０．５μｍのＬＴ−ＧａＡｓバッファ層９０３の成長を可能にするためである。この不純物移動をさらに減らすために、基板温度を６００°Ｃに上げ、非ドープＧａＡｓとＡｌ０．３Ｇａ０．７Ａｓの０．０１のμｍ交互層を利用して、１０周期超格子９０４を成長した。この超格子はＡｌ０．３Ｇａ０．７Ａｓ：ＧａＡｓヘテロ構造で不純物を閉じ込める。そして、これらの不純物が、装置の活性領域に拡散するのを妨げる。
【０１０１】
次に、ＮＡ＝５×１０１８でｐ型のＡｌ０．３Ｇａ０．７Ａｓドープされている０．２μｍの層９０５を、約１０００°Ｃの温度で、Ｂｅセルを利用して成長させた。この層は、少数担体９０６を、続くハイパードープされたＧａＡｓ領域９０８に限定するために機能する。
【０１０２】
次の０．０５のμｍに対しては、基板温度を５００°Ｃに下げ、Ａｌ０．３Ｇａ０．７Ａｓから純粋なＧａＡｓまで組成的に傾斜した層９０７が形成されるように、Ａｌセルを冷却した。ハイパードープされた領域を９ｘ１０１９ｃｍ−３にドープするために、Ｂｅセル温度も、約１０００°Ｃに上げた。その結果、この領域は、基板温度、ドーピングおよびＡｌ構成が傾斜する。この傾斜した層は、急峻なＡｌ０．３Ｇａ０．７Ａｓ：ＧａＡｓヘテロ構造よりも少ない表面上の再結合となる。
【０１０３】
次の１μｍ層は、実際のハイパードープされたＧａＡｓ領域９０８である。この層は、Ａｓ過剰圧力により５００°Ｃの基板温度で成長した。層９０８を、９ｘ１０１９にｐ型にハイパードープした。
【０１０４】
傾斜された層９０９（傾斜された層９０７に類似している）は、ハイパードープされた層９０８に続いた。層９０９を作製するために、基板温度を６００°Ｃに上げ、組成がＡｌ０．３Ｇａ０．７Ａｓまで傾斜するように、Ａｌセル温度を、次の０．０５μｍの上に上げた。この傾斜された層に、ＢｅによりＮＡ＝５×１０１８にドープしたｐ型Ａｌ０．３Ｇａ０．７Ａｓの０．２μｍ層９１０が続いた。このように、少数担体は、ハイパードープされた領域９０８に限定される。
【０１０５】
ハイパードーピングは、非輻射再結合センターの密度を低く保ったまま、ＧａＡｓの中でＢｅをＧａサイトの上に占有させることを可能にするので、ハイパードーピングは、非放射性再結合チャネルを支配的にさせることなく、輻射寿命が低下した材料を作るのに用いることができる。ハイパードーピングすることは、輻射寿命がより長いかより短いかどうかに関係なく、与えられた輻射寿命で、ドーピング濃度の上がった材料を作成するのにも用いることができる。または、ハイパードーピングは、任意の高いドーピンレベルに対して最高の先行技術方法を使うことにより、非輻射再結合に対して、より高い輻射再結合確率を有する材料を作るのに用いることができる。
【０１０６】
非輻射再結合の確率を低減することは、より効率的なＬＥＤとより高い増幅度トランジスタの作製を可能にする。多くの重要な装置、特に、増幅度メディア、エレクトロルミネッセントメディア、半導体ｐｎ、ｎｐｎまたはｐｎｐトンネル接合、ダイオードを採用した装置、または他の複数接点の半導体装置などの性能は、少数担体寿命によって制御される。このような装置の顕著な例は、トランジスタ、アンプ、発振器、復調器、能動フィルタ、インバーター、論理ゲート、リミッタ、閾値検知素子、トリガー、フェーズロッカー、ＬＥＤ、レーザー、ＶＣＳＥＬｓ、半導体光学的アンプおよび波長コンバータを含む。このような装置のベース領域（またはその等価的なもの（equivalent generalization））をハイパードーピングすることにより、従来技術と比べて特定の性能的な利点を示すように装置を形成できる。利点は、以下のうちの１つ以上であるかもしれない：より速い動作、より速いエレクトロルミネセンス速度、より高い緩和振動周波数、より低いＲＣ時定数、より大きいパワー効率、より低いパワー損失、よいよい脱熱器、より高い接触効率、より高い伝導率、より低い動作電圧、より低い閾値電流、より高い量子効率および／またはより高い増幅度。また、ハイパードーピングすることは、より良い装置対装置（device-to-device）再現性と単純化された製造を提供することができる。
【０１０７】
一般に、より小さい半導体装置は、より速くかつ低温で動作する。したがって、装置を小型化するのを妨げるような影響を取り除くことが有用である。特に、材料の接触抵抗、バルク抵抗および界面抵抗を減らすことは有効である。限界濃度までのより高いｐ型ドーピングは、通常、装置の全ての３つの抵抗要素を下げる。どんな抵抗要素でも下げることは、有効である。なぜなら、それは、電圧低下、ＩＲおよびジュール加熱（Ｉ２Ｒ）：そして、その結果、パワー損失、エレクトロマイグレーション、温度、加速エージングおよび他の有害な影響を下げるからである。
【０１０８】
関連したいくつかの点は、先行技術（例えばM.P. Patkar, T.P. Chin, J.M. Woodall, M.S. Lundstrom and M.R. Melloch, “Very Low Resistance Non-Alloyed Ohmic Contacts Using Low Temperature Molecular Beam Epitaxy of GaAs.”Appl.Phys.Lett. 66, (1995) pp. 1412-1414.）でよく知られている。第１に、Ｓｉ（その大部分はＧａサイトの上のＳｉである）で高くドープした薄い（２−３ｎｍ）表面領域は、ＬＴＧ ＧａＡｓの、薄い層による酸化に対して保護することができ、よいオーミックコンタクトを形成する。第２に、ＬＴＧにおける高いＢｅドーピングは、表面で、および、バルク中で、ＢｅをＧａサイトに導入する。しかし、その先行技術においては、少数担体寿命は、過剰Ａｓと関連する非輻射性トラップによって支配されており、過剰Ａｓは、ＬＴＧの使用によっても生じる。先行技術は、この本発明の開示に従ったハイパードーピングについて、予見も教示もしていない。
【０１０９】
自明でないが、ハイパードーピングは、装置の電流取り扱い性能（current handling capability）を向上するため、または、その抵抗損失を低減するために、いくつかの有利な点を示している。ドーピング濃度を１桁またはそれ以上上げることを可能にすることにより、層のシリーズ抵抗も、同様の因数（factor）だけ低減することができる。同様に、接触抵抗は、一般に、高いドーピング層に接触すると、低減される。より低い抵抗は、より低いジュールパワー消散（Ｉ２Ｒ）を生ずるので、これらの層は、より低い損失を示し、それゆえに、発熱を減らすであろう。同じように、駆動電圧は、潜在的に減らすことができる。なぜなら、電圧低下もまた、減少されるからであり、動作周波数３ｄＢ限界ｆ＝１／（２ｘＲＣ）は、抵抗Ｒがより小さいと、より高くすることができる。あるいは、任意の装置は、同じ面積の装置に対する合計電流を増やすこと、合計電流は一定のまま装置面積を減少させること、または、これらを組み合わせることのいずれかによって生じるより高い電流密度で動作してもよい。このように、ハイパードープされた層を、パワー消散または電圧低下の著しい領域に導入することにより、装置面積、電流、電流密度、電圧とパワー消散の中で、有効なトレードオフを成し遂げることを可能にする。
【０１１０】
図３Ａ−Ｃを参照すると、先行技術プロセスによるオーミックコンタクトの形成が示されている。（当業者は、装置が小さくなるにしたがって、オームの抵抗を最小にすることが、より重要になることを認識している。）伝統的に、局所化された結晶成長を利用して、金属接触の合金の形成により、オーミック接触抵抗を低減する。これを、図３Ａに示すように、適当なドーパント３０２（たとえばＺｎを含むＡｕＧｅ）を含む金属３０１を、半導体材料３１３に隣接して添付し、共通の界面３０３で半導体と金属とが接触するように、半導体と金属との双方が流動化する十分な温度まで、半導体を加熱することによって行う。
【０１１１】
図３Ｂに示すように、加熱した半導体と金属は、界面のまわりでお互いに分解し、液体状の合金３０７（ドーパント３０２によって豊かにされる）である融解した領域３０６を作る。融解した領域３０６は、３０１の一部または全ての厚み、または、３１３の一部または全ての厚み、両方の厚み、または、（図示したように）厚みのちょうど一部を含む場合がある。
【０１１２】
溶融物が冷却され、半導体が３１１（図３Ｃ参照）に再結晶すると、３１１のドーパント濃度は、３１３よりも高くなっている。再結晶されていない部分とされた半導体との間に、清浄なまたは平坦な界面３１２があってもよい。金属３０９の再結晶する領域は、通常、ドーパント過少である。なぜなら、ドーパントは、３０９から３１１へ拡散するが、３０９は、一般に、まだ非常に導電性であるからである。再結晶されていない部分とされた金属との間に、清浄なまたは平坦な界面３０８があってもよい。
【０１１３】
残念なことに、この標準の先行技術アプローチは、多くの要因に敏感である。多くの要因は：温度と溶融物の厚みとの変化；特定の結晶学的な平面に沿った優先的な分解、表面張力または他の効果に起因する界面領域の非平坦性（例えば、ＡｕＧｅ界面がＧａＡｓに進入する）；加熱プロセス（勾配をなしている温度を含む）の間の溶融領域３０６の機械的な不安定性；合金化された領域３１１のサイズ変化などを含む。３０８と３１２とにある界面は、新しい金属半導体界面３１０に対して、平坦または平行でなくてもよい。界面３１０は、３０３から移ってもよく、それ自身が平らでなくてもよい。最も多くの一般に実際問題として、表面張力は、非平坦な金属−半導体界面３１０を生じ、その結果、リソグラフィ特性サイズを寄り小さくすること、または、半導体装置を小型化することを妨げる。
【０１１４】
図４Ａ−４Ｂを参照すると、本発明のハイパードーピング技術を利用して形成したオーミックコンタクトの一例が示されている。下記でさらに詳細に説明するように、ハイパードーピングは、合金または合金技術の使用を必要とすることなく、オーミック接触抵抗を低減することを可能にする。ハイパードーピング法によって生じるより高いドーピングは、より高い空間電荷密度を生じる。それゆえ、より薄いスペース電荷領域を形成でき、その結果、より高いトンネリング透過係数（すなわち、低いトンネリング抵抗）を生ずる。このようなトンネリングオーミックコンタクトは、従来の低いバリアオーミックコンタクトに対して、多くの優位性がある。第１に、トンネリングオーミックコンタクトの空間電荷密度と透過係数とは、あまり温度に依存していない。第２に、特定の材料表面または界面は、フェルミレベルを、エネルギーギャップの範囲内でピン止めする。それゆえ、低バリア接触の使用がかなり複雑になる。そのような材料では、トンネリング接触は、最も実用的なオーミックコンタクトである。第３に、そのようなオームの金属−半導体トンネリング界面は、高い電流密度を支持することができる。第４に、高い反射性は、合金化することなく形成した、鏡のように平らでなめらかな金属−半導体界面から得ることができる。本発明が、ミラーの働きもする高品質接触を提供することができるという事実は、多くの光電子工学の装置（例えば、ＶＣＳＥＬｓおよび共振キャビティーＬＥＤ）の性能を、劇的に改善できることを意味する。関連した波長において透明である基板上でミラーを使用することは、特に有利である。
【０１１５】
先行技術で、マトリックスにドーパントの高い濃度を得る唯一の方法により、格子間型になる高濃度のドーパントが生じた。たとえ、格子間型ドーパントと関連する非輻射性トラップを許容できるとしても、格子間型ドーパントが存在するだけで不利である。なぜなら、それは、装置の長期の安定性を危うくするからである。なぜなら、格子間型ドーパントは、熱または電界の影響をうけて移動できるからである。本発明のハイパードープされた半導体材料は、この問題を回避、または、緩和する。なぜなら、全てのドーパント原子は、実質的に、陰イオンまたは陽イオンサイトにあって、結晶格子の格子間型にないからである。
【０１１６】
図４Ａは、バルク半導体４１３の領域を示す。このバルク半導体４１３の領域は、オーミック接合を作るためにハイパードープされたされており、界面４０３で金属４０１に接触している。本発明では、金属４０１は、少しのドーピングも必要としない。なぜなら、それは、４１３との優れたオーミックコンタクトを既に確立しており、再加熱する必要がないからである。本発明に従って、陰イオン過剰の条件で、材料をハイパードープする限り、半導体材料４１３を、標準の半導体工業の装置（例えば、蒸着、気相エピタキシーまたは分子線エピタキシー用の機械）によって付着形成できる。接触材料４０１（望ましくは金属）は、従来のＭＢＥ成長、スパッタリング、プレーティング、蒸着、または、様々な気相成長または液相成長法を含む多くの方法で付着形成できる。場合によっては、ハイパードープされた半導体層４１３の上部のどんな表面酸化物でも除去することは、酸化物のために接触の抵抗力が増加することを防ぐために有利である。酸化物は、プラスマ掃除または化学エッチングを含む多くの技術によって、金属堆積の直前に除去してもよい。
【０１１７】
図４Ａの方法は、劇的により単純で、より変化がなく、図３Ｃの方法よりプロセス手法（process wizardry）に依存していない。界面４０３は、分子的に平らであっても、任意にラフであってもよいが、何れの場合も、合金からの再結晶の必要がない。
【０１１８】
界面４０３の平坦さを、（図４Ｂで示すように）鏡面として利用できる。１つの具体例では、４０３の反射率は実効可能な程度に高く、一方の上部で生じた光４２０は４２１として同じ側に反射する。（同じように、金属側の上部で生じた光は、その金属側にとどまらせることができる。）もう１つの実施形態では、任意のミラー材料４２５（例えばブラッグ反射体または金属ミラー）が、４２３に使用されており、任意には、材料４１３の第２界面を横切って、または、他の付加的な材料４２２の下に使用されている。これは、４０３と４２３との間に反響する空洞を作るためである。上部、底部、上部と底部を通して、光が透過および／または光が脱出できるような材料、または、光を通さない材料を選択してもよく、それはミラー４０４と４２４の相対的そして絶対的反射率に依存する。４０４は、ミラーの描写を形成している。ここで、４０３が一番奥の面である。そして、同じように、４２４は、一番奥の面４２３を有するミラーを形成する。このような部分的にまたは完全に反射している表面４０４、４２４は、反射体、ミラー、共振器および他の装置に有用であり、レーザー、ＲＣＬＥＤｓ、および、ほかの光電子工学装置を実現可能にする。場合によっては、層４０１が層４１３との界面において半導体層を含むことは、有利かもしれない。上記半導体層の誘電特性を、金属の反射特性に適合さすことができるならば、ミラーの反射（mirror reflected）は、誘電体と金属的反射体との上記ブラッグのような組み合わせ（said Bragg-like combination）で増加することができる。
【０１１９】
図４Ｃを参照する。ハイパードープされた材料の使用は、露出した半導体表面で実効表面再結合速度を下げる手段として、本発明に従って実行される表面の不動態化技術を可能にする。生地のＧａＡｓ表面が、ＧａＡｓ表面に自然発生する高密度の中間準位（mid-gap states）のせいで、非常に高い表面再結合速度、それゆえ、この表面の少数担体の高い損失（他の電子および光電子装置では、太陽光電池、光センサーおよびバイポーラトランジスタの低下した性能において観察される損失）を示すことは、良く知られている。この表面の再結合速度の影響を低減するために、様々な方法が開発された。例えばＡｌＧａＡｓのヘテロ構造で表面を覆いパッシベーションを提供する。ＡｌＧａＡｓのバンドギャップは、ＧａＡｓのバンドギャップよりも大きい。それゆえ、ＡｌＧａＡｓのバンドギャップは、少数担体電流に対する障壁として機能し、低い方のバンドギャップＧａＡｓにある大部分の少数担体が、ＡｌＧａＡｓを透過して、露出した表面に着くことを妨げる。
【０１２０】
ハイパードープされた材料は、実効表面再結合率を低減する、他の優れた表面上の不動態化技術も可能にする。ドーパント密度の変化は、材料の内部電界を作るために、構成することができ、そのような電界は、高くドープされている領域からより低くドーピングされた領域へ、担体を強制的に押し出すために利用できるということは、よく知られている。たとえば、バンドギャップ２０２をもった、通常ドープされた半導体のｐ型領域２１６が、バンドギャップ２０１をもつ、ハイパードープされたｐ型領域２１５の下に置かれている。ハイパードープされた領域２１５の表面２０５は、高密度の表面準位を示し、この表面準位が、フェルミレベル２１０をピン止めしている。領域２１５と２１６との間のドーピング差によって生じる電位差２２１は、内部電界となる。この内部電界は、伝導帯２１１に、少数派電子を、効果的に閉じ込める。ハイパードーピングすることにより可能な、極めて高いドーピングレベルの場合、表面準位は、フェルミレベルピン止め２０５の度合いを低減し、飽和するかもしれない。そして、表面再結合速度をさらに低減する。さらに、ハイパードーピングは、フェルミレベル２１０が価電子帯２１２に押入るような、強く縮退するほどドープした材料２１５を達成することができ、実効的バンドギャップ拡張効果をつくりだす。当業者は、類似した表面の不動態化効果は、ｎ型半導体材料におけるハイパードーピングを利用して達成できるということを容易に認識できる。十分に強いフィールドは、少数担体を、軽くドープされた領域から閉じ込めることができる。その結果、それらは、軽くドープされた領域へ戻る前に、より高くドープされている被覆層（ｃａｐｐｉｎｇ ｌａｙｅｒ）に、限られた、有限の距離だけ浸透する。すなわち、電界は表面の不動態化囲いとして使うことができる。残念なことに、この技術は、より高いドーピング濃度で問題を含む。なぜなら、バンドギャップ縮みがドーピング勾配の効果を減らすので、利益の多くが除去されるからである。
【０１２１】
Harmonpplらによる先行技術、Appl.Phys. Lett., 64, 502 (1994)は、半導体を十分に高いドーピング濃度にドープすることが、縮退の影響のために、実効バンドギャップ拡張を生じることを示した。しかし、表面パッシベーション層としてドープ勾配をもつ先行技術材料は、ハイパードープされた材料より効果的でなかった。なぜなら、先行技術材料での低減された少数担体寿命が、ドーピング勾配の利点の多くを打ち消す付加的な再結合構成要素を生じるからである。
【０１２２】
対照的に、ハイパードープされた材料を使用することにより、トレードオフを改善できる。なぜなら、３ｘ１０１９ｃｍ−３より高いＢｅドーパント密度は、実効バンドギャップを拡張するからである。この実効バンドギャップの拡張は、バンドギャップ縮みを打ち消し、表面から少数担体をはね返す電界の大きさを上昇させる。それに加えて、露出した表面にある非常に高くドープされた材料は、表面バンド歪曲そのものを少なくし、少数担体の実効表面再結合速度を低減しながら、表面準位を、飽和、または、ほぼ飽和させることができる。
【０１２３】
図５Ａ−Ｂを参照すると、ハイパードーピングを使用して、バイポーラトランジスタにおける装置のバルク抵抗を低減することが示されている。伝導率がドーピング濃度における一次（first order）に対して線形であり、わずかに移動度（移動度は、ドーピングレベルが上昇するにつれて減少する傾向があるが、１０−４倍のドーピング増加に対して、因数（factor）３から４だけ緩やかになる）に依存しているので、ハイパードーピングすることは、低いバルク抵抗をもった装置を可能にする。低いバルク抵抗は、能動装置の薄い層（例えば、トランジスタのベース領域）にアクセスする必要があるとき、重要となる。
【０１２４】
図５Ａは、現在の本発明に従ってバイポーラトランジスタの概念上の横断面を示す。示されない寸法（すなわち、ページに示されている）は、直列インダクタンスの考慮とコンピューターを利用した設計（ＣＡＤ）レイアウトグラフィックスの限界とによって、通常、矩形になっているか、または、丸くなっている。エミッタ領域５１４は、上の表面５１０と、より低い表面５２０と、側壁５１２とを持っている。金属接触５０６は、必ずしもその必要はないが通常は５１０で、界面５１１を横切ってエミッタ領域５１４とつながる。エミッタ領域の横の範囲は、５１５によって表される寸法である。いわゆる幅または範囲（しばしば、文中でｗＥと呼ばれる）は、５１７によって表される。ベース領域５２４は、幅５２７（ｗＢとして文中において示した）と横の範囲５２５を持つ。ベース領域の上の表面は、エミッタ領域のより低い表面との界面５２０を作る。金属接触５１６は、界面５２１を横切って５２４につながり、通常、５２１は、５２０と同一平面上である。（ただし、担体は、５１２と、５２０が界面を提供しない所である周辺部と外部ベース領域５２２とで、非輻射を再結合することができる）コレクタ領域５３４は、幅５３７を持つ。コレクタ領域の上の表面は、界面５３０を横切ってベース領域のより低い表面との界面を作る。金属接触５２６は、界面５３１を横切ってコレクタ５３４につながる。界面５３１は、通常、界面５３０と同一平面上である。コレクタのより低い表面は、５４０として注釈がついている。金属接触５０６、５１６、５２６は、通常、電気的に、および、機械的に、更なる配線と回路（例えば伝送線）に接続している。このような線は、トランジスタの前記の要素の一部にかぶさっている場合があり、経路長を最小にするか、または、電気的な特徴を最適化するために、誘電体またはエアブリッジによって切り離される場合もある。
【０１２５】
ハイパードーピングすることは、先行技術技術より、より良い性能をもった、ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）とバイポーラ接合トランジスタ（ＢＪＴｓ）との実現を可能にする。本発明では、ＨＢＴは、ハイパードープされた半導体材料（たとえばＢｅで５ｘ１０１９ｃｍ−３またはそれ以上の濃度にハイパードープされたしたＧａＡｓ）の薄い領域からなるベース領域５２４を含むことが望ましい。このハイパードープされた材料は、低い抵抗率を持つ。低い抵抗率は、ベース領域を横切って順番により低い横の抵抗力（図５Ｂに、分散反抗５２５Ａ、５２５Ｂによってモデル化する）を生む。
【０１２６】
ハイパードープされた材料から作られるベース領域は、先行技術材料から作られるベース領域と比較して、いくつかの著しい利点を提供する。ハイパードーピングすることは、大部分のＢｅに代替Ｇａサイトを占有することを強いるので、格子間型Ｂｅに起因する速い拡散は抑制される。その結果、温度と電流とによって劣化されない、より丈夫な、安定した装置となる。さらに、ハイパードーピングすることは、長寿命を有する非常に高品質な材料を提供するので、ＨＢＴ増幅度は、先行技術装置において観察される長期の劣化の影響がより少ない。
【０１２７】
トランジスタのベース領域をハイパードーピングすることは、動作速度を改善することもできる。技術的に知られているように、トランジスタの単一性電流増幅遮断周波数（ｆＴとして文において示した）は、少数電荷担体（例えばｎ型ベースの電子またはｐ型ベースのホール）が幅５２７を横切って移動するために必要とする時間に一部依存している。一般に、より高い値のｆＴは、より速いトランジスタを意味する。ｆＴの値を直接上昇させる１つの方法は、ベース領域幅５２７のより狭いトランジスタを作製することである。しかし、より狭いベース幅５２７は、５２７に対して直角な方向（例えば５２５によって示される方向に沿った５２５Ａ）に沿って、より大きい横の抵抗を持つ。上昇した横の抵抗は、逆にトランジスタの単一性パワー増幅度遮断周波数（ｆｍａｘ）に影響を与える。
【０１２８】
ハイパードープされた材料を使用することにより、ベース領域バルク抵抗を、先行技術で可能であったものより大きく低減できる。その結果、ベース領域での横方向抵抗を低減し、ｆｍａｘを低下することなしに、ｗＢを薄くできる。このようなトレードオフは、過剰ドーピングを使用した先行技術では実行不可能であった。既に議論したように、先行技術過剰ドーピングは、少数担体寿命をかなり短縮する非輻射再結合中心を形成する。このような短い少数担体寿命は、増幅度∃を低減し、ベース輸送効率∀を低減することによって、ＨＢＴｓの性能をかなり劣化する。対照的に、ハイパードープされた材料からベース領域を作成することは、速い非輻射性トラップの形成を減退するとともに、横のベース抵抗の低減し、より薄いベース幅の利用を可能にする。ｆＴまたはｆｍａｘは、ハイパードープされた材料によって、先行技術の材料によるよりも、高速にすることができ、速度は、後に議論されるような他のパラメータを改善するために見直しできる。
【０１２９】
バイポーラトランジスタの場合、エミッタ領域５１４からコレクタ領域５３４への電流ＩＣが、エミッタ領域５１４からベース領域５２４まで流れる電流ＩＢによって制御されることは、良く知られている。このように、電流増幅度は、概して∃＝ＩＣ／ＩＢとして定義される。∃を直接改善する方法は、界面５２０と５３０との間のベース領域５２４の幅５２７を減少することである。ハイパードープされた材料を、ベース領域で利用することは、∃とｆｍａｘとの間でなされるよりもよいトレードオフを可能にする。例えばｆｍａｘを下げることなく∃を上げる。より一般には、ハイパードープされた材料を利用することにより、性能要因ｆＴ、ｆｍａｘ、サイズ、破壊電圧、∀、∃の間でより最適なトレードオフが可能となる。たとえば、６要素全てを同時に改善すること、または、１つを改善して他に対しは有害な影響を与えないこと、または、複数を最適化して他を最適化しないことができる。例えば、デジタル回路のサイクル時間は、マイクロ波性能を維持したまま、ベースの抵抗を最小にすることによって、最適化することができる。同等に、トランジスタ構造は、特定のマイクロ波性能目的に合致したハイパードープされた材料で実装することができ、それでも、類似して最適化された、先行技術材料だけからできたトランジスタよりも、優れたデジタル性能を持っている。
【０１３０】
トランジスタ構造の性能を改善するための他の方法は、ベースドーピング形状を傾斜させることである。文献では、ベースドーピングを傾斜させることが、ベース輸送時間を短くするために非常に効果的であるということがよく知られている。ベースドーピングの傾斜は、ベース幅５２７を横切った位置の関数として、ドーピング濃度を減少させることによって行う。ただし、エミッタベース接合５２０の近くが最も高くドーピングされており、ベースコレクタ接合５３０の近くでは、より低いドーピング値に減少している。そのようなドーピング勾配は、内部電界を形成する。この内部電界は、エミッタベース接合５２０から離れてベース−コレクタ接合５３０の方へ向うように少数担体を加速する。大量ドーピングによるバンドギャップ縮小は、傾斜されたベースドーピングの効果を低減し、そして、傾斜されたベーストランジスタの性能を低下させるように振舞うことも知られている。ハイパードーピングすることは、改善されたトレードオフを実現することを可能にする。なぜならＧａＡｓのような半導体を、３×１０１９ｃｍ−３より高いドーピング濃度にドーピングすると、縮退の効果に起因する実効バンドギャップ拡大が生じるからである（参照： Harmon et al., Appl. Phys. Lett., 64, 502 (1994))。さらに、縮退ト゛ーヒ゜ンク゛は、少数担体拡散係数を増やすように見え(Harmon et al., Appl.Phys. Lett., 63, 536 (1993)）、その結果、ベース輸送時間の更なる短縮を生じている。したがって、ベースドーピングを１×１０２０ｃｍ−３から１〜５×１０１９ｃｍ−３間のレベルまで傾斜させるために本発明を利用することは、例えば、先行技術の傾斜ベースドーピングよりよいベース輸送時間を約束する。ここで、範囲は、約５ｘ１０１９ｃｍ−３から１ｘ１０１９ｃｍ−３またはこれ以下である。加えて、本発明が提供するより高いドーピングでは、エミッタ端で、ベース接触抵抗の低下を生じ、一方、コレクタ端の低下したドーピングは、ベース−コレクタ破壊電圧の改善を生ずる。その分野でよく知られているように、ベース−コレクタ接合のバンドギャップよりも広いバンドギャップがベース−エミッタ交差点にあるように半導体合金組成を変えることによって、準電界をベースに形成することができる。性能をさらに向上させるために、このような合金組成傾斜を、ハイパードープされたベース傾斜と組み合わせて用いることができる。
【０１３１】
傾斜されたベースドーピングの更なる目的は、外部ベース領域５２２の表面から少数担体を一掃することである。なお、外部ベース領域５２２の表面は、大抵、再結合の主要なサイトである。外部ベース領域における再結合は、ＩＣの関連する増加なしで、ＩＢの増加を行い、このように、電流増幅率∃を低下させる。ハイパードーピングすることは、外部ベース表面での再結合損失を、いくつかの方法で低減することができる。第１に、傾斜されたハイパードープされたベースは、内部電界（ハイパードーピングすることなく実現可能であるよりも大きい）を形成する。この内部電界は、外部ベース領域から電子を一掃し、それによって、外部ベース表面での再結合を低減、または、除去する。第２に、表面上の不動態化技術に関して上に記述したように、ハイパードーピングは、外部ベース表面で表面準位を飽和させるのに用いても良い。そしてそれは、表面バンドの曲がりと表面再結合速度を低減する。
【０１３２】
また、ハイパードーピングすることは他のパラメータの最適化を可能にする。ＲＦパワーアンプにおいて重要な検討は、パワー効率と第３相互変調歪（ＩＭ３）とを含む。研究者たちは、コレクタ電流立下り時間を低減することによって、言い換えると、ｆＴとｆｍａｘとを上昇させることによって、クラスＥパワーアンプのパワー効率が改善されることを見出した（参照： J.S. Yuan, SiGe, GaAs, and InP Heterojunction Bipolar Transistors, John Wiley, (1999））。他は、ＩＭ３の上で物理的な装置パラメータの影響を調査し、ＩＭ３がエミッタとその接触（ＣＪＥ）と間の静電容量（capacitance of junction）に非常に敏感であるが、立ち上がりの時間、ベース抵抗および電流増幅率には敏感でないことを見出した（参照： S.A. Maas, B.L. Nelson, and D.L. Tait, “Intermodulation in heterojunction bipolar transistors.”IEEE Trans.Microwave Theory Tech., MMM-40, 442, (1992)）。ハイパードープされた材料の使用は、より高いＣＪＥを持つ構造を可能にし、それゆえに、他の重要なパラメータ（特にｆＴとｆｍａｘ）において顕著な妥協を少なくさせたまま、ＩＭ３を低減する。もう１つのグループは、線形性が低い値のＲｂ（しかし、必ずしも最も低くない）で最適化されることを観察した（参照： Vuolevi et al., The Effects of Source Impedance on the Linearity of BJT Common-Emitter amplifiers.ISCAS'2000）。ハイパードーピングすることは、例えば、外的に抵抗を加えることなどにより、Ｒｂの最適化のより大きい自由度を可能にする。したがって、ハイパードープされた材料は、装置全体のために、周波数のより広域な範囲およびパワーにおいて、改善した線形性を提供するのに用いることもできる。たとえば、ベース領域を横切って電圧低下を低減することは、電流増幅率∃のコレクタ電流ＩＣ依存性を小さくする。このことは、特に高い電流レベルで重要となる。技術的によく知られているもう１つの問題は、自己発熱と高い電流レベルに関連した他の影響との結果生じる、電流増幅率と遮断周波数の低下である（参照： J.J. Liou, Principles and Analysis of AlGaAs/GaAs Heterojunction Bipolar Transistors.Artech House, 1996）。ハイパードープされた材料で作られる装置は、実質的に、低い内部抵抗を示すことができる。低い内部抵抗は、自己発熱とその影響を減らす。
【０１３３】
もう一度、図５Ｂを参照すると、バイポーラトランジスタの単純化された等価回路モデルが示されている。図５Ｂで、界面５１１を横切る接触抵抗と静電容量とは、図式的に抵抗５１１Ａとコンデンサ５１１Ｂとでそれぞれ表され、同じように、界面５２１を横切る接触抵抗５２１Ａと静電容量５２１Ｂ、および、界面５３１を横切る接触抵抗５３１Ａと静電容量５３１Ｂで表される。エミッタ領域の幅を横切って集積されるバルク抵抗は、抵抗と５１７Ａ、５１７Ｂとして分配されて示される。同じように、ベース領域の幅を横切って統合されるバルク抵抗は、抵抗５２７Ａ、５２７Ｂとして分配されて示される。エミッタベース接合を横切るバルク静電容量は、容量５２０Ａ、５２０Ｂとして分配されて示される。同様に、ベース−コレクタ接合を横切るバルク静電容量は、容量５２１Ａ、５２１Ｂとして分配されて示される。ベース領域に沿った横の抵抗は、抵抗５２５Ａ、５２５Ｂとして分配されて示される。そして、コレクタ領域に沿った横の抵抗は、抵抗５３５Ａ、５３５Ｂとして分配されて示される。
【０１３４】
トランジスタおよびそれに関連のある装置の制御周波数を改善する１つの方法が、上述したように、ベース領域またはベースと類似した領域に、ハイパードープされた材料を使用することである。もう１つの方法は、リソグラフィーによって決定されるエミッタ横範囲（lateral extent）５１５を縮小することである。いくつかの要因により、ハイパードーピングを用いるよりも高コストであるエミッタの幅を、狭くする。このことは、両方共を用いる場合でさえ、そうである。初めに、ベース領域の等価分配された回路モデルのＲＣ性質は、電流が、ベース領域の端部の方へ低・高周波数で集まる傾向があることを示している。よく知られたＡＣ電流集中効果（ＡＣ current crowding effect）は、周波数の関数として観察された電力増幅度（power gain）の低下を（少なくとも一部）説明している。従来、この問題は、エミッタ横範囲５１５をリソグラフィーによって縮小することにより処理されてきたが、エミッタ横範囲が精密になると、コストが上昇する。ハイパードープされた材料の有効性によって、５１５を縮小することなく、ベース領域（例えばレジスタ５２５Ａ、５２５Ｂ等）の横抵抗が低下する。これにより、より大きな横範囲のエミッタを、その他の点では実現可能であるよりも集中しているＤＣおよびＡＣ電流をより低減することによって用いることができる。あるいは、同じ横範囲のエミッタから集中している電流を少なく生成する。また、これらを組み合わせる。第２に、正確で高精度の装置の模型作成（ｍｏｄｅｌｉｎｇ）は、横範囲５１５がより小さくなることによってｆｍａｘが増すことを、示している。これにより、トランジスタの設計者は、通常、いずれにしても所定の（つまり手ごろな価格の）リソグラフィープロセスによって、エミッタの横範囲５１５をできるだけ小さくすることができる。つまり、横範囲５１５は、通常すでに、極小化されているだろうし、コンダクタンスに対してトレードオフするためには実際的でないということである。ハイパードープされた材料を用いることにより、エミッタ、横ベース抵抗器５２５Ａ、および、５２５Ｂの横範囲５１５の中でトレードオフを改善し、これらの状態は、同様にエミッタ、横ベース抵抗器５２５Ａ、および、５２５Ｂに応じて変化する。リソグラフィーによって規定されるエミッタ幅を縮小することによって、動作周波数を増大することができるが、この動作周波数を、リソグラフィーの特徴的なサイズを縮小する必要なくｆｍａｘをより高くするために、ベース領域での第１（または単１の）ハイパードープされた材料を用いることにより、コスト的により効率よく増大することができる。
【０１３５】
また、ハイパードープされた材料を、５１６と５２４との間の界面５２１を横切って接触抵抗５２１Ａを低減するために用いることができる。このように接触抵抗を低減することにより、エミッタおよびコレクタの電荷蓄積時間を短縮できる。その上、ハイパードーピングを、コレクタおよびエミッタの外部抵抗の低減に用いてもよい。さらに、エミッタの電荷蓄積時間ＪＥとコレクタ電荷蓄積時間ＪＣとをそれぞれ縮小する。ＪＥとＪＣとを縮小することにより、ｆＴとｆｍａｘとの動作が高まる。
【０１３６】
当業者が理解しているように、ハイパードーピングのアプリケーションは、ベース領域、オーミックコンタクトまたはトランジスタにさえも、決して限られない。むしろ、ハイパードープされた材料を、どのような領域でも多種多様な半導体装置において用いることができる。ベース領域の議論と関連して上記に開示したとおり、ハイパードープされた材料は、接触抵抗を低減し、バルク抵抗を低減し、非輻射寿命を延ばし、放射性担体寿命を延ばすか短くし、これらに続く多数の他の利益を供給する。（徹底的ではなく、徹底的であるつもりのない）議論では、以下で単一接合およびヘテロ構造トランジスタ以外の装置の設計および製造に対するハイパードーピングのアプリケーションを例証する。
【０１３７】
図６Ａおよび図６Ｂを参照する。これらの図は、本発明に従って形成されたダブルヘテロ構造発光ダイオードを示している。先行技術では、ダブルヘテロ構造発光ダイオード（ＤＨＬＥＤ）の機能が開示されている。少数担体６０１を、６００によって連結されたエミッタ領域６０３から、活性領域６０２に注入する。この少数担体を主に領域６０３から領域６０２の方向に確実に注入するために、領域６０３のバンドギャップ６４５は、概して、領域６０２のバンドギャップ６４６よりも少なくとも数倍ｋＢＴ大きい。これらの担体６０１は、多数担体６０５との再結合によって、半導体材料６０１の活性領域６０２において光子６０４を生成する。光子エネルギーは、活性領域６０２のエネルギー・バンドギャップ６４６にほぼ等しい。より広いバンドギャップ半導体６４７の閉じ込め領域６０７は、通常、少数担体の活性領域６０２での局所化を助長するために、障壁として用いられる。少数担体が再結合にかかる時間は、平均して、活性領域６０２において用いられた６０１の半導体材料の少数担体寿命６０９である。
【０１３８】
ＤＨＬＥＤのバンド図を図６Ｂに示す。６１１は伝導帯端、６１３は価電子帯端、６１５はフェルミレベルを示している。エミッタ６０３を、厚み６３３の空乏領域と厚み６３１の中性接触層とに分割できる。活性層６０２は厚み６３５を有し、閉じ込め領域６０７は厚み６３９を有し、バック接点６１５は厚み６３９を有している。金属接触部６１９は、バック接点層６１５とのオーミックコンタクトを形成する。
【０１３９】
ＤＨＬＥＤを効果的に調整できる最大周波数を、通常、小さな信号モデル（１／２ＢＪ）を用いて算出する。Ｊは、活性領域における少数担体寿命６０９である。よく知られているように、少数担体寿命は、輻射構成要素（radiative component）と非輻射構成要素（non-radiative component）とからなる。輻射構成要素は、多数担体濃度にほぼ反比例している。一方、非輻射構成要素は、この濃度（オーガ再結合）の高さに反比例するとともに、欠陥（欠陥再結合）の密度と関連付けることができる。したがって、活性領域６０２に多量のドーピングを行うことにより、少数担体寿命６０９を低減し、調整バンド幅を拡張する。しかし、上述したように、従来の発展技術では、ドーピングレベルが増大すると、過度の非輻射トラップが生じていた。（従来技術を用いて）ドーピングレベルが高い場合、これらの非輻射トラップは、通常、少数担体寿命に影響し、効率を下げた。
このような非輻射トラップ形成を、ハイパードーピングが回避する。図６Ａおよび図６Ｂを参照しながら、ＤＨＬＥＤの活性領域６０２でハイパードーピングを行うことにより、非輻射トラップを用いずに活性領域における少数担体輻射再結合寿命を低減して、ＤＨＬＥＤの上部調整バンド幅限界が上がる。すでに、高速のＤＨＬＥＤはエレクトロルミネセンスを抑制するために、スピードを重視して有効性を考慮せず、高速トラップ（fast traps）を用いた。他方、ハイパードープされたＤＨＬＥＤは、高速で高い光学的有効性を有する高速輻射再結合構成素子を備えている。したがって、同じ駆動周波数で、ハイパードープされたＤＨＬＥＤは、従来の高ドープされた高速ＤＨＬＥＤよりもはるかに明るい。さらに、ハイパードーピングは、上部接触部６００とエミッタ６０３との間の接触抵抗を低減するのと同様に、金属接触部６１９とハイパードープされたｐ型半導体接触領域６１５との間の接触抵抗を低減するという点において、ＤＨＬＥＤに有効である。さらに、ハイパードーピング層６０３・６１５は、このような装置中の電流の大部分を接触部にもっとも近い量に制限しようとする電流集中効果を低減し、装置を介する電流の流れをより均一にして光出力をより均一にすることにより、ＬＥＤの抵抗が拡大することを低減する。
【０１４０】
ハイパードーピングを、輻射再結合と非輻射再結合との比の改善に使用してもよい。これにより、理想的ではない半導体材料の放射効率を上げることができる。ＬＥＤ、レーザー、および、他の光電子装置に用いられる多くの高質の半導体が、放射効率が高く、（ハイパードープされていない）ドーピングレベルが低いことを示している一方で、材料の中には、不純物や、点欠陥、転位（dislocations）、粒界、および、表面エネルギー準位のような非輻射欠陥の背景レベルが高く存在しているために、低い輻射再結合有効性を示すものもある。そのような材料の例として、レベルの高い背景不純物を有する半導体と、メタモルフィック成長、対応する（compliant）基板、または異なるエピ層（epilayers）と基板との間の対応する（compliant）界面層のような技術を使った格子不整合基板（lattice mismatched substrates）の上に成長したような、高密度の転位を有する多結晶半導体と、表面再結合速度の速い半導体薄膜がある。このような材料によって、ＬＥＤ、レーザー、および、他の光電子装置を製造することは、特に難しい。
上記材料によって、ハイパードーピングを、輻射再結合と非輻射再結合との比を十分に改善するために使用でき、これにより、有用な光電子装置を製造できる。つまり、ハイパードーピングによって、材料を、（制限の範囲内で）個々に指定された、材料の輻射寿命および非輻射寿命を用いて形成するということである。先行技術材料では、通常、数百ｐｓよりも短い輻射寿命のための手段を、形成できなかった。
【０１４１】
ここでは、図７を参照する。図７は、本発明に従って形成されたヘテロ接合電界効果トランジスタ（ＨＦＥＴ）を示している。上述したように、ハイパードープされたＨＦＥＴ装置を、より高速、より低温で、および／または、ハイパードープされた材料を用いずに設計された別の同等の従来技術のＨＦＥＴよりも低いＯＮ電圧で、動作するように設計できる。ＨＦＥＴは、広バンドギャップ半導体７０１と狭バンドギャップ半導体７０２との間のヘテロ接合チャネルに沿って電流の流れを制御することによって動作する。ＯＮ状態において、ソース７０３とドレイン７０４との間の電流の流れが、ハイパードープされたｎ型チャネル７０５を介して接触すると、ＨＦＥＴは、蓄積モード（accumulation mode）で動作する。ゲート接触部７０４とソース７０３との間に電圧を印加し、ｎ型チャネル７０５を空乏化して、ソース７０４とドレイン７０４との間を流れる電流を閉ざすと、ＨＦＥＴはＯＦＦ状態になる。
【０１４２】
本発明に従って、チャネル７０５用にハイパードープされた材料を用いることにより、チャネルのオン抵抗ｒｄｓが低減し、これにより、相互コンダクタンスｇｍ、単一性増幅度周波数ｆＴ、および、これと類似したｆｍａｘが増加する。さらに、ソース７０３およびドレイン７０４での接触抵抗の低減により、出力抵抗が低減し、増幅度および周波数応答を上げることができる。
【０１４３】
また、ＩＲ損失の低減が重要であるが、技術者はこのＩＲ損失を防止する他の方法を見いだした。本発明は、それらのトレードオフ（tradeoffs）の最適化を再開する。第一に、トランジスタを介したソースとドレインとの間のドライブ電流（drive current）は、伝導率と電位降下（electric potential drop）との積に等しく、それゆえに、ドーピングに対してほぼ正比例している。理想的な電界効果トランジスタは、抵抗をできるだけ他で保ちながら、ゲートに基づいて、ソースからチャネルを介してドレインへ電流を調節する。ハイパードープされた材料のゆえに担体濃度の限界が高くなることにより、ほぼ理想的なトランジスタが実現する。低いドーピングでできたトランジスタの低最適度の有限のソース抵抗によって、外部増幅度を低減できる。表記法の便宜のために、ソースが接地されていると考えれば、従来技術のみによって、トランジスタの本質的な部分（例えばゲートの下の接合部）を横切る電圧降下をさらに下げることができる。したがって、従来技術のトランジスタ増幅度は、同一基準で、本発明のトランジスタの増幅度よりも小さい。
【０１４４】
図８Ａを参照する。図８Ａは、典型的な高電子移動度トランジスタ（ＨＥＭＴ）を示している。ハイパードープすることにより、ドープされた変調電界効果トランジスタ（ＭＯＤＦＥＴ）のような電界効果トランジスタ（ＨＥＭＴとも呼ばれている）は、性能を十分に高めることができる。一般的なＭＯＤＦＥＴ構造は、基板８０１に沿って一連の半導体層を備えている。一般の基板材料は、Ｓｉ、ＧａＡｓ、ＩｎＰ、および、半導体供給会社から入手できる他の材料（特に半絶縁状のＧａＡｓ）のウェハーを含んでいる。厚み８５３を有する付加的なバッファ層８０３（例えば結晶ＧａＡｓ）は、さらに成長するために清潔でほぼ単一の結晶テンプレートを確保する必要がある場合、基板８０１上に位置していることが好ましい。設計図には、半導体層の全てが、バッファ層８０３に適合した格子であるものもある。もし存在するならば、厚み８５５の他の第１スペーサー層８０５が８０３の上に位置している。典型的なスペーサー材料は、ＡｌｘＧａ１−ｘＡｓ（ｘは、通常、２５〜３５％の範囲の定数である）だが、この層の厚さの関数である可変のＡｌモル当量（Ａｌ mole fraction）であってもよい。ウェハーボンディングが用いられる場合、層８０３、８０５、８０７、８０９、８１１、８１３、８１７，８１９、および、８２１は、異なる基板の上で成長してもよく、ボンディング工程を経て基板８０１に移されてもよい。また、これらの層の格子定数は、基板とは無関係であることができる。もう一つの選択肢は、層８０３のメタモルフィック成長である。そのために、段階的な成長技術によって、層８０３の格子定数を、重要な結晶欠陥をスペーサー層８０５にもたらすことなく、スペーサー層８０５と互換性を持つ格子定数に徐々に変える。第３の選択肢は、必ずしも基板８０１の格子に整合するというわけではない高質エピ層が成長するために、エピタキシャルな横の拡張成長（ＥＬＯ）といった技術を利用することである。
第４の選択肢では、スーパーストレート技術（superstrate technologies）を利用する。この技術は、非常に高質の化合物半導体層が格子不整合基板に沿って成長する。この成長は、通常、基板によく接着でき、同時にスーパーストレートに対して格子テンプレートをよく適合できる、ある種の対応した界面層を用いることにより生じる。たとえば、このようなスーパーストレート技術によって、ＧａＡｓの高質エピ層がシリコン基板上に成長できることが好ましく、非常に大きい面積のスーパーストレートが実現され、スーパーストレートは、シリコン回路に簡単にモノリシックに集積できる。
【０１４５】
他の第１ドーピング層８０７は、厚み８５７を有しており、デルタドーピング（delta doping）を用いた装置中の半導体の単一の分子層と同じくらい薄くてもよい。他の第２スペーサー層８０９は、厚み８５９を有しており、８０７の上に位置している。厚み８６１のチャネル領域８１１は、８０９の上に位置している。チャネル内での担体の散乱（scattering）による抵抗を最小にするために、チャネル領域を形成する材料は、通常、ドープされておらず、高い担体移動度を有している。チャネル材料も準整合的な構成を持つならば、装置はより良い性能で動作する。チャネル結晶に生じる歪みは、バンドオフセットおよび増加した移動度から生じることが好ましい。厚み８６３の他の第３スペーサー層８１３は、厚み８６５の他の第２ドーピング層８１５とチャネルとを分離している。この厚み８６５は、デルタドープ装置（delta doped divice）中の単分子層と同じくらい薄い。厚み８６７のゲート層８１７は、ドーピング層の上に位置している。厚み８６９の接触層８１９は、ゲート層８１７の上に位置している。
【０１４６】
個々のＭＯＤＦＥＴ設計は、他の層を備えていてもよいが、このような層（これらの存在、不在または程度（ordering））の詳細は、本発明がＭＯＤＦＥＴの設計または製造をどのように改善するかを理解する際に重要でない。基本的には、全てのＭＯＤＦＥＴ設計は、チャネル８１１、少なくとも１つのドーピング層８１５（または８０７）、および、ゲート層８１７を含んでいる。通常、各層は、幾つかの半導体材料特性（例えばバンドギャップ、ドーピング、電子親和力、格子定数、または、これらのパラメータの組み合わせ）によって、他の層とは異なっている。各層内で、これらのパラメータを、装置内の位置の関数として変えてもよい。
【０１４７】
ＭＯＤＦＥＴの１つの典型的な変型例では、チャネル８１１は、歪んだ格子を周囲の半導体と比較して示している準整合な半導体領域から成る。準整合な領域を含むＭＯＤＦＥＴは、通常、準整合な高電子移動度トランジスタ（ｐＨＥＭＴ）と呼ばれている。
【０１４８】
また、ＭＯＤＦＥＴを、エッチングによって接触層８１９を介してゲート層８１７の中に形成する。ゲート８２３を、ゲート層の上端に配置する。また、接触部８２１・８２２を、接触層８１９に沿って堆積し、従来どおり、チャネル８１１との低い抵抗オーミックコンタクトを形成するために、接触層８１９、ゲート層８１７、ドーピング層８１５、および、スペーサー層８１３を介して合金にする。標準的な電界効果トランジスタ用語では、１つの接触部８２１をソースと呼び、他の接触部８２２をドレインと呼んでいる。ゲートに印加された電圧は、チャネルの伝導率を調整するために、すなわち、ＭＯＤＦＥＴの出力特性を調整するために、用いられる。チャネルの電流は、電子移動度と、担体密度と、ソース８２１とドレイン８２２との接触部を横切る供給された電界との積に対して比例している。担体密度を、近接するドープされた領域８１５・８０７の分数（fraction）に平衡することができる。このことは、もし、チャネル８１１が１００ｎｍの厚み８６１を有し、かつ、近接する領域８１５・８０７を１０２０ｃｍ−３のｐ型ドーパントにハイパードープする場合、チャネルに、１０１５ｃｍ−２まで負荷がかかることを、意味している。ＭＯＤＦＥＴ装置設計は、ドーピング層８０７・８１５をチャネル８１１から切り離すための、他のスペーサー層８０９・８１３を利用することが好ましい。これは、層８０７・８１５に限定されたドーパントから、チャネルにおける自由担体の散乱を低減するためである。ＭＯＤＦＥＴは、高い担体濃度および高い担体移動度を同時に達成でき、それゆえに、有益で高性能なトランジスタ特性を達成できる。
【０１４９】
図８Ｂを参照して、１つの典型的なＭＯＤＦＥＴ設計は、接触層８１９において低い抵抗を利用することによって性能を改善する。ソース８２１およびドレイン８２２接触部に対する接触抵抗を非常に低く形成するための１つの革新的技術によって、層８１３、８１５、８１７、および、８１９から生じる他の抵抗を用いずにチャネル層との直接的接触を達成できるように、ゲート層８１７、ドーピング層８１５、および、スペーサー層８１３を介してエッチングを行う。ソースとドレインとの接触領域は、本発明のハイパードーピング技術を用いて再成長する。図８Ｂの層は、ソース領域８９０およびドレイン領域８９１を除いて、図８Ａに示した層と同一であり、これらの領域は再成長しており、厚み８９５を有している。これらの領域で高ドープされた材料が再成長できるようにハイパードーピングを用いることにより、ソースとドレインとの接触部の抵抗を著しく低くすることができる。さらに、ハイパードーピング技術を用いている間の基板の温度が適度であることにより、装置の活性領域への損傷を少なくでき、この装置の性能が上がる。
【０１５０】
ハイパードーピングによって可能となるＭＯＤＦＥＴの第２例は、ドーピング層８０７・８１５中のドーピング濃度が増大することを用いる。これにより、より高い電荷密度を、チャネルにおいて達成できる。この電荷密度は、バンドギャップおよび電子親和力を有する層８０７、８０９、８１１、８１３、８１５、および、８１７の材料特性に応じて変化する。一般に、これら全ての層（８１１を除いて）は、チャネル８１１よりも広いバンドギャップおよび低い電子親和力を有している。層８１３・８１１の間の伝導帯オフセットは、層８０９・８１１間のオフセットと同様に、量子井戸（quantum well）を形成する。この井戸は、ドーピング層８１５・８０７によって発生した自由電子を閉じ込める。従来のようにドープされた材料が供給できるよりも多くの電荷を閉じ込めるには十分に深い井戸を備えた装置は、ハイパードーピングにより、より高い密度の電子を井戸へ移動できる。これにより、ｎ型チャネルＭＯＤＦＥＴの性能を著しく改善する。さらに、ハイパードーピング技術はまた、加熱処理工程および上昇温度動作の間にドーパントの結晶の質を上げ、ドーパントの拡散を低減することにより、装置の性能を改善する。
【０１５１】
一般（generality）の損失なしで、同様の結果を、ｐ型ドーピングによって達成できる。このｐ型ドーピングにより、層８０７、８０９、８１１、８１３、８１５、および、８１７は、チャネル８１１よりも広いバンドギャップと高い電子親和力を有する。層８１３・８１１間の価電子帯オフセットは、層８０９・８１１間のオフセットと同様に、ドーピング層８１５・８０７によって生じた自由ホール（free holes）を閉じ込める量子井戸を、形成する。電流の材料を形成できるよりも多くの電荷を閉じ込めるには十分に深い井戸を備えた装置において、ハイパードーピングにより、より高い密度のホール（holes）を井戸へ移動できる。そして同様に、ｐ型チャネルＭＯＤＦＥＴ装置の性能がかなり改善される。一般に、回路性能を改善して効率をより上げるために、ｐ型チャネルＭＯＤＦＥＴおよびｎ型チャネルＭＯＤＦＥＴを、相補的なトランジスタ回路にに結合することが好ましい。
【０１５２】
本発明によって、同時に取り組むいくつかの難解な要因により、特定のＦＥＴを特別な状況下でより高い周波数で駆動するために設計できる。本発明によって供給される上昇したドーピング濃度ににより、材料を、増加した二次元電子ガスのシート・担体濃度（ｎｓ）にすることができる。より高いｎｓは、クーロン散乱を低減し、したがって担体移動度を増加させる。相互コンダクタンス（ｇｍ）も、ｎｓによって増加する。これにより、ｆＴをも、それがｇｍ／Ｃｇｓに対してほぼ比例しているので増大することができる。ここで、Ｃｇｓはゲート・ソース間静電容量である。本当に、可能な最大増幅度がｆＴによって増加するので、より高いｎｓを、与えられたどの周波数でも、より高い電流増幅度を引き出すために利用することができる。当業者の認識では、Ｃｇｓはドーピングの増加とともに増大するが、通常、（例えば、ＡｌＧａＡｓ層を薄くすることによって）与えられたピンチオフ（pinch-off）電圧を維持するために、設計のトレードオフによって一定に保たれる。低減されたソース・ドレインの寄生抵抗と他の利点とともに、これらの改善されたパラメータを、設計、および／または、優れた電子装置の使用、回路、および、それらのシステム、を実現するために、個々に、または、それらを組み合わせて利用することができる。
【０１５３】
ハイパードープされたＨＥＭＴは、特に論理回路応用に有利である。特定のピンチオフ電圧を保つ必要があるため、一般に、ハイパードーピングにより、ｇｍの高い、Ｃｇｓの高い装置が製造される。このような装置は、寄生的な内部結合静電容量にあまり敏感ではなく、したがってより速く動作できる。それに加えて、ハイパードーピングにより、ピンチオフ電圧を損なうことなく、ゲート長をより短くし、したがって、速度動作をより高めることができる。
【０１５４】
この開示によって工程方法（process recipes）だけではなくずっと多くのことを提供するために、著しい努力をおこなったということを、当業者は理解するだろう。さらには、本発明の全範囲を完全に認識できるように、そして、ハイパードーピングの非常に多くの仕様によって、本発明者は、基礎を成す物理を詳細に説明しようとした。しかし、読者はハイパードーピングが新しい技術であり、工程に関する本発明者の理論の１００％が正しいわけではないという可能性が存在するということを理解する必要がある。本発明がどのようにまたはなぜ正しく機能するのかという理解における間違いや隔たりが、特許の妥当性を侵すものではないことに、注意することが重要である。参照：Newman v. Quigg, 720 F. 2d 1565, 1570 (Fed. Cir. 1983)（本発明者はその本発明の実際的な効果が停止する科学的な原則を理解する必要がない、ということは自明である。）
さらに、３５ Ｕ．Ｓ．Ｃ． §１２０等によって認められているように、本発明および継続性のある出願を介して、出願人が、本発明の全ての側面、特徴、および、応用に対する権利を求め、最終的には受けようとしていることに、注意すべきである。したがって、出願人が、この出願に開示されてはいるが現在は権利主張されていない全ての潜在的に特許性のある内容を、放棄した、または、放棄するつもりであると推測すべきではない。この事に関して、潜在的な侵害者は、出願人が他の１つまたは複数の出願を有していてもよいと、特に理解すべきである。また、そのような他の出願は類似しているか、異なっているか、より狭いかより幅広い請求項を含んでいてもよく、このような他の出願のうちの１つまたは複数は、認可より前の未出版として示されていてもよいということを、特に理解すべきである。
【図面の簡単な説明】
【０１５５】
本発明の種々の面、特徴、利点および応用は、具体的な実施例の説明に関連して記述されており、この説明は、一連の添付した図面とともに読まれるよう意図されている。
【図１】ドーパント補償のための担体濃度飽和の特定の特性を概念的に示した図である。
【図２】図２Ａは、高いドーピングレベルにおいて、本発明対従来技術での、成長温度の機能としての再結合チャンネル確率を概念的に表す図である。図２Ｂは、いくつかの先行技術と典型的な本発明の材料のために担体寿命をプロットする図である。図２Ｃは、本発明の工程を使って製作される模範的なテスト構造を表す図である。
【図３】オーミックコンタクトをつくるための先行技術工程を表す図である。
【図４】図４Ａは、本発明に従って作られるトンネリング・オーミックコンタクトを表す図である。図４Ｂは、光学のミラーとして、トンネルオーミック接合（図４Ａの）の代替の利用を示す図である。図４Ｃは、本発明に従って作られるトンネリング・オーミックコンタクトのためのバンド図を示す図である。
【図５】図５Ａは、本発明に従って作られる二極式トランジスタの概念上の横断面を示す図である。図５Ｂは、図５Ａで表されるトランジスタ寄生（transistor parasitics）の単純化された等価回路モデルを示す図である。
【図６】図６Ａは、本発明に従って作られる二重ヘテロ構造発光ダイオードを示す図である。図６Ｂは、図６Ａで表される装置のためのバンド図を示す図である。
【図７】本発明に従って作られる電界効果トランジスタを示す図である。
【図８】本発明に従って作られる典型的な高電子移動度トランジスタを示す図である。（もちろん、それらとして通常の熟達した技術で評価される。図面の多くは、概念上の簡略化を含んで、正確な数または正確な形を示すものではない。）

Claims (126)

  1. 少なくとも１つの陰イオンと、少なくとも１つの陽イオンと、選択されたドーパントとを供給している間、および、酸素原子と、酸素活性種と、酸素分子と、酸素を含有するまたは生成する化合物と、物質とに対して低い背景圧力を維持している間、成長室を中程度の基板温度で制御する、エピタキシャルな成長工程を用いてハイパードープされた半導体材料を製造するための方法。
  2. ドーパント原子および陰イオン原子を、少なくとも１つの陽イオン要素と少なくとも１つの陰イオン要素とを含んだ化合物半導体材料に導入した結果、生じたハイパードープされた半導体材料中に陰イオン原子が過剰になり、ドーパント原子のほぼ全てが、陽イオン代替サイトに沿って位置しており、少数担体再結合が、輻射再結合の影響を受ける、ハイパードープされた複合半導体材料の製造方法。
  3. 上記陰イオン原子、陽イオン原子、および、ドーパント原子を供給する間、および、酸素原子、酸素活性種、酸素分子、および、酸素を含有しているまたは生成する化合物、および、他の汚染材料、に対して低い背景圧力を維持する間、成長室を中程度の基板温度で制御するという導入ステップを有する、請求項２に記載の方法。
  4. 上記導入ステップでは、上記化合物半導体材料にドーパント原子および過剰な陰イオン原子を注入し、更に急速熱処理を実施する、請求項２に記載の方法。
  5. ｘとｙとの間の陰イオンモル当量濃度が過剰であり、ドーパント原子のほぼ全てが、陽イオン代替サイトにあり、少数担体再結合が輻射再結合の影響を受ける、少なくとも１つの陽イオン成分、少なくとも１つの陰イオン成分、および、選択されたドーパントを含んだハイパードープ化合物半導体材料。
  6. Ａｓを含んだグループＩＩＩ−Ｖ化合物半導体材料の場合、ｘが、約１ｘ１０１８ｃｍ−３であり、ｙが、約１ｘ１０１６ｃｍ−３である、請求項５に記載のハイパードープされた化合物半導体材料。
  7. ハイパードープされた化合物半導体材料の領域と、上記領域に電気的に接続された電気的に伝導性の要素とを備えた、電気的接触部。
  8. 表面を不動態化するための化合物半導体材料の表面に配置されたハイパードープされた化合物半導体材料を含んだ領域を含んだ、化合物半導体材料の不動態化された表面。
  9. 電気装置を含んだ少なくとも１つの層が、ハイパードープされた化合物半導体材料を含んでいる、少なくとも１種類の化合物半導体材料を含んだ電気装置。
  10. トランジスタを含み、少なくとも１つの層が上記トランジスタのベースとして機能する、請求項９に記載の電気装置。
  11. トランジスタを含み、少なくとも１つの層が上記トランジスタのチャネルとして機能する、請求項９に記載の電気装置。
  12. 発光装置を含んだ、請求項９に記載の電気装置。
  13. 少なくとも１つの層が、組成的に傾斜したハイパードープされた化合物半導体材料を含んでいる、請求項９に記載の方法。
  14. 通常の成長のエピタキシャル成長率で析出物または含有物を形成する傾向を示すドーパントを供給し、１μｍ／ｈｏｕｒを越える成長率で、かつ、析出物を形成せずに主として単結晶成長を可能にする成長率で、化合物半導体材料の陰イオン過多層を成長させる、ハイパードープされた化合物半導体材料の製造方法。
  15. 上記ドーパントがセレンを含んだ、請求項１４に記載の方法。
  16. 上記成長率が、約１μｍ／ｈｏｕｒ〜５μｍ／ｈｏｕｒよりも高い範囲にある、請求項１４に記載の方法。
  17. 過剰な陰イオンモル当量濃度があり、炭素原子のほぼ全てが、陽イオン代替サイトに位置しており、かつ、少数担体再結合が輻射再結合の影響を受ける、少なくとも１つの陽イオン要素と、少なくとも１つの陰イオン要素と、ドーパントとしての炭素とを含んだハイパードープされた化合物半導体材料。
  18. 上記ＭＢＥ工程を中程度の基板温度で制御し、上記ＭＢＥ工程の間、酸素原子、酸素活性種、酸素分子、および、酸素を生成するまたは含んでいる化合物、および、酸素物質に対して、極めて高い真空状態を維持する、ドープされた半導体材料を分子線エピタキシー（ＭＢＥ）プロセスを用いて製造するための改善された方法。
  19. 上記ＭＢＥ工程の間、極めて高い真空状態が、酸素原子、酸素活性種、酸素分子、および、酸素を生成するまたは含んでいる化合物、および酸素物質に対して、１０−９ｔｏｒｒよりも小さい分圧が保たれる、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  20. 上記ＭＢＥ工程の間の極めて高い真空状態を維持することにより、酸素原子、酸素活性種、酸素分子、および、酸素を生成するまたは含んでいる化合物、および、酸素物質に対して、５ｘ１０−１１ｔｏｒｒよりも小さい分圧が保たれる、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  21. 上記ＭＢＥ工程の間に極めて高い真空状態を維持することにより、酸素原子、酸素活性種、酸素分子、および、酸素を生成するまたは含んでいる化合物、および、酸素物質に対して、１０−１１ｔｏｒｒよりも少ない分圧が保たれる、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  22. 上記ＭＢＥ工程の間に極めて高い真空状態を維持することにより、ドープされた半導体材料のエレクトロルミネッセント変調特性の極度の劣化を避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項１８に記載のドープされた半導体材料の改善された製造方法
  23. 酸素に起因する混入物質が、Ｏ２、Ｏ―、Ｏ２−、Ｏ３ −、Ｇａ２Ｏおよび／またはＯＨ―のうちの１つまたはそれ以上を含んでいる、請求項２２に記載のドープされた半導体材料の改善された製造方法。
  24. 上記ＭＢＥ工程の間に極めて高い真空状態を維持することにより、ドープされた半導体材料を用いて非輻射再結合チャネルを劣化させる性能の形成を避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  25. 中程度の基板温度が３００−５５０°Ｃの範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  26. 中程度の基板温度が３５０−５００℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  27. 中程度の基板温度が３５０−３７５℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  28. 中程度の基板温度が３７５−４００℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  29. 中程度の基板温度が４００−４２５℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  30. 中程度の基板温度が４２５−４５０℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  31. 中程度の基板温度が４５０−４７５℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  32. 中程度の基板温度が４７５−５００℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  33. 中程度の基板温度が５００−５２５℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  34. 中程度の基板温度が５２５−５５０℃の範囲の温度である、請求項１８に記載のドープされた半導体材料の改善された製造方法。
  35. ほぼ酸素のない環境で、中程度の基板温度で、ハイパードープされた半導体材料を成長させる、ハイパードープされた半導体材料の製造方法。
  36. 上記ハイパードープされた半導体材料が、２ｘ１０１９ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  37. 上記ハイパードープされた半導体材料が、４ｘ１０１９ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  38. 上記ハイパードープされた半導体材料が、６ｘ１０１９ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  39. 上記ハイパードープされた半導体材料が、８ｘ１０１９ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  40. 上記ハイパードープされた半導体材料が、１ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  41. 上記ハイパードープされた半導体材料が、１．２ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  42. 上記ハイパードープされた半導体材料が、１．４ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  43. 上記ハイパードープされた半導体材料が、１．６ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  44. 上記ハイパードープされた半導体材料が、１．８ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  45. 上記ハイパードープされた半導体材料が、２．０ｘ１０２０ｃｍ−３よりも高い濃度でＢｅをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  46. 上記ハイパードープされた半導体材料が、１ｘ１０２０ｃｍ−３よりも高い濃度でＣをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  47. 上記ハイパードープされた半導体材料が、２ｘ１０２０ｃｍ−３よりも高い濃度でＣをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  48. 上記ハイパードープされた半導体材料が、１ｘ１０１９ｃｍ−３よりも高い濃度でＳｉをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  49. 上記ハイパードープされた半導体材料が、１ｘ１０２０ｃｍ−３よりも高い濃度でＭｇをドープしたＧａＡｓである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  50. 上記ハイパードープされた半導体材料が、４ｘ１０１８ｃｍ−３よりも高い濃度でＢｅをドープしたＩｎＰである、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  51. 更に、上記ハイパードープされた半導体材料を高温で急速熱処理し、次に、上記材料を急速冷却する、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  52. 更に、上記ハイパードープされた半導体材料を高温で急速熱処理し、次に、上記材料を急速冷却する、請求項５１に記載のハイパードープされた半導体材料の製造方法。
  53. 中程度の基板温度が３００−５５０℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  54. 中程度の基板温度が３００−５００℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  55. 中程度の基板温度が３５０−３７５℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  56. 中程度の基板温度が３７５−４００℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  57. 中程度の基板温度が４００−４２５℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  58. 中程度の基板温度が４２５−４５０℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  59. 中程度の基板温度が４５０−４７５℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  60. 中程度の基板温度が４７５−５００℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  61. 中程度の基板温度が５００−５２５℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  62. 中程度の基板温度が５２５−５５０℃の範囲である、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  63. ほぼ酸素のない環境で、ハイパードープされた半導体材料が成長することにより、酸素に起因する混入物質の分圧を１０−９ｔｏｒｒよりも小さく維持する、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  64. ほぼ酸素のない環境で、ハイパードープされた半導体材料が成長することにより、酸素に起因する混入物質の分圧が１０−１０ｔｏｒｒより小さく保たれる、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  65. ほぼ酸素のない環境で、ハイパードープされた半導体材料が成長することにより、ハイパードープされた半導体材料のエレクトロルミネッセンスの実質的な劣化を避けるには十分小さく、酸素に起因する混入物質の分圧が保たれる、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  66. ほぼ酸素のない環境で、ハイパードープされた半導体材料が成長することにより、半導体材料を用いた非輻射再結合チャネルを劣化する性能の形成を避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項３５に記載のハイパードープされた半導体材料の製造方法。
  67. 半導体装置の改善された製造方法において、従来技術の担体飽和限界を越え、かつ、ドーパント濃度用の従来技術の速度以下の非輻射再結合速度を超えた上記ドーパント濃度を用いてハイパードープされた領域を形成する化学量論を用いた中程度の基板温度のＭＢＥ工程を用いて、上記ハイパードープされた領域が成長することにより、（ｉ）ベース領域、（ｉｉ）エミッタ領域、（ｉｉｉ）接触領域、（ｉｖ）チャネル領域、（ｖ）ソース領域、（ｖｉ）ドレイン領域、（ｖｉｉ）ゲート領域、（ｖｉｉｉ）ボディ領域、（ｉｘ）バルク領域、（ｘ）活性領域、または、（ｘｉ）コレクタ領域のうちの少なくとも１つをハイパードーピングする方法。
  68. さらに、中程度の基板温度のＭＢＥ工程を用いて、ハイパードープされた領域が成長することにより、上記ＭＢＥ工程の間にほぼ酸素のない環境が保たれる、請求項６７に記載の半導体装置の改善された製造方法。
  69. 上記ＭＢＥ工程の間、ほぼ酸素のない環境が保たれることにより、酸素に起因する混入物質に対して、２ｘ１０−９Ｔｏｒｒよりも小さい分圧が保たれる、請求項６８に記載の半導体装置の改善された製造方法。
  70. 上記ＭＢＥ工程の間に、ほぼ酸素のない環境が保たれることにより、酸素に起因する混入物質に対して、５ｘ１０−１０ｔｏｒｒより小さい分圧が保たれる、請求項６８に記載の半導体装置の改善された製造方法。
  71. 上記ＭＢＥ工程の間に、ほぼ酸素のない環境が保たれることにより、ハイパードープされた半導体材料のエレクトロルミネッセンスの実質的な劣化を避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項６８に記載の半導体装置の改善された製造方法。
  72. 上記ＭＢＥ工程の間に、ほぼ酸素のない環境が保たれることにより、ハイパードープされた半導体材料における非輻射再結合チャネルを劣化させる性能の形成を避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項６８に記載の半導体装置の改善された製造方法。
  73. 上記ハイパードーピングステップでは、製造された半導体装置において、（ａ）より高い駆動速度、（ｂ）より低いＲＣ時定数、（ｃ）より大きいパワー効率、（ｄ）より低いパワー損失、（ｅ）より良い脱熱、（ｆ）より高い負荷サイクル、（ｇ）より低い閾値電圧、（ｈ）優れた制御電圧、（ｉ）より低い閾値電流、（ｊ）より高い増幅度、（ｋ）より高い安定性、（ｌ）より高い放射分析の効率、（ｍ）より高い量効率、（ｎ）より高い光度測定の効率、（ｏ）より高い輝度、（ｐ）より速いエレクトロルミネセンス、（ｑ）より高い緩和振動頻度、（ｓ）より低い相対的な強度雑音、（ｔ）より低い波長拡散、（ｕ）最適化された波長重心、および／または、（ｖ）改善された装置対装置の再現性の少なくとも１つが生じる、請求項６７に記載の半導体装置の改善された製造方法。
  74. 上記ハイパードーピングステップでは、製造された半導体装置において、（ａ）より早い動作速度、（ｂ）より低いＲＣ時定数、（ｃ）より大きいパワー効率、（ｄ）より低いパワー損失、（ｅ）よりよい脱熱、（ｆ）より高い負荷サイクル、（ｇ）より低い閾値電圧、（ｈ）より優れた制御電圧、（ｉ）より低い閾値電流、（ｊ）より高い増幅度、（ｋ）より高い安定性、（ｌ）より高い放射分析の効率、（ｍ）より高い量効率、（ｎ）より高い光度測定の効率、（ｏ）より高い輝度、（ｐ）より速いエレクトロルミネセンス、（ｑ）より高い緩和振動周波数、（ｓ）より低い相対的な強度雑音、（ｔ）より低い波長拡散、（ｕ）最適化された波長重心、および／または、（ｖ）改善された装置対装置の再現性の少なくとも２つが生じる、請求項６７に記載の半導体装置の改善された製造方法。
  75. 上記ハイパードーピングステップでは、製造された半導体装置において、（ａ）より早い動作速度、（ｂ）より低いＲＣ時定数、（ｃ）より大きいパワー効率、（ｄ）より低いパワー損失、（ｅ）よりよい脱熱、（ｆ）より高い負荷サイクル、（ｇ）より低い閾値電圧、（ｈ）より優れた制御電圧、（ｉ）より低い閾値電流、（ｊ）より高い増幅度、（ｋ）より高い安定性、（ｌ）より高い放射分析の効率、（ｍ）より高い量効率、（ｎ）より高い光度測定の効率、（ｏ）より高い輝度、（ｐ）より速いエレクトロルミネセンス、（ｑ）より高い緩和振動周波数、（ｓ）より低い相対的な強度雑音、（ｔ）より低い波長拡散、（ｕ）最適化された波長重心、および／または、（ｖ）改善された装置対装置の再現性の少なくとも３つが生じる、請求項６７に記載の半導体装置の改善された製造方法。
  76. 中程度の基板温度ＭＢＥ工程によって、ハイパードープされた領域が成長することにより、基板温度３３０−５３０℃の範囲でＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  77. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度３３０−３５０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  78. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度３５０−３７０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  79. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度３７０−３９０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  80. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度３９０−４１０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  81. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度４１０−４３０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  82. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度４３０−４５０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  83. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度４５０−４７０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  84. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度４７０−４９０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  85. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度４９０−５１０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  86. 中程度の基板温度ＭＢＥ工程によって、上記ハイパードープされた領域が成長することにより、基板温度５１０−５３０℃の範囲で少なくとも１つのＭＢＥ工程を制御する、請求項６７に記載の半導体装置の改善された製造方法。
  87. （ｉ）周期表のグループＩＩＩａからの１つまたはそれ以上の陽イオンと、周期表のグループＶａからの１つまたはそれ以上の陰イオンとからなるマトリックス材料、および、（ｉｉ）ドーパントを、ＭＢＥ室において組み合わせ、
    （ｉ）マトリックス材料とドーパントとの選択された組み合わせ用の担体飽和限界よりも大きいドーパント濃度、および、（ｉｉ）基板温度範囲を３つに分割した真ん中の温度帯において、選択されたマトリックス材料が成長できるＭＢＥ室の基板温度を特徴とする、ハイパードープされた半導体材料を製造する方法。
  88. 上記陽イオンが、Ｇａ、Ｉｎ、ＡＬ、Ｂ、および／または、または、Ｔｌを含む一覧表のうちの１元素を含んでいる、請求項８７記載の方法。
  89. 上記陰イオンが、Ａｓ、Ｓｂ、Ｐ、Ｎ、および／または、Ｂｉを含んだ一覧表のうちの１元素を含んでいる、請求項８７に記載の方法。
  90. 上記ドーパントが、Ｓｉ、Ｇｅ、Ｃａ、Ｓ、Ｓｎ、Ｃ、Ｂｅ、Ｓｅ、Ｚｎ、Ｍｇ、Ｔｅ、および／または、Ｃｄを含んだ一覧表のうちの１元素を含んでいる、請求項８７に記載の方法。
  91. 上記マトリックス材料が、周期表のグループＩＩｂのうちの１つまたはそれ以上の元素からなる陽イオンと、周期表のグループＶＩａのうちの１つまたはそれ以上の元素からなる陰イオンとを組み合わせており、上記ドーパントが浅いドナーまたはアクセプタを含んでいる、請求項８７に記載の方法。
  92. 上記ＭＢＥ室の中で、ほぼ酸素がない環境が保たれることを特徴とする、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  93. ほぼ酸素がない環境が保たれることにより、ＭＢＥ室の中で超高真空状態を維持する、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  94. ほぼ酸素がない環境が保たれることにより、酸素に起因する混入物質に対して２ｘ１０−１０ｔｏｒｒよりも少ない分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  95. ほぼ酸素がない環境が保たれることにより、酸素に起因する混入物質に対して７．５ｘ１０−１１ｔｏｒｒよりも少ない分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  96. ほぼ酸素がない環境が保たれることにより、酸素に起因する混入物質に対して３．５ｘ１０−１１ｔｏｒｒよりも少ない分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  97. ほぼ酸素がない環境が保たれることにより、酸素に起因する混入物質に対して１０−１１ｔｏｒｒよりも少ない分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  98. ほぼ酸素がない環境が保たれることにより、ドープされた半導体材料のエレクトロルミネッスセンスの劣化を非輻射再結合中心部の形成によって避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  99. ほぼ酸素がない環境が保たれることにより、ハイパードープされた半導体材料の非輻射再結合チャネルを劣化させる性能を実質的に形成することを避けるには十分に低い、酸素に起因する混入物質の分圧が保たれる、請求項９２に記載のハイパードープされた半導体材料の製造方法。
  100. 上記ＭＢＥ室の基板温度が３１０−３２５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  101. 上記ＭＢＥ室の基板温度が３２５−３４０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  102. 上記ＭＢＥ室の基板温度が３４０−３５５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  103. 上記ＭＢＥ室の基板温度が３５５−３７０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  104. 上記ＭＢＥ室の基板温度が３７０−３８５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  105. 上記ＭＢＥ室の基板温度が３８５−４００℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  106. 上記ＭＢＥ室の基板温度が４００−４１５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  107. 上記ＭＢＥ室の基板温度が４１５−４３０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  108. 上記ＭＢＥ室の基板温度が４３０−４４５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  109. 上記ＭＢＥ室の基板温度が４４５−４６０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  110. 上記ＭＢＥ室の基板温度が４６０−４７５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  111. 上記ＭＢＥ室の基板温度が４７５−４８０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  112. 上記ＭＢＥ室の基板温度が４８０−４９５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  113. 上記ＭＢＥ室の基板温度が４９５−５１０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  114. 上記ＭＢＥ室の基板温度が５１０−５２５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  115. 上記ＭＢＥ室の基板温度が５２５−５４０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  116. 上記ＭＢＥ室の基板温度が５４０−５５５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  117. 上記ＭＢＥ室の基板温度が５５５−５７０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  118. 上記ＭＢＥ室の基板温度が５７０−５８５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  119. 上記ＭＢＥ室の基板温度が５８５−６００℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  120. 上記ＭＢＥ室の基板温度が６００−６１５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  121. 上記ＭＢＥ室の基板温度が６１５−６３０℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  122. 上記ＭＢＥ室の基板温度が６３０−６４５℃の範囲にある、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  123. さらに続いて、高温アニ−ルステップを少なくとも１回、および、急速冷却ステップを行うことを特徴とする、請求項８７に記載のハイパードープされた半導体材料の製造方法。
  124. ハイパードープされた半導体材料の製造方法であって、
    （ｉ）濃度が２ｘ１０１９ｃｍ−３よりも高いＢｅ、（ｉｉ）濃度が４ｘ１０１９ｃｍ−３よりも高いＢｅ、（ｉｉｉ）濃度が１ｘ１０２０ｃｍ−３よりも高いＣ、（ｉｖ）濃度が２ｘ１０２０ｃｍ−３よりも高いＣ、（ｖ）濃度が１ｘ１０１９ｃｍ−３よりも高いＳｉ、または、（ｖｉ）濃度が１０２０ｃｍ−３よりも高いＭｇから選択されたドーパントをドープしたＧａＡｓが成長するステップと
    （ａ）３００−３１０℃、（ｂ）３１０−３２０℃、（ｃ）３２０−３３０℃、（ｄ）３３０−３４０℃、（ｅ）３４０−３５０℃、（ｆ）３５０−３６０℃、（ｇ）３６０−３７０℃、（ｈ）３７０−３８０℃、（ｉ）３８０−３９０℃、（ｊ）３９０−４００℃、（ｋ）４００−４１０℃、（ｌ）４１０−４２０℃、（ｍ）４２０−４３０℃、（ｎ）４３０−４４０℃、（ｏ）４４０−４５０℃、（ｐ）４５０−４６０℃、（ｑ）４６０−４７０℃、（ｒ）４７０−４８０℃、（ｓ）４８０−４９０℃、（ｔ）４９０−５００℃、（ｕ）５００−５１０℃、（ｖ）５１０−５２０℃、（ｗ）５２０−５３０℃、（ｘ）５３０−５４０℃、または、（ｙ）５４０−５５０℃から選択された中程度の基板温度で駆動されるＭＢＥ工程を使用するステップと、
    上記ＭＢＥ工程の間、（ｉ）２ｘ１０−１０ｔｏｒｒ未満、（ｉｉ）１０−１０ｔｏｒｒ未満、（ｉｉｉ）５ｘ１０−１１ｔｏｒｒ未満、（ｉｖ）２ｘ１０−１１ｔｏｒｒ未満、（ｖ）１０−１１ｔｏｒｒ未満、（ｖｉ）５ｘ１０−１２ｔｏｒｒ未満、または、（ｖｉｉ）２ｘ１０−１２ｔｏｒｒ未満の中から選択された、酸素に起因した混入物質の低分圧が保たれる方法。
  125. 中程度の基板温度で結晶成長が行われる間に上記材料の化学量論の制御を伴い、バンドギャップが１．３ｅＶを超えている、限界ドーパントレベルが高いワイドバンドギャップ半導体材料の製造方法。
  126. 中程度の基板温度で結晶成長が行われる間に上記材料の化学量論の制御を伴い、バンドギャップが１．３ｅＶを超えている、ドーパントの単体飽和濃度が高いワイドバンドギャップ半導体材料の製造方法。
JP2003539087A 2001-10-22 2002-10-22 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置 Pending JP2005508077A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US34105101P 2001-10-22 2001-10-22
US35050302P 2002-01-22 2002-01-22
PCT/US2002/033670 WO2003036697A2 (en) 2001-10-22 2002-10-22 Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices

Publications (1)

Publication Number Publication Date
JP2005508077A true JP2005508077A (ja) 2005-03-24

Family

ID=26992358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003539087A Pending JP2005508077A (ja) 2001-10-22 2002-10-22 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置

Country Status (6)

Country Link
US (2) US7179329B2 (ja)
JP (1) JP2005508077A (ja)
CN (1) CN100359638C (ja)
HK (1) HK1077119A1 (ja)
SG (1) SG157960A1 (ja)
WO (1) WO2003036697A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110396719A (zh) * 2019-07-08 2019-11-01 江苏拓正茂源新能源有限公司 一种提高硅锭少子寿命的方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647041B1 (en) * 2000-05-26 2003-11-11 Finisar Corporation Electrically pumped vertical optical cavity with improved electrical performance
SG157960A1 (en) * 2001-10-22 2010-01-29 Univ Yale Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US7179731B2 (en) * 2002-01-22 2007-02-20 Eric Harmon Hypercontacting
US6953740B2 (en) * 2002-03-15 2005-10-11 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
US7084423B2 (en) * 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2004241711A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2005043587A2 (en) * 2003-10-10 2005-05-12 The Regents Of The University Of California Design methodology for multiple channel heterostructures in polar materials
US7093211B1 (en) * 2003-11-03 2006-08-15 General Electric Company Techniques for modeling current spreading uniformity in light emitting diodes
JP4539105B2 (ja) * 2004-02-12 2010-09-08 日立電線株式会社 窒化物半導体デバイスの製造方法
JP4398780B2 (ja) * 2004-04-30 2010-01-13 古河電気工業株式会社 ＧａＮ系半導体装置
US7706692B2 (en) * 2004-09-29 2010-04-27 Finisar Corporation Consumer electronics with optical communication interface
US7548675B2 (en) * 2004-09-29 2009-06-16 Finisar Corporation Optical cables for consumer electronics
PL371753A1 (pl) * 2004-12-15 2006-06-26 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania domieszkowanych warstw epitaksjalnych InxAlyGa1-x-yN, domieszkowana warstwa epitaksjalna InxAlyGa1-x-yN i półprzewodnikowa struktura wielowarstwowa zawierająca warstwę epitaksjalną InxAlyGa1-x-yN, dla której 1 ˛ x > 0.001 a 0.999 ˛ y > 0
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7729618B2 (en) * 2005-08-30 2010-06-01 Finisar Corporation Optical networks for consumer electronics
US7860398B2 (en) * 2005-09-15 2010-12-28 Finisar Corporation Laser drivers for closed path optical cables
US7778510B2 (en) * 2006-04-10 2010-08-17 Finisar Corporation Active optical cable electrical connector
US8083417B2 (en) * 2006-04-10 2011-12-27 Finisar Corporation Active optical cable electrical adaptor
US7712976B2 (en) * 2006-04-10 2010-05-11 Finisar Corporation Active optical cable with integrated retiming
US7876989B2 (en) * 2006-04-10 2011-01-25 Finisar Corporation Active optical cable with integrated power
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
US8769171B2 (en) * 2007-04-06 2014-07-01 Finisar Corporation Electrical device with electrical interface that is compatible with integrated optical cable receptacle
US8244124B2 (en) 2007-04-30 2012-08-14 Finisar Corporation Eye safety mechanism for use in optical cable with electrical interfaces
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
US20090238308A1 (en) * 2008-03-19 2009-09-24 Crane Co. Ultra low-power transmission system
US20110133159A1 (en) * 2008-08-19 2011-06-09 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation in p-type layer
CN102187462B (zh) * 2008-10-15 2014-06-25 西门子公司 Ct系统所用检测器的检测器材料、检测器元件以及检测器
US20100244099A1 (en) * 2009-03-31 2010-09-30 Agilent Technolgies, Inc. Double heterojunction bipolar transistor having graded base region
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US9209285B2 (en) * 2009-09-17 2015-12-08 The Ohio State University Silicon-based tunneling field effect transistors and transistor circuitry employing same
US11393683B2 (en) * 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
US20190272994A1 (en) * 2009-10-14 2019-09-05 Alta Devices, Inc. High growth rate deposition for group iii/v materials
CN102939654B (zh) * 2010-06-15 2016-01-20 加州理工学院 使用多层通过量子排斥进行的表面钝化
KR101175183B1 (ko) * 2011-08-08 2012-08-17 일진머티리얼즈 주식회사 전류 확산 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
TW201312799A (zh) * 2011-09-02 2013-03-16 Syue-Min Li 發光二極體元件
US8822261B2 (en) 2011-09-26 2014-09-02 First Solar, Inc. Methods of making photovoltaic devices
WO2013119550A1 (en) 2012-02-10 2013-08-15 Alliance For Sustainable Energy, Llc Thin film photovoltaic devices with a minimally conductive buffer layer
DE102012216814A1 (de) * 2012-09-19 2014-03-20 Robert Bosch Gmbh Infrarot-Fotosensor
WO2014077895A1 (en) * 2012-11-19 2014-05-22 Alliance For Sustainable Energy, Llc Devices and methods featuring the addition of refractory metals to contact interface layers
CN111455451B (zh) * 2013-03-27 2022-02-11 北京通美晶体技术股份有限公司 半导体衬底中的可控氧浓度
CN103268852B (zh) * 2013-05-02 2015-10-21 中国科学院半导体研究所 一种超饱和掺杂半导体薄膜的制备方法
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same
US20150053259A1 (en) * 2013-08-22 2015-02-26 Plant PV P-type doping of ii-vi materials with rapid vapor deposition using radical nitrogen
US9041109B2 (en) 2013-09-19 2015-05-26 International Business Machines Corporation Field effect transistor including a recessed and regrown channel
US9425298B2 (en) 2015-01-22 2016-08-23 International Business Machines Corporation Lateral bipolar transistor
CN104752953B (zh) * 2015-03-11 2018-05-08 北京工业大学 一种GaAs基PHEMT垂直腔面发射激光器
CN105140365B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
CN105098017B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED结构及其制作方法
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10475930B2 (en) 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
TWI595653B (zh) * 2016-09-13 2017-08-11 立積電子股份有限公司 用於增加信號振幅範圍的電晶體
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
US10381456B2 (en) * 2017-05-04 2019-08-13 Texas Instruments Incorporated Group IIIA-N HEMT with a tunnel diode in the gate stack
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
CN110117744B (zh) * 2018-02-05 2021-04-09 天津大学 一种具有可调带隙的氢化-羟基化的二维半导体锗硅合金及制备方法
WO2020102200A1 (en) 2018-11-14 2020-05-22 Sun Chemical Corporation Metallic bismuth pigments
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN111024745A (zh) * 2019-11-20 2020-04-17 深圳第三代半导体研究院 一种高掺杂半导体掺杂浓度的测算方法
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111900626A (zh) * 2020-07-15 2020-11-06 苏州长光华芯光电技术有限公司 一种双有源区激光器芯片及制备方法
CN112614915B (zh) * 2020-12-29 2022-03-08 江苏宜兴德融科技有限公司 太阳能电池测试方法和太阳能电池测试中间结构
CN117468084B (zh) * 2023-12-27 2024-05-28 浙江晶盛机电股份有限公司 晶棒生长控制方法、装置、长晶炉系统和计算机设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0967198A (ja) * 1995-08-25 1997-03-11 Matsushita Electric Ind Co Ltd Ｐ型セレン化亜鉛結晶成長方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583110A (en) * 1984-06-14 1986-04-15 International Business Machines Corporation Intermetallic semiconductor ohmic contact
US5284783A (en) * 1988-10-27 1994-02-08 Fujitsu Limited Method of fabricating a heterojunction bipolar transistor
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
EP0495301A1 (en) * 1990-12-14 1992-07-22 AT&T Corp. Method for making a semiconductor laser
US5183779A (en) * 1991-05-03 1993-02-02 The United States Of America As Represented By The Secretary Of The Navy Method for doping GaAs with high vapor pressure elements
US5371399A (en) * 1991-06-14 1994-12-06 International Business Machines Corporation Compound semiconductor having metallic inclusions and devices fabricated therefrom
US5508829A (en) * 1992-12-18 1996-04-16 International Business Machines Corporation LTG AlGaAs non-linear optical material and devices fabricated therefrom
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5329257A (en) * 1993-04-30 1994-07-12 International Business Machines Corproation SiGe transferred electron device and oscillator using same
US6150677A (en) * 1998-02-19 2000-11-21 Sumitomo Electric Industries, Ltd. Method of crystal growth of compound semiconductor, compound semiconductor device and method of manufacturing the device
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6403454B1 (en) * 1999-10-29 2002-06-11 Agere Systems Guardian Corp. Silicon semiconductor devices with δ-doped layers
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
SG157960A1 (en) * 2001-10-22 2010-01-29 Univ Yale Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices
US7179731B2 (en) * 2002-01-22 2007-02-20 Eric Harmon Hypercontacting
US6809400B2 (en) * 2003-03-14 2004-10-26 Eric Harmon Composite pinin collector structure for heterojunction bipolar transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0967198A (ja) * 1995-08-25 1997-03-11 Matsushita Electric Ind Co Ltd Ｐ型セレン化亜鉛結晶成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110396719A (zh) * 2019-07-08 2019-11-01 江苏拓正茂源新能源有限公司 一种提高硅锭少子寿命的方法

Also Published As

Publication number Publication date
US20030121468A1 (en) 2003-07-03
SG157960A1 (en) 2010-01-29
HK1077119A1 (en) 2006-02-03
CN100359638C (zh) 2008-01-02
WO2003036697A2 (en) 2003-05-01
CN1608310A (zh) 2005-04-20
US7179329B2 (en) 2007-02-20
WO2003036697A3 (en) 2003-08-21
US20090064922A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
JP2005508077A (ja) 半導体材料のハイパードーピング方法、ハイパードープされた半導体材料、および、ハイパードープされた半導体装置
EP1488460B1 (en) Delta doped group III-V nitride HEMT
US8089097B2 (en) Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US4792832A (en) Superlattice semiconductor having high carrier density
US4697202A (en) Integrated circuit having dislocation free substrate
US5326992A (en) Silicon carbide and SiCAlN heterojunction bipolar transistor structures
US7315050B2 (en) Semiconductor device, semiconductor layer and production method thereof
US5599389A (en) Compound semiconductor and method of manufacturing the same
EP0507454B1 (en) Semiconductor device comprising a heterojunction bipolar transistor and method of making the same
JP4028897B2 (ja) 電界効果半導体装置
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
WO2019060737A1 (en) METALLIC ELECTRODE WITH ADJUSTABLE WORKING FUNCTIONS
US10418457B2 (en) Metal electrode with tunable work functions
EP0405832A1 (en) Doping procedures for semiconductor devices
US7126171B2 (en) Bipolar transistor
US7157749B2 (en) Bipolar transistor with a GaAs substrate and a SiGe base or collector
JPH05335346A (ja) 半導体装置及びその製造方法
JP3631600B2 (ja) 化合物半導体基板
US4948752A (en) Method of making sagfets on buffer layers
JP2999591B2 (ja) 高純度の真性層を有するＧａＡｓ素子の製造方法
Yuan et al. GaAs bipolar digital integrated circuits
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
EP0082325A2 (en) Semiconductor device comprising a metallic conductor
JPH09293854A (ja) 高濃度ドープ半導体およびその製造方法
JPH025439A (ja) 半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111