JP4539105B2 - 窒化物半導体デバイスの製造方法 - Google Patents

窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4539105B2
JP4539105B2 JP2004034357A JP2004034357A JP4539105B2 JP 4539105 B2 JP4539105 B2 JP 4539105B2 JP 2004034357 A JP2004034357 A JP 2004034357A JP 2004034357 A JP2004034357 A JP 2004034357A JP 4539105 B2 JP4539105 B2 JP 4539105B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
type
semiconductor device
manufacturing
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004034357A
Other languages
English (en)
Other versions
JP2005225693A (ja
Inventor
序章 藤倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004034357A priority Critical patent/JP4539105B2/ja
Publication of JP2005225693A publication Critical patent/JP2005225693A/ja
Application granted granted Critical
Publication of JP4539105B2 publication Critical patent/JP4539105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、n型窒化物半導体中の電子濃度を再現性良く所望の値に制御することが可能な窒化物半導体デバイスの製造方法に関するものである。
GaN、AlGaN、GaInNなどの窒化物半導体は、赤色から紫外線の発光が可能な発光素子用材料として注目を集めている。
窒化物半導体を用いてデバイスを構成する場合、伝導型、および正孔密度あるいは電子密度の制御が非常に重要となる。
n型窒化物半導体の成長においては、その成長方法に関わらず、通常は、成長領域へのn型ドーピング材料の供給量と、得られたn型窒化物半導体中の電子濃度が概ね比例するn型ドーピング材料の供給量の領域が用いられている。
典型的な例としては、レーザダイオードにおいて、サファイア基板上にAlNからなるバッファ層を形成し、その上に、電子密度1×1018cm-3のシリコンドープGaNから成る高キャリア密度のn型コンタクト層を形成する(例えば、特許文献1参照)。
特開2001−274459号公報
しかしながら、上記の方法では、n型窒化物半導体中の電子濃度を自由に制御できるという利点がある反面、n型窒化物半導体の成長速度がウェハ面内で不均一な場合に、電子濃度に分布が生じてしまうという欠点がある。
そこで、本発明の目的は、上記課題を解決し、n型窒化物半導体を成長する際に、ウェハ面内に成長速度の分布が存在する場合においても、ウェハ面内で均一なドーピング濃度を実現する新たな窒化物半導体デバイスの製造方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る窒化物半導体デバイスの製造方法は、基板上にn型窒化物半導体層を含む複数の窒化物半導体層を積層してなる窒化物半導体デバイスの製造方法において、基板全面に渡って均一な電子濃度分布を得るべく、n型ドーパント原料の供給をn型ドーパント飽和領域内の適切な値に設定して前記n型窒化物半導体層を気相成長法により成長させ、これにより、基板全面に渡り均一な特性の窒化物半導体デバイスを得ることを特徴とする。
請求項2の発明は、請求項1に記載の窒化物半導体デバイスの製造方法において前記基板が、サファイア、炭化珪素、珪素、ZrB2、ZnO、LiGaO2、LiAlO2のいずれかからなる単結晶基板であることを特徴とする。
請求項3の発明は、請求項1又は2に記載の窒化物半導体デバイスの製造方法において、前記のn型窒化物半導体がInxAlyGazN(x≧0、y≧0、z≧0、x+y+z=1)であることを特徴とする。
請求項4の発明は、請求項1〜3のいずれかに記載の窒化物半導体デバイスの製造方法において、前記のn型ドーパントが、シリコン、酸素、ゲルマニウム、セレンのうちのいずれかであることを特徴とする。
請求項5の発明は、前記n型ドーパント飽和領域は、前記n型ドーパント原料の供給量が所定値以上であれば前記n型ドーパント原料の供給量が増減しても、成長する前記n型窒化物半導体中の電子濃度が変動しない前記n型ドーパント供給量の領域であることを特徴とする。
<発明の要点>
本発明者は、n型ドーピング材料の供給量と、n型窒化物半導体中の電子濃度との関係を詳細に調べ、n型ドーピング材料の供給量が少ない場合には、n型ドーピング材料の供給量と、n型窒化物半導体中の電子濃度が比例するが(図1の領域A(線形領域)参照)、n型ドーピング材料の供給量を増やしていくと、n型窒化物半導体中の電子濃度が、n型ドーピング材料の供給量に比例しなくなり、一定になることを見出した(以後、このn型ドーピング材料の供給量の領域Bを「飽和領域」と呼ぶ、図1の領域B(飽和領域)参照)。
更に、このn型ドーピング材料の供給量を飽和領域内の適切な値に設定すると、ウェハ面内に成長速度分布が存在しても(成長速度不均一の原因は、成長装置内の温度・流れ・雰囲気等の不均一である)、ウェハ全面に渡って均一な電子濃度分布が得られることを見出し、本発明に想到した。
窒化物半導体の結晶成長は気相成長装置内で行うのが好ましく、例えば有機金属気相成長(MOVPE)装置又はハイドライド気相成長(HVPE)装置内で行うのが好ましい。
上記基板はサファイア、炭化珪素、珪素、ZrB2、ZnO、LiGaO2、LiAlO2からなる単結晶基板であるのが好ましい。
上記窒化物半導体は、InxAlyGazN(x≧0、y≧0、z≧0、x+y+z=1)であるのが好ましい。
上記n型ドーパントは、シリコン、酸素、ゲルマニウム、セレンのうちのいずれかであるのが望ましい。
本発明により得られる窒化物半導体ウェハは、上記基板上に窒化物半導体層を複数積層してなり、その一部が上記本発明の製造方法により得られたn型窒化物半導体層である。本発明の製造方法によれば、成長装置内の温度・流れ・雰囲気等の不均一に起因してウェハ面内に成長速度分布が存在しても、n型窒化物半導体ウェハ面内の電子濃度分布を均一にできるので、このウェハを用いて作製した窒化物半導体デバイスの特性を均一にすることができる。
本発明の製造方法において、n型窒化物半導体層以外の半導体層は、半導体ウェハの用途により適宜選択する。また各半導体層は、同一の成長装置内で連続して形成してもよいし、それぞれ異なる成長装置内で形成してもよい。所望する半導体ウェハは、本発明による半導体層形成の他に、研削、エッチング、熱処理等の工程を施して製造してもよい。
本発明の製造方法により得られた窒化物半導体ウェハを用いて、所望の半導体デバイスを構成することができる。すなわち、本発明の製造方法により得られた窒化物半導体ウェハに、真空蒸着、スパッタリング等による電極の形成、表面酸化、ドーピング、フォトリソグラフィ、エッチング、洗浄、ダイシング、組み立て等を施すことにより、高電子移動度トランジスタ(HEMT)、電界効果トランジスタ(FET)等のトランジスタ、発光ダイオード(LED)等の窒化物半導体デバイスを得ることができる。
本発明では、n型窒化物半導体中の電子濃度が窒化物半導体の成長領域へのn型ドーパント原料の導入量によらず一定である、n型ドーパントの導入量領域(飽和領域)を用いて、窒化物半導体中にn型ドーパントを供給し、n型窒化物半導体を気相成長する。
従って、本発明の窒化物半導体結晶の製造方法によれば、ウェハ面内に成長速度の分布が存在する場合においても、n型窒化物半導体を成長するに際し、ウェハ面内で均一なドーピング濃度を実現することができる。よって、本発明の製造方法によって得られた窒化物半導体結晶を用いて、ウェハ全面に渡り均一な特性の窒化物半導体デバイスを得ることができる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定される物ではない。
[実施形態1]
図3に示すように、c面サファイア基板1上にMOVPE法により低温成長バッファ層2を介して高温で2ミクロンの膜厚のアンドープGaN層3を成長した構造を基板4として用いた。
具体的には、まず、2インチ径のc面サファイア基板1をMOVPE装置内に導入し、760Torrの水素/窒素混合ガス雰囲気中(総流量=150slm、水素濃度=33%)で1135℃で10分間加熱することにより、サファイア基板1表面の酸化物等を除去した(熱清浄化)。その後、基板温度を515℃に下げると共に、キャリアガス流量を140slm、キャリアガス中の水素濃度を29%として、窒素原料であるアンモニア(NH3)ガスを10slmの流量で成長装置に導入した。更にGaの原料としてトリメチルガリウム(TMG)を成長装置に導入し、サファイア基板1上にGaN低温成長バッファ層2を1.6μm/時の成長速度で22nm成長した。その後、キャリアガス流量を80slm、キャリアガス中の水素濃度を25%として、アンモニアガス流量を20slmに変更し、基板温度を1075℃として、アンドープGaN層3を4μm/時の成長速度で2μm成長した。
その後、水素希釈で濃度5ppmのシランを流量50〜1300sccmでMOVPE装置に導入し、シリコンドープのn型GaN層5を4μm/時の成長速度で2μm成長した。
成長後に、各ウェハの中央から1cm角のチップを切り出し、四隅にIn電極を形成しホール測定により電子濃度を求めた。
図2に、電子濃度のシラン流量依存性を示す。ここで表記方法として、1×1018(cm-3)をE+18で、1×1019(cm-3)をE+19で示した(図4、図5も同様である)。図2から明らかなように、シラン流量が800sccmまでの領域(比較例1)においては、電子濃度はシラン流量にほぼ比例している。しかしながら、シラン流量が850sccm以上1300sccm以下の領域(実施例1)では、電子濃度はほぼ2.1×1019/cm3の一定値となっている。
[実施形態2]
実施形態1と同様に、サファイア基板1上にアンドープGaN層3およびn型GaN層5を成長した。ただし、n型GaN層5の成長時の成長速度を3.6〜4.4μm/時(±10%)の間で変化させ、またシラン流量は400sccm(領域A(線形領域))と、1000sccmの2系統の試料を成長した。
図4に、各系統の試料のウェハ中心部のホール測定結果を示す。シラン流量が400sccm(比較例2)の場合には、電子濃度は成長速度の変化に対応してほぼ±10%の範囲で変化している。しかし、シラン流量が1000sccmの場合(実施例2)には、成長速度が3.6〜4.4μm/時の間で変化した場合においても、電子濃度の変動量は±1%以下であった。
上記の2つの系統で成長速度が4μm/時のサンプルにおいて、ウェハ中心を通る直線上の9点における成長速度のバラツキは±8.5%であった。これらの9点に対応する位置でのホール測定結果を図5に示す。シラン流量が400sccmのサンプルにおいては、成長速度の分布に対応して電子濃度にも±8.5%程度の分布が生じている。これに対して、シラン流量が1000sccmのサンプルでは、電子濃度の分布は±1%以下の低い値に抑えられていた。
[実施形態3]
実施形態1、2では、MOVPE法を用いてn型GaN層をサファイア基板上に成長したが、本発明はHVPE法を用いてシリコンドープn型GaN層をサファイア基板上に成長する場合においても、より効果があった。
すなわち、HVPE法によりn型GaN層を成長する場合には、MOVPE法によりn型GaN層を成長する場合よりも成長速度の分布が大きくなる(2インチウェハ面内で±15%以上)。このため、線形領域を用いてシリコンドープn型GaN層を成長(比較例3)すると、電子濃度にも±15%以上の面内分布が生じてしまう。ところが、本発明の飽和領域を用いる手法を用いてHVPE法で成長した場合(実施例3)には、電子濃度の分布を2インチウェハ面内で±1%程度に抑えることができた。
[実施形態4]
基板として、炭化珪素、珪素、ZrB2、ZnO、LiGaO2、LiAlO2からなる単結晶基板を用いて、実施形態2と同じ条件で、これらの基板上へ、シリコンドープn型GaN層5を成長した。いずれの場合においても、線形領域を用いた場合(従来例4)の電子濃度は2インチウェハ面内で±5〜10%程度の分布を持っていたが、これらの単結晶基板において上記飽和領域を用いてシリコンドープGaN層5を成長した場合(実施例4)には電子濃度の分布は±1%程度の低い値に抑えることができた。
[実施形態5]
実施形態2におけるn型GaN層5をInxAlyGazN(x≧0、y≧0、z≧0、x+y+z=1)に置き換えて成長を行った。III族原料としては、TMGに加えてトリメチルインジウム(TMI)及びトリメチルアルミニウム(TMA)を用い、これらの原料の比率を様々に変えて成長を行った。その結果、全ての組成範囲において、線形領域を用いた場合(従来例5)には電子濃度に2インチウェハ面内で±7〜20%の分布が生じたが、飽和領域を用いることで(実施例5)、電子濃度の分布を±2%以下とすることができた。
[実施形態6]
実施形態2におけるシランを、窒素希釈の5ppm酸素、または水素希釈の5ppmゲルマン、あるいは水素希釈の5ppmセレン化水素に置き換えて、酸素ドープ、またはゲルマニウムドープ、あるいはセレンドープのGaNを成長した。
いずれの場合においても、線形領域を用いた場合(比較例6)には電子濃度に2インチウェハ面内で±8〜12%の分布が生じたが、飽和領域を用いることで(実施例6)、電子濃度の分布を±1.5%以下とすることができた。
[実施形態7]
実施形態1と同様の方法で、サファイア基板1上にGaN低温成長バッファ層2/アンドープGaN層3/シリコンドープn型GaN層5を成長し、その上に連続して図6に示す青色LED構造(InGaN/GaN多重量子井戸層(活性層)6、p型Al0.1Ga0.9N層7、p型GaNコンタクト層8)を成長した。ここで、n型GaN成長時のシラン流量は飽和領域内の1000sccmとした(実施例7)。青色LEDウェハは、上述のアンドープGaN層2/n型GaN層3の構造上に、InGaN/GaN多重量子井戸層(InGaNの厚さ2nm、GaNの厚さ5nm)6と、p型Al0.1Ga0.9N層(厚さ20nm)7と、p型GaNコンタクト層(厚さ0.2μm)8を順次形成し作製した。
比較のために、n型GaN成長時のシラン流量は線形領域内の400sccmとした同様な青色LED構造も成長した(比較例7)。
その後、双方のウェハの表面をRIE(Reactive Ion Etching)により部分的に除去し、n型GaN層5の一部を露出させてTi/Al電極9を形成した。さらにp型GaNコンタクト層8上にNi/Au電極10を形成して、LEDを作製した。各々の2インチウェハから約8000個のLEDチップが得られた。
得られた各LEDに20mAの電流を通電したところ、本実施例7によるLEDの平均の発光出力とそのバラツキは、13mW±3%であった。一方、比較例7のLEDでの平均の発光出力とそのバラツキは、12.5mW±20%であった。
以上より、本発明によりn型GaN層の電子濃度がウェハ面内で均一となった結果、その上に製作した青色LEDの特性も均一にできることが示された。
[実施形態8]
実施形態1と同様にサファイア基板1上にGaN低温成長バッファ層2/アンドープGaN層3を成長し、その上に連続して、アンドープAl0.25Ga0.75N層(厚さ3nm)15、n型Al0.25Ga0.75N層(厚さ20nm)16、アンドープAl0.25Ga0.75N層(厚さ5nm)17を順次形成し、窒化物半導体ウェハを作製した。
n型Al0.25Ga0.75N層16の成長時には、成長装置にシランを導入し、シラン流量は飽和領域内の100sccmとした。n型Al0.25Ga0.75N層の成長速度は400nm/時であり、実施例1のn型GaN層の1/10であるため、シラン流量の飽和領域の流量範囲もn型GaN層に対するものの1/10となっている。
得られたウェハ上に、フォトリソグラフィ及び真空蒸着プロセスを用いてソース電極18、ゲート電極19及びドレイン電極20を形成し、図7に示す高電子移動度トランジスタ(HEMT)を作製した(実施例8)。
比較のために、n型Al0.25Ga0.75N層成長時のシラン流量を線形領域内の40sccmとした同様なHEMT構造も成長した(比較例8)。
各々の2インチウェハから約1000個のHEMTデバイスが得られた。
得られた各HEMTの直流伝達特性を調べたところ、本発明の実施例8によるHEMTの相互コンダクタンスの平均値およびそのバラツキは250mS/mm±4%であったが、比較例8のHEMTの相互コンダクタンスの平均値とそのバラツキは245mS/mm±15%であった。
以上より、本発明によりn型Al0.25Ga0.75N層16の電子濃度を2インチウェハ面内で均一にでき、その結果として、その上に製作したHEMTの特性も均一にできることが示された。
本発明のn型ドーパント供給量と電子濃度の関係における飽和領域を従来の線形領域と共に示した図である。 本発明のシラン流量と電子濃度の関係における飽和領域を従来の線形領域と共に示した図である。 本発明を適用して製造した窒化物半導体の積層構造を示した図である。 本発明のウェハ面内の電子濃度分布を従来例と比較して示した図である。 本発明における電子濃度の成長速度依存性を、従来例と比較して示した図である。 本発明の他の実施形態に係る青色LEDの構造を示した図である。 本発明の別の実施形態に係る高電子移動度トランジスタの構造を示した図である。
符号の説明
1 サファイア基板
2 低温成長バッファ層
3 アンドープGaN層
4 基板
5 n型GaN層
6 多重量子井戸層(活性層)
7 p型AlGaN層
8 p型GaNコンタクト層
9、10 電極
A 線形領域
B 飽和領域

Claims (5)

  1. 基板上にn型窒化物半導体層を含む複数の窒化物半導体層を積層してなる窒化物半導体デバイスの製造方法において、
    基板全面に渡って均一な電子濃度分布を得るべく、n型ドーパント原料の供給をn型ドーパント飽和領域内の適切な値に設定して前記n型窒化物半導体層を気相成長法により成長させ、これにより、基板全面に渡り均一な特性の窒化物半導体デバイスを得ることを特徴とする窒化物半導体デバイスの製造方法。
  2. 前記基板が、サファイア、炭化珪素、珪素、ZrB、ZnO、LiGaO、LiAlOのいずれかからなる単結晶基板であることを特徴とする請求項1に記載の窒化物半導体デバイスの製造方法。
  3. 前記のn型窒化物半導体がInAlGaN(x≧0、y≧0、z≧0、x+y+z=1)であることを特徴とする請求項1又は2に記載の窒化物半導体デバイスの製造方法。
  4. 前記のn型ドーパントが、シリコン、酸素、ゲルマニウム、セレンのうちのいずれかであることを特徴とする請求項1〜3のいずれかに記載の窒化物半導体デバイスの製造方法。
  5. 前記n型ドーパント飽和領域は、前記n型ドーパント原料の供給量が所定値以上であれば前記n型ドーパント原料の供給量が増減しても、成長する前記n型窒化物半導体中の電子濃度が変動しない前記n型ドーパント供給量の領域であることを特徴とする請求項1に記載の窒化物半導体デバイスの製造方法。
JP2004034357A 2004-02-12 2004-02-12 窒化物半導体デバイスの製造方法 Expired - Fee Related JP4539105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004034357A JP4539105B2 (ja) 2004-02-12 2004-02-12 窒化物半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004034357A JP4539105B2 (ja) 2004-02-12 2004-02-12 窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2005225693A JP2005225693A (ja) 2005-08-25
JP4539105B2 true JP4539105B2 (ja) 2010-09-08

Family

ID=35000703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004034357A Expired - Fee Related JP4539105B2 (ja) 2004-02-12 2004-02-12 窒化物半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4539105B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd GaN結晶の製造方法、GaN結晶基板および半導体デバイス
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 n型III族窒化物半導体の製造方法
JP7429522B2 (ja) * 2019-11-22 2024-02-08 住友化学株式会社 Iii族窒化物積層基板および半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170991A (ja) * 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるGaN系半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918139B2 (ja) * 1993-06-17 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
WO2003036697A2 (en) * 2001-10-22 2003-05-01 Yale University Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170991A (ja) * 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるGaN系半導体装置

Also Published As

Publication number Publication date
JP2005225693A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP4554803B2 (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
KR20080092253A (ko) Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
JPWO2007116517A1 (ja) 化合物半導体構造とその製造方法
US20160104816A1 (en) Light emitting device and method for preparing the same
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
CN106229397B (zh) 一种发光二极管外延片的生长方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5460751B2 (ja) 半導体装置
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP3522610B2 (ja) p型窒化物半導体の製造方法
CN106206869B (zh) 一种GaN基发光二极管外延片的生长方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JPH05243613A (ja) 発光素子およびその製造方法
JP2006140530A (ja) p型窒化物半導体の製造方法
JP2007189028A (ja) p型窒化ガリウム系半導体の製造方法及びAlGaInN系発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees