JP3041926B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3041926B2 JP3041926B2 JP2263432A JP26343290A JP3041926B2 JP 3041926 B2 JP3041926 B2 JP 3041926B2 JP 2263432 A JP2263432 A JP 2263432A JP 26343290 A JP26343290 A JP 26343290A JP 3041926 B2 JP3041926 B2 JP 3041926B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gaas
- gainp
- hemt
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電流チャネルが２次元電子チャネルになっ
て高速動作をする高電子移動度トランジスタ（HEMT）等
の電界効果トランジスタ（FET）に関するものである。
て高速動作をする高電子移動度トランジスタ（HEMT）等
の電界効果トランジスタ（FET）に関するものである。
HEMTはヘテロ接合を用いたFETの一種であり、従来、
このヘテロ接合の材料にはAlGaAs/GaAsが一般的に使用
されていた。しかし、AlGaAs材料中における電子トラッ
プ等の欠陥により、HEMTの特性は悪化していた。このた
め、GaInP/GaAsを材料とするヘテロ接合を用いたHEMTが
検討されている。この接合付近の２次元電子ガスは極め
て高い電子移動度を持ち得ることが報告されており、HE
MTの特性の向上が期待されている。
このヘテロ接合の材料にはAlGaAs/GaAsが一般的に使用
されていた。しかし、AlGaAs材料中における電子トラッ
プ等の欠陥により、HEMTの特性は悪化していた。このた
め、GaInP/GaAsを材料とするヘテロ接合を用いたHEMTが
検討されている。この接合付近の２次元電子ガスは極め
て高い電子移動度を持ち得ることが報告されており、HE
MTの特性の向上が期待されている。
しかしながら、GaInP/GaAs接合における伝導電子側の
バンドの不連続値は、AlGaAs/GaAs接合における同様の
不連続値に比べて小さい。このため、GaInP/GaAsヘテロ
接合面のエネルギスパイクに蓄積される２次元電子ガス
の濃度は低く、２次元電子ガスを十分にチャネル中に閉
じこめることが出来なかった。この結果、HEMTの雑音特
性は悪化し、また、出力を高めることが出来なかった。
バンドの不連続値は、AlGaAs/GaAs接合における同様の
不連続値に比べて小さい。このため、GaInP/GaAsヘテロ
接合面のエネルギスパイクに蓄積される２次元電子ガス
の濃度は低く、２次元電子ガスを十分にチャネル中に閉
じこめることが出来なかった。この結果、HEMTの雑音特
性は悪化し、また、出力を高めることが出来なかった。
本発明はこのような課題を解消するためになされたも
ので、GaAsを材質として形成された第１の半導体層と、
Gaの組成比に対するInの組成比が1.05よりも大きいGaIn
AsPを材質として第１の半導体層に接して形成された第
２の半導体層と、GaInPを材質として第２の半導体層に
接して形成された第３の半導体層とを備えて構成された
ものである。
ので、GaAsを材質として形成された第１の半導体層と、
Gaの組成比に対するInの組成比が1.05よりも大きいGaIn
AsPを材質として第１の半導体層に接して形成された第
２の半導体層と、GaInPを材質として第２の半導体層に
接して形成された第３の半導体層とを備えて構成された
ものである。
伝導電子レベルの低いGaInAsPを材質とする第２の半
導体層は、伝導電子レベルの高いGaAsを材質とする第１
の半導体層およびGaInPを材質とする第３の半導体層に
よって挾まれて形成され、ドレイン・ソース間のチャネ
ル中における電子は高いエネルギバリヤ（電位障壁）に
よって閉じこめられる。
導体層は、伝導電子レベルの高いGaAsを材質とする第１
の半導体層およびGaInPを材質とする第３の半導体層に
よって挾まれて形成され、ドレイン・ソース間のチャネ
ル中における電子は高いエネルギバリヤ（電位障壁）に
よって閉じこめられる。
第１図は本発明の一実施例によるHEMTの構造を示す断
面図である。以下にこのHEMTの製造方法について説明す
る。
面図である。以下にこのHEMTの製造方法について説明す
る。
まず、半絶縁性のGaAs半導体基板１上に、アンドープ
のGaAsからなる第１の半導体層２を有機金属気相合成法
（OMVPE）によって結晶成長する。次に、この第１の半
導体層２の上に、６オングストロームのGa0.3In0.7Ｐ層
を形成する製造条件の下でOMVPE法によって結晶成長す
る。一般には、このようなOMVPE法における結晶成長の
温度としては、文献（エピタキシャル成長技術実用デー
タ集 第１集 MBとMOCVD、第１分冊MOCVD、発行所：株
式会社サイエンスフォーラム、発刊日：昭和61年６月15
日）にも記載されているように、例えば600〜650℃程度
が採用される。この結晶成長により、第１の半導体層２
上にはアンドープのGaInAsPを材質とする第２の半導体
層３が形成される。
のGaAsからなる第１の半導体層２を有機金属気相合成法
（OMVPE）によって結晶成長する。次に、この第１の半
導体層２の上に、６オングストロームのGa0.3In0.7Ｐ層
を形成する製造条件の下でOMVPE法によって結晶成長す
る。一般には、このようなOMVPE法における結晶成長の
温度としては、文献（エピタキシャル成長技術実用デー
タ集 第１集 MBとMOCVD、第１分冊MOCVD、発行所：株
式会社サイエンスフォーラム、発刊日：昭和61年６月15
日）にも記載されているように、例えば600〜650℃程度
が採用される。この結晶成長により、第１の半導体層２
上にはアンドープのGaInAsPを材質とする第２の半導体
層３が形成される。
引き続いて、OMVPE法によってGaInPを結晶成長するこ
とにより、第２の半導体層３上にGaInPを材質とする第
３の半導体層４が形成される。すなわち、第２の半導体
層３は、第３の半導体層４と第１の半導体層２との界面
付近における第３の半導体層４のGaInPのIn組成を増や
すことにより、形成される。
とにより、第２の半導体層３上にGaInPを材質とする第
３の半導体層４が形成される。すなわち、第２の半導体
層３は、第３の半導体層４と第１の半導体層２との界面
付近における第３の半導体層４のGaInPのIn組成を増や
すことにより、形成される。
この第３の半導体層４を構成するGaInPにおけるIn/Ga
（Gaの組成比に対するInの組成比）は、第１の半導体層
２のGaAsに格子整合する約1.04である。なお、第３の半
導体層４と第２の半導体層３との界面には、第１の半導
体層２に格子整合しないGaInPからなる層が薄く形成さ
れる。最後に、この第３の半導体層４上にゲート電極5,
ソース電極６およびドレイン電極７を形成することによ
り、HEMTが完成される。
（Gaの組成比に対するInの組成比）は、第１の半導体層
２のGaAsに格子整合する約1.04である。なお、第３の半
導体層４と第２の半導体層３との界面には、第１の半導
体層２に格子整合しないGaInPからなる層が薄く形成さ
れる。最後に、この第３の半導体層４上にゲート電極5,
ソース電極６およびドレイン電極７を形成することによ
り、HEMTが完成される。
このような構造において、第２の半導体３を形成する
GaInAsPの伝導電子レベルは、第１の半導体層２を形成
するGaAsの伝導電子レベルより低く、かつ、第３の半導
体層４を形成するGaInPの伝導電子レベルより低い。こ
のため、第２の半導体層３に形成される２次元電子チャ
ネル中の電子は、この伝導電子のレベル差によってチャ
ネル中に十分閉じ込められる。従って、本実施例によれ
ば２次元電子チャネルに十分な濃度の電子を蓄積するこ
とが可能になり、HEMTの雑音特性が改善されるばかりで
はなく、高出力のHEMTが提供される。
GaInAsPの伝導電子レベルは、第１の半導体層２を形成
するGaAsの伝導電子レベルより低く、かつ、第３の半導
体層４を形成するGaInPの伝導電子レベルより低い。こ
のため、第２の半導体層３に形成される２次元電子チャ
ネル中の電子は、この伝導電子のレベル差によってチャ
ネル中に十分閉じ込められる。従って、本実施例によれ
ば２次元電子チャネルに十分な濃度の電子を蓄積するこ
とが可能になり、HEMTの雑音特性が改善されるばかりで
はなく、高出力のHEMTが提供される。
また、キャリアの閉じ込めは、チャネルが形成される
第２の半導体層３におけるIn/Gaの比が大きい方が良
い。例えば、第２の半導体層３におけるIn/Gaは、チャ
ネル中へのキャリアの閉じ込めを良くするため1.05より
も大きい方が良く、２程度が好ましい。しかし、この比
を余り大きくすると第２の半導体層３の結晶構造に発生
する歪みが大きくなってしまう。また、第２の半導体層
３および第３の半導体層４の界面付近の各層の格子定数
は第１の半導体層２とは異なるものになり、結晶構造に
歪みが発生する。このため、第２の半導体層３および第
１の半導体層２に格子整合しない第３の半導体層４の層
厚を十分に薄く形成することによって歪みを抑制し、結
晶構造に転位が発生しないようにする必要がある。
第２の半導体層３におけるIn/Gaの比が大きい方が良
い。例えば、第２の半導体層３におけるIn/Gaは、チャ
ネル中へのキャリアの閉じ込めを良くするため1.05より
も大きい方が良く、２程度が好ましい。しかし、この比
を余り大きくすると第２の半導体層３の結晶構造に発生
する歪みが大きくなってしまう。また、第２の半導体層
３および第３の半導体層４の界面付近の各層の格子定数
は第１の半導体層２とは異なるものになり、結晶構造に
歪みが発生する。このため、第２の半導体層３および第
１の半導体層２に格子整合しない第３の半導体層４の層
厚を十分に薄く形成することによって歪みを抑制し、結
晶構造に転位が発生しないようにする必要がある。
また、第２の半導体層３におけるAsの量は多い方が伝
導電子レベルが低くなり、キャリアの閉じ込め性が良く
なる。しかし、As量を制御するのは難しいため、良好な
As量を持つFETが得られる製造条件を実験的に見つける
のが良い。
導電子レベルが低くなり、キャリアの閉じ込め性が良く
なる。しかし、As量を制御するのは難しいため、良好な
As量を持つFETが得られる製造条件を実験的に見つける
のが良い。
なお、上記実施例の説明では、第１の半導体層２およ
び第２の半導体層３にｎ型のドーパントを意図的に加え
ずにHEMT構造にしたが、各層にｎ型ドーパントを加えた
FET構造にしても良い。この場合においても、上記実施
例と同様な効果を奏する。また、上記実施例の説明で
は、各層の結晶成長をOMVPE法によって行ったが、この
他にも、塩化物気相合成法、分子線エピタキシ法（MB
E）および原子層エピタキシ法（ALE）等によっても各層
の結晶成長を行うことが可能である。これら製造方法に
おける最適な成長条件は、結晶成長の種類、および使用
する製造装置によって個々に異なるため、良好なFETが
得られる製造条件を個々に実験的に求める必要がある。
び第２の半導体層３にｎ型のドーパントを意図的に加え
ずにHEMT構造にしたが、各層にｎ型ドーパントを加えた
FET構造にしても良い。この場合においても、上記実施
例と同様な効果を奏する。また、上記実施例の説明で
は、各層の結晶成長をOMVPE法によって行ったが、この
他にも、塩化物気相合成法、分子線エピタキシ法（MB
E）および原子層エピタキシ法（ALE）等によっても各層
の結晶成長を行うことが可能である。これら製造方法に
おける最適な成長条件は、結晶成長の種類、および使用
する製造装置によって個々に異なるため、良好なFETが
得られる製造条件を個々に実験的に求める必要がある。
以上説明したように本発明によれば、伝導電子レベル
の低いGaInAsPを材質とする第２の半導体層は、伝導電
子レベルの高いGaAsを材質とする第１の半導体層および
GaInPを材質とする第３の半導体層によって挾まれて形
成され、ドレイン・ソース間のチャネル中における電子
は高いエネルギバリヤによって閉じこめられる。
の低いGaInAsPを材質とする第２の半導体層は、伝導電
子レベルの高いGaAsを材質とする第１の半導体層および
GaInPを材質とする第３の半導体層によって挾まれて形
成され、ドレイン・ソース間のチャネル中における電子
は高いエネルギバリヤによって閉じこめられる。
このため、GaInP/GaAs接合付近に単に電子を溜める従
来の構造よりも、深いポテンシャルで効率良く電子を溜
めることが可能になる。従って、形成される２次元電子
ガスの濃度は高まる。この結果、FETの雑音特性は向上
し、また、高出力のHEMTを提供することが可能になる。
来の構造よりも、深いポテンシャルで効率良く電子を溜
めることが可能になる。従って、形成される２次元電子
ガスの濃度は高まる。この結果、FETの雑音特性は向上
し、また、高出力のHEMTを提供することが可能になる。
第１図は本発明の一実施例によるHEMTの構造を示す断面
図である。 １……GaAs半導体基板、２……第１の半導体層（アンド
ープGaAs）、３……第２の半導体層（GaInAsP）、４…
…第３の半導体層（GaInP）、５……ゲート電極、６…
…ソース電極、７……ドレイン電極。
図である。 １……GaAs半導体基板、２……第１の半導体層（アンド
ープGaAs）、３……第２の半導体層（GaInAsP）、４…
…第３の半導体層（GaInP）、５……ゲート電極、６…
…ソース電極、７……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/338 H01L 29/812
Claims (2)
- 【請求項１】GaAsを材質として形成された第１の半導体
層と、Gaの組成比に対するInの組成比が1.05よりも大き
いGaInAsPを材質として前記第１の半導体層に接して形
成された第２の半導体層と、GaInPを材質として前記第
２の半導体層に接して形成された第３の半導体層とを備
えて構成された電界効果トランジスタ。 - 【請求項２】GaAsを材質として形成された第１の半導体
層およびGaInPを材質として形成された第２の半導体層
にはｎ型不純物が加えられていないことを特徴とする請
求項１記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263432A JP3041926B2 (ja) | 1990-10-01 | 1990-10-01 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2263432A JP3041926B2 (ja) | 1990-10-01 | 1990-10-01 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139836A JPH04139836A (ja) | 1992-05-13 |
| JP3041926B2 true JP3041926B2 (ja) | 2000-05-15 |
Family
ID=17389424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2263432A Expired - Fee Related JP3041926B2 (ja) | 1990-10-01 | 1990-10-01 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041926B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3373386B2 (ja) * | 1997-03-19 | 2003-02-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3159198B2 (ja) * | 1999-02-19 | 2001-04-23 | 住友電気工業株式会社 | 電界効果トランジスタ |
-
1990
- 1990-10-01 JP JP2263432A patent/JP3041926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139836A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177685B1 (en) | Nitride-type III-V HEMT having an InN 2DEG channel layer | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| EP0740350B1 (en) | Compound semiconductor device having reduced resistance | |
| JP3449116B2 (ja) | 半導体装置 | |
| US6355951B1 (en) | Field effect semiconductor device | |
| US5508530A (en) | Field effect transistor | |
| JPH081955B2 (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP3041926B2 (ja) | 電界効果トランジスタ | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| US5773853A (en) | Compound semiconductor device | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP2000022135A (ja) | 電界効果トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPH02246344A (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |