JP2964625B2 - 化合物半導体電界効果トランジスタ - Google Patents
化合物半導体電界効果トランジスタInfo
- Publication number
- JP2964625B2 JP2964625B2 JP31694290A JP31694290A JP2964625B2 JP 2964625 B2 JP2964625 B2 JP 2964625B2 JP 31694290 A JP31694290 A JP 31694290A JP 31694290 A JP31694290 A JP 31694290A JP 2964625 B2 JP2964625 B2 JP 2964625B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- layer
- gaas
- compound semiconductor
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、化合物半導体電界効果トランジスタ（FE
T）に関し、特に、高出力、高利得が要求されるマイク
ロ波FETに関する。
T）に関し、特に、高出力、高利得が要求されるマイク
ロ波FETに関する。
この従来のFETでは、前者のＰ−AlxGa1-xAsの場合
は、Ｘが固定されているため、例えばＸ≒0.2では、Al
の組成が小さく、そのため、AlGaAsとGaAsと界面にでき
るバリアそのものが小さく、また、Ｘ≒0.47では、バリ
アは大きいが、AlGaAsの格子定数がGaAsとかなり異なる
ため、その上に成長させるｉ−GaAsの結晶性が劣化して
しまう（第２図（ａ）−１参照）。その結果、高周波動
作のためゲート長が短くなった時、チャネルを流れる電
子の基板側への回り込みを充分に防げなかったり、逆に
結晶性の劣化のためチャネル電気のモビリティの劣化等
をひきおこすという問題点があった。
は、Ｘが固定されているため、例えばＸ≒0.2では、Al
の組成が小さく、そのため、AlGaAsとGaAsと界面にでき
るバリアそのものが小さく、また、Ｘ≒0.47では、バリ
アは大きいが、AlGaAsの格子定数がGaAsとかなり異なる
ため、その上に成長させるｉ−GaAsの結晶性が劣化して
しまう（第２図（ａ）−１参照）。その結果、高周波動
作のためゲート長が短くなった時、チャネルを流れる電
子の基板側への回り込みを充分に防げなかったり、逆に
結晶性の劣化のためチャネル電気のモビリティの劣化等
をひきおこすという問題点があった。
また、後者のｉ−AlxGa1-xAsのグレーディッド構造の
場合は、ノンドープであるために、Ｘ≒0.47でAlGaAsバ
リアを最高にしてもＰ−AlGaAsに比べると電子の閉じ込
めが不十分であるという問題点があった（第２図（ａ）
−２参照）。
場合は、ノンドープであるために、Ｘ≒0.47でAlGaAsバ
リアを最高にしてもＰ−AlGaAsに比べると電子の閉じ込
めが不十分であるという問題点があった（第２図（ａ）
−２参照）。
なお、第２図は、AlxGa1-xAs/i−GaAs界面エネルギー
バンド図であり、このうち、（ａ）は、従来例の図であ
り、（ｂ）は本発明の図である。また、（ａ）−１は、
従来例のＰ−AlxGa1-xAsの場合であり（ａ）−２は、同
じくｉ−AlxGa1-xAsの場合であり、いずれも後に詳記す
る。
バンド図であり、このうち、（ａ）は、従来例の図であ
り、（ｂ）は本発明の図である。また、（ａ）−１は、
従来例のＰ−AlxGa1-xAsの場合であり（ａ）−２は、同
じくｉ−AlxGa1-xAsの場合であり、いずれも後に詳記す
る。
本発明は、上記した従来のFETの問題点を解消する化
合物半導体FETを提供することを目的とするものであ
り、そして、特に高出力、高利得が要求されるマイクロ
波FETに好適な化合物半導体FETを提供することを目的と
する。
合物半導体FETを提供することを目的とするものであ
り、そして、特に高出力、高利得が要求されるマイクロ
波FETに好適な化合物半導体FETを提供することを目的と
する。
そして、上記目的を達成するため、本発明のトランジ
スタは、半絶縁性ガリウムヒ素基板上に、基板側から順
に、第１のノンドープガリウムヒ素層、ｐ型アルミニウ
ムガリウムヒ素層、第２のノンドープガリウムヒ素層、
ｎ型ガリウムヒ素層が設けられ、そのｎ型ガリウムヒ素
上に、ショットキーゲート電極とオーミック接合ソー
ス、ドレイン電極とを有している。そして、本発明の特
徴するところは、上記ｐ型アルミニウムガリウムヒ素層
は、アルミニウムとガリウムヒの混晶比が第１のノンド
ープガリウムヒ素層側で大きく、第２のノンドープガリ
ウムヒ素層側に近づくにつれ小さくなっており、かつ、
ｐ型のキャリア密度が第１のノンドープガリムヒ素層側
で小さく、第２のノンドープガリウムヒ素層側に近づく
につれ大きくなるように設計されている。
スタは、半絶縁性ガリウムヒ素基板上に、基板側から順
に、第１のノンドープガリウムヒ素層、ｐ型アルミニウ
ムガリウムヒ素層、第２のノンドープガリウムヒ素層、
ｎ型ガリウムヒ素層が設けられ、そのｎ型ガリウムヒ素
上に、ショットキーゲート電極とオーミック接合ソー
ス、ドレイン電極とを有している。そして、本発明の特
徴するところは、上記ｐ型アルミニウムガリウムヒ素層
は、アルミニウムとガリウムヒの混晶比が第１のノンド
ープガリウムヒ素層側で大きく、第２のノンドープガリ
ウムヒ素層側に近づくにつれ小さくなっており、かつ、
ｐ型のキャリア密度が第１のノンドープガリムヒ素層側
で小さく、第２のノンドープガリウムヒ素層側に近づく
につれ大きくなるように設計されている。
本発明は、このように設計することにより、チャネル
への電子の強い閉じ込めを可能にする作用が生じ、そし
て、広いドレインバイアス領域で高利得が得られる効果
が生ずる。
への電子の強い閉じ込めを可能にする作用が生じ、そし
て、広いドレインバイアス領域で高利得が得られる効果
が生ずる。
次に、第１図〜第３図に基づいて本発明をより詳細に
説明する。
説明する。
第１図は、本発明の一実施例の構造断面図である。１
はn-−GaAsキャップ層、２はｎ−GaAsチャネル層、３
は、ｉ−GaAsスペーサ層、４は、Beを注入したAlxGa1-x
As層であり、基板側からＸ＝0.47〜0.2にに混晶比Ｘを
徐々に変化させたグレーディッド構造としたものであ
る。５はｉ−GaAs層、６は、半絶縁性GaAs基板、７は、
オーミックコンタクトのためのn+注入領域、８は、AuGe
/Niオーミック電極、９は、メタル配線、10は、ショッ
トキーゲート電極、11は、SiO2保護膜である。ソース電
極から流入した電極は、主にｎ−GaAs2とバッファ側3,4
へ回り込む成分とに分かれる。
はn-−GaAsキャップ層、２はｎ−GaAsチャネル層、３
は、ｉ−GaAsスペーサ層、４は、Beを注入したAlxGa1-x
As層であり、基板側からＸ＝0.47〜0.2にに混晶比Ｘを
徐々に変化させたグレーディッド構造としたものであ
る。５はｉ−GaAs層、６は、半絶縁性GaAs基板、７は、
オーミックコンタクトのためのn+注入領域、８は、AuGe
/Niオーミック電極、９は、メタル配線、10は、ショッ
トキーゲート電極、11は、SiO2保護膜である。ソース電
極から流入した電極は、主にｎ−GaAs2とバッファ側3,4
へ回り込む成分とに分かれる。
本発明では、４のＰ−AlxGa1-xAsグレーディッドバッ
ファのため、回り込み成分は最小におさえられる。そし
て、チャネル層への電子の閉じ込めが強くなるため、高
出力FETの性能として、gmの下づまり等が改善され、高
利得を得ることができる。
ファのため、回り込み成分は最小におさえられる。そし
て、チャネル層への電子の閉じ込めが強くなるため、高
出力FETの性能として、gmの下づまり等が改善され、高
利得を得ることができる。
ここで、第２図に基づいてAlGaAs/i−GaAs界面付近で
のエネルギーバンド説明する。（ａ）は従来例で、
（ａ）−１は、Ｐ−AlxGa1-xAs/i−GaAsバンド図であ
り、点線はＸ＝0.47付近、実践はＸ＝0.2付近のそれで
ある。（ａ）−２は、ｉ−AlxGa1-xAs/−GaAsのバンド
図であり、界面においてＸ＝0.47付近でサブ側に向かっ
てＸ＝0.2に近づいている。Ｘ≒0.2とＸ≒0.47の場合、
コンダクション バンド（conduction band）側の界面
の障壁の差は、最も顕著に表れるＰ谷であり、これを次
式に従って計算すると次のようになる。
のエネルギーバンド説明する。（ａ）は従来例で、
（ａ）−１は、Ｐ−AlxGa1-xAs/i−GaAsバンド図であ
り、点線はＸ＝0.47付近、実践はＸ＝0.2付近のそれで
ある。（ａ）−２は、ｉ−AlxGa1-xAs/−GaAsのバンド
図であり、界面においてＸ＝0.47付近でサブ側に向かっ
てＸ＝0.2に近づいている。Ｘ≒0.2とＸ≒0.47の場合、
コンダクション バンド（conduction band）側の界面
の障壁の差は、最も顕著に表れるＰ谷であり、これを次
式に従って計算すると次のようになる。
Eg（Ｘ）＝1.425＋1.155・Ｘ＋0.37・X2… ……（AlxGa1-xAs室温） ｉ−AlxGa1-xAs/i−GaAsの伝導帯側でのＸ＝0.2と Ｘ＝0.47との障壁の差 0.24（eV） … この値は、Ｘ＝0.2でのｉ−Al0.2Ga0.8As/i−GaAsの
バリアがＰ谷で、0.16（eV）であることを考えると、か
なり大きいもの理解できる。
バリアがＰ谷で、0.16（eV）であることを考えると、か
なり大きいもの理解できる。
また、ｉ−AlxGa1-xAsとＰ−AlxGa1-xAsとで、同じＸ
で比較した時の伝導帯側でのバリヤ差は、Ｐの濃度にも
依存するため、算出は困難であるが、ある程度Ｐ型の方
が大きくなっている。
で比較した時の伝導帯側でのバリヤ差は、Ｐの濃度にも
依存するため、算出は困難であるが、ある程度Ｐ型の方
が大きくなっている。
Ｐ型でバリア高さを0.9XΔEgとし、Ｘ＝0.2でバリア
の差を算出すると、0.06（eV）程度になる。
の差を算出すると、0.06（eV）程度になる。
（Ｐ−Al0.2Ga0.8As/i−GaAsとｎ−Al0.2Ga0.8As/i−
GaAsとの伝導帯側でのバリアの差。） …… 第２図（ａ）−１を考えた時、上記よりＸ≒0.47が
有効であるが、ｉ−GaAsの格子定数の差が大きいため
に、ｉ−GaAsの結晶性が悪くなってしまう。また、第３
図のように、Beをドープして、アニール、活性化をして
Ｐ−AlxGa1-xAsを形成する場合Ｘが大きい程活性化率は
小さいため、Ｐとしては低濃度になってしまう。
GaAsとの伝導帯側でのバリアの差。） …… 第２図（ａ）−１を考えた時、上記よりＸ≒0.47が
有効であるが、ｉ−GaAsの格子定数の差が大きいため
に、ｉ−GaAsの結晶性が悪くなってしまう。また、第３
図のように、Beをドープして、アニール、活性化をして
Ｐ−AlxGa1-xAsを形成する場合Ｘが大きい程活性化率は
小さいため、Ｐとしては低濃度になってしまう。
次に、第２図（ａ）−２を考えた時、上記からみて
Ｐ型の場合よりバリアが低くなってしまう。
Ｐ型の場合よりバリアが低くなってしまう。
これに比べて、第２図（ｂ）の本発明では、界面付近
でＸ≒0.2であるため、ｉ−GaAsと良好な界面を形成し
ており、かつ、第３図［AlxGa1-xAsへ注入したBeの活性
化率のＸ、アニール温度依存性を示す図、なお、この図
は、「Be−ionimplantation in AlGaAs」（J.Appy P
hy.60（８）,15Oct.1986 S.Yamada等 NTT電通研）に掲
載されている。］から理解できるように、活性化率が高
いため、高濃度のＰ型になっていて、バリアも高くなっ
ている。また、基板側に向ってＸ→0.47となっているた
め、Ｐとしては低濃度であるが、バリアは高くなってい
る。つまり、界面での結晶性を保ちつつ、電子に対して
高いバリアを形成しているため、チャネルへ強く電子を
閉じ込めることができている。この構造で、ゲート長さ
Lg＝0.4μｍ、ゲート幅Wg＝1mmとした時オペレーション
バイアスVo＝8Vで測定した線形利得は、8dB以上であ
り、従来に比べて1dB以上向上する。
でＸ≒0.2であるため、ｉ−GaAsと良好な界面を形成し
ており、かつ、第３図［AlxGa1-xAsへ注入したBeの活性
化率のＸ、アニール温度依存性を示す図、なお、この図
は、「Be−ionimplantation in AlGaAs」（J.Appy P
hy.60（８）,15Oct.1986 S.Yamada等 NTT電通研）に掲
載されている。］から理解できるように、活性化率が高
いため、高濃度のＰ型になっていて、バリアも高くなっ
ている。また、基板側に向ってＸ→0.47となっているた
め、Ｐとしては低濃度であるが、バリアは高くなってい
る。つまり、界面での結晶性を保ちつつ、電子に対して
高いバリアを形成しているため、チャネルへ強く電子を
閉じ込めることができている。この構造で、ゲート長さ
Lg＝0.4μｍ、ゲート幅Wg＝1mmとした時オペレーション
バイアスVo＝8Vで測定した線形利得は、8dB以上であ
り、従来に比べて1dB以上向上する。
以上説明したように、本発明は、高出力FETのバッフ
ァ層にBe注入、アニールにより形成したＰ−AlxGa1-xAs
グレーディッド構造を用いて、電子に対するバリアをサ
ブ側で0.4（eV）程度、チャネル側で0.17〜８（eV）程
度に高く形成しつつ、界面付近の良好な結晶性を保って
いるため、チャネルへの電子の強い綴じ込めを可能にし
ており、広いドレインバイアス領域で高利得が得られる
という効果を有する。
ァ層にBe注入、アニールにより形成したＰ−AlxGa1-xAs
グレーディッド構造を用いて、電子に対するバリアをサ
ブ側で0.4（eV）程度、チャネル側で0.17〜８（eV）程
度に高く形成しつつ、界面付近の良好な結晶性を保って
いるため、チャネルへの電子の強い綴じ込めを可能にし
ており、広いドレインバイアス領域で高利得が得られる
という効果を有する。
第１図は、本発明の一実施例のチップ断面図である。 第２図は、AlxGa1-xAs/i−GaAs界面付近のエネルギーバ
ンド図であり、同図（ａ）は従来の接合であって、その
うち、（ａ）−１はＰ−AlxGa1-xAs/i−GaAs（Ｘ≒0.2
と0.47）であり、（ａ）−２はｉ−AlxGa1-xAs/i−GaAs
でＸ＝0.2→0.47である。また、同図（ｂ）は、本発明
の実施例を示す第１図における３及び４の接合であっ
て、Ｐ−AlxGa1-xAs/i−GaAsでＸ≒0.47→0.2である。 第３図は、AlxGa1-xAsへ注入したBeの活性化率のＸ、ア
ニール温度依存性を示す図である。 １……n-−GaAsキャップ層、２……ｎ−GaAsチャネル
層、３……ｉ−GaAsスペーサ層、４……Ｐ−AlxGa1-xAs
層（Ｘ＝0.47→0.2）、５……ｉ−GaAs層、６……半絶
縁性GaAs基板、７……n+注入領域、８……オーミック電
極（Auge/Ni）、９……メタル配線、10……ショットキ
ーゲート電極、11……SiO2保護膜。
ンド図であり、同図（ａ）は従来の接合であって、その
うち、（ａ）−１はＰ−AlxGa1-xAs/i−GaAs（Ｘ≒0.2
と0.47）であり、（ａ）−２はｉ−AlxGa1-xAs/i−GaAs
でＸ＝0.2→0.47である。また、同図（ｂ）は、本発明
の実施例を示す第１図における３及び４の接合であっ
て、Ｐ−AlxGa1-xAs/i−GaAsでＸ≒0.47→0.2である。 第３図は、AlxGa1-xAsへ注入したBeの活性化率のＸ、ア
ニール温度依存性を示す図である。 １……n-−GaAsキャップ層、２……ｎ−GaAsチャネル
層、３……ｉ−GaAsスペーサ層、４……Ｐ−AlxGa1-xAs
層（Ｘ＝0.47→0.2）、５……ｉ−GaAs層、６……半絶
縁性GaAs基板、７……n+注入領域、８……オーミック電
極（Auge/Ni）、９……メタル配線、10……ショットキ
ーゲート電極、11……SiO2保護膜。
Claims (2)
- 【請求項１】半絶縁性ガリウムヒ素基板上に、基板側か
ら順に、第１のノンドープガリウムヒ素層、ｐ型アルミ
ニウムガリウムヒ素層、第２のノンドープガリウムヒ素
層及びｎ型ガリウムヒ素層が設けられ、そのｎ型ガリウ
ムヒ素上にｎ型ガリウムヒ素に対してショットキー接合
を形成するゲート電極とオーミック接合を形成するソー
ス電極及びドレイン電極が設けられた化合物半導体電界
効果トランジスタにおいて、 前記ｐ型アルミニウムガリウムヒ素層は、 a.そのアルミニウムとガリウムヒの混晶比が前記第１の
ノンドープガリウムヒ素層側で大きく、前記第２のノン
ドープガリウムヒ素層側に近づくにつれて小さくなって
おり、かつ b.そのキャリア密度が前記第１のノンドープガリウムヒ
素層側で小さく、前記第２のノンドープガリウムヒ素層
側に近づくにつれ大きくなっている、 ことを特徴とする化合物半導体電界効果トランジスタ。 - 【請求項２】ｐ型アルミニウムガリウムヒ素層は、アル
ミニウムガリウムヒ素にベリリウムを注入して形成した
層であり、そして、これをＰ−AlxGa1-xAsで表したと
き、半絶縁性ガリウムヒ素基板側からＸ＝0.47〜0.2に
混晶比Ｘを除々に変化させたものである請求項（１）記
載の化合物半導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31694290A JP2964625B2 (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31694290A JP2964625B2 (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186846A JPH04186846A (ja) | 1992-07-03 |
| JP2964625B2 true JP2964625B2 (ja) | 1999-10-18 |
Family
ID=18082660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31694290A Expired - Lifetime JP2964625B2 (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964625B2 (ja) |
-
1990
- 1990-11-21 JP JP31694290A patent/JP2964625B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04186846A (ja) | 1992-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500063B2 (ja) | 電界効果トランジスタ | |
| US5300795A (en) | GaAs FET with resistive AlGaAs | |
| US5488237A (en) | Semiconductor device with delta-doped layer in channel region | |
| US6448119B1 (en) | Field effect transistor and method of fabricating the same | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US6429471B1 (en) | Compound semiconductor field effect transistor and method for the fabrication thereof | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US6037615A (en) | Metal semiconductor FET having doped A1GaAs layer between channel layer and A1GaAs buffer layer | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JP3010919B2 (ja) | 電界効果型化合物半導体装置 | |
| JPH0261149B2 (ja) | ||
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3136072B2 (ja) | 半導体装置 | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPH02284434A (ja) | 電界効果トランジスタ | |
| JPS61171170A (ja) | 半導体装置 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ |