JPH02284434A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH02284434A JPH02284434A JP10626889A JP10626889A JPH02284434A JP H02284434 A JPH02284434 A JP H02284434A JP 10626889 A JP10626889 A JP 10626889A JP 10626889 A JP10626889 A JP 10626889A JP H02284434 A JPH02284434 A JP H02284434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- gaas
- undoped
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに利用され、特に、化合
物半導体を材料とした、高速動作が可能なショットキー
障壁型の電界効果トランジスタに関する。
物半導体を材料とした、高速動作が可能なショットキー
障壁型の電界効果トランジスタに関する。
本発明は、電流チャネルが、特定の原子層に不純物が添
加された第一の半導体層を少くとも一つ含む電界効果ト
ランジスタにおいて、 前記第一の半導体層を、電子親和力が前記第一の半導体
層よりも小さい第二および第三の半導体層間に設けるこ
とにより、 トランジスタの短チヤネル効果の発生を防止し、製品の
歩留りを向上させたものである。
加された第一の半導体層を少くとも一つ含む電界効果ト
ランジスタにおいて、 前記第一の半導体層を、電子親和力が前記第一の半導体
層よりも小さい第二および第三の半導体層間に設けるこ
とにより、 トランジスタの短チヤネル効果の発生を防止し、製品の
歩留りを向上させたものである。
化合物半導体、特にＧａ八へを主体材料とするショット
キー障壁型の電界効果トランジスタ（以下ＭＢＳＦＥＴ
と称す。）は、高速動作が可能であるため、高周波帯の
低雑音素子や高出力素子として広く利用されている。近
年、面方位が（１００）であるＧａＡｓ結晶中の所望の
Ｇａ原子層に集中してドナー不純物を添加してこの原子
層から出た電子の流れを制御する構造の新しいＭＥｉＳ
ＦＥＴが提案されている（例えば、米国電気電子学会電
子デバイス研究会報（Ｉ８３Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｂｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ）ｖｏｌ、
ＥＤ−３３、Ｎｏ、５ Ｍａｙ １９８６．６２５〜６
３２）） 。
キー障壁型の電界効果トランジスタ（以下ＭＢＳＦＥＴ
と称す。）は、高速動作が可能であるため、高周波帯の
低雑音素子や高出力素子として広く利用されている。近
年、面方位が（１００）であるＧａＡｓ結晶中の所望の
Ｇａ原子層に集中してドナー不純物を添加してこの原子
層から出た電子の流れを制御する構造の新しいＭＥｉＳ
ＦＥＴが提案されている（例えば、米国電気電子学会電
子デバイス研究会報（Ｉ８３Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｂｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ）ｖｏｌ、
ＥＤ−３３、Ｎｏ、５ Ｍａｙ １９８６．６２５〜６
３２）） 。
このＭ［ＥＳＦＢＴては、第３図に示すように、半絶縁
性（１００） ＧａＡｓ基板３１上にエピタキシャル成
長された不純物を添加していない高純度のアンドープＧ
ａＡｓ層３２の原子層の内で、表面から３００ へ程度
の深さのところにある所望のＧａ原子層にドナー不純物
としてＳｌが約５ ｘ ｌ Ｑ ｌ ２ ｃｍ−２の面
密度で添加された原子層ドーピング層３３が設けられ、
表面からこの原子層ドーピング層３３に達し電気的にオ
ーム性接触をなす二つのオーム電極３６と、その両電極
間に制御電極としてアンドープＧａＡｓ層３２とンヨン
トキー接合を形成するゲート電極３５が設けられる。
性（１００） ＧａＡｓ基板３１上にエピタキシャル成
長された不純物を添加していない高純度のアンドープＧ
ａＡｓ層３２の原子層の内で、表面から３００ へ程度
の深さのところにある所望のＧａ原子層にドナー不純物
としてＳｌが約５ ｘ ｌ Ｑ ｌ ２ ｃｍ−２の面
密度で添加された原子層ドーピング層３３が設けられ、
表面からこの原子層ドーピング層３３に達し電気的にオ
ーム性接触をなす二つのオーム電極３６と、その両電極
間に制御電極としてアンドープＧａＡｓ層３２とンヨン
トキー接合を形成するゲート電極３５が設けられる。
前記の構造により、まず、高濃度の電子を原子層ドーピ
ング層３３のまわりにできるポテンシャルの井戸中に集
中して、しかもゲート電極３５に非常に接近させてとじ
込めることができるため、通常のＭＥＳＦＥＴよりも大
きな伝達コンダクタンス特性を得ることができる。さら
に、ショットキー障壁をなすゲート電極３５は不純物を
添加していない高純度ＧａＡｓに接触しているため、高
い逆方向ブレークダウン電圧となる。
ング層３３のまわりにできるポテンシャルの井戸中に集
中して、しかもゲート電極３５に非常に接近させてとじ
込めることができるため、通常のＭＥＳＦＥＴよりも大
きな伝達コンダクタンス特性を得ることができる。さら
に、ショットキー障壁をなすゲート電極３５は不純物を
添加していない高純度ＧａＡｓに接触しているため、高
い逆方向ブレークダウン電圧となる。
ところが、前述した新しい構造のＭＢＳＦＢＴでも、通
常のＭＢＳＦＢＴと同様にゲート電極長が０．５μｍ以
下になると、ゲート電極直下が非常に高電界となり、高
エネルギー状態の電子が容易に電流チャネル層からしみ
出し電流チャネル層下を走行する。いわゆる短チヤネル
効果が顕著に現われ、ピンチオフ電圧が大幅に変動して
素子特性の再現性が悪く、本来得られるべき特性を得ら
れることが少なく、素子の歩留りを著しく悪化させる欠
点がある。
常のＭＢＳＦＢＴと同様にゲート電極長が０．５μｍ以
下になると、ゲート電極直下が非常に高電界となり、高
エネルギー状態の電子が容易に電流チャネル層からしみ
出し電流チャネル層下を走行する。いわゆる短チヤネル
効果が顕著に現われ、ピンチオフ電圧が大幅に変動して
素子特性の再現性が悪く、本来得られるべき特性を得ら
れることが少なく、素子の歩留りを著しく悪化させる欠
点がある。
本発明の目的は、前記の欠点を除去することにより、短
チヤネル効果の発生を防止し、素子の歩留りを向上でき
るショットキー障壁型の電界効果トランジスタをを提供
することにある。
チヤネル効果の発生を防止し、素子の歩留りを向上でき
るショットキー障壁型の電界効果トランジスタをを提供
することにある。
本発明は、電流チャネルが、特定の原子層に不純物が添
加された第一の半導体層を少くとも一つ含む電界効果ト
ランジスタにおいて、前記第一の半導体を電子親和力が
前記第一の半導体層より小さい第二および第三の半導体
層間を備えたことを特徴とする。
加された第一の半導体層を少くとも一つ含む電界効果ト
ランジスタにおいて、前記第一の半導体を電子親和力が
前記第一の半導体層より小さい第二および第三の半導体
層間を備えたことを特徴とする。
本発明は、電子親和力の異なる半導体層を積層してポテ
ンシャル井戸を形成し、原子層ドーピング層をそのポテ
ンシャル井戸中に形成する。
ンシャル井戸を形成し、原子層ドーピング層をそのポテ
ンシャル井戸中に形成する。
従って、電子は完全にポテンシャル井戸中に閉じ込めら
れるので、サブミクロンのゲート長においても短チヤネ
ル効果の発生を防止することが可能となる。
れるので、サブミクロンのゲート長においても短チヤネ
ル効果の発生を防止することが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の要部を示す断面図である。
本実施例は、半絶縁性（１００） ＧａＡｓ基板１上に
第二の半導体層としてのアンドープＧａＡｓ層２を設け
、このアンドープＧａＡｓ層２上に電子親和力がＧａＡ
ｓよりも大きいＩｎＧａＡｓからなり、原子層ドーピン
グ層３を有する第一の半導体層としてのアンドープＩｎ
ＧａＡｓ層７を設け、このアンドープＩｎＧａＡｓ層７
上に第三の半導体層としてのアンドープＧａＡｓ層４を
設け、ゲート電極５と、ソースまたはドレインとなる二
つのオーム電極６とを設けである。
第二の半導体層としてのアンドープＧａＡｓ層２を設け
、このアンドープＧａＡｓ層２上に電子親和力がＧａＡ
ｓよりも大きいＩｎＧａＡｓからなり、原子層ドーピン
グ層３を有する第一の半導体層としてのアンドープＩｎ
ＧａＡｓ層７を設け、このアンドープＩｎＧａＡｓ層７
上に第三の半導体層としてのアンドープＧａＡｓ層４を
設け、ゲート電極５と、ソースまたはドレインとなる二
つのオーム電極６とを設けである。
本発明の特徴は、第１図において、原子層ドーピング層
３を有するアンドープＩｎＧａＡｓ層を、それよりも小
さい電子親和力を有するアンドープＧａＡｓ層２および
４間に設けたことにある。
３を有するアンドープＩｎＧａＡｓ層を、それよりも小
さい電子親和力を有するアンドープＧａＡｓ層２および
４間に設けたことにある。
次に、本実施例の製造方法について説明する。
半絶縁性（１００） ＧａＡｓ基板１上に、周知の分子
線エピタキン法を用いて不純物を添加しないＧａＡｓを
１μｍの厚さにエピタキシャル成長してアンドープＧａ
Ａｓ層２を形成し、次いで、不純物を添加しないＩｎｏ
、 ＋ ５Ｇａｏ、 ５ｓＡｓを１００ への厚さにエ
ピタキシャル成長した後、Ｉｎｏ、 ＋５ｃａ［ｌ−ａ
！ｉＡＳの成長を中断し、ｎ型不純物である８１分子線
を５ Ｘｌ０１２ｃｍ−２の面密度になるままで照射し
、原子層ドーピング層３を形成する。その後、再び不純
物を添加しなし刈ｎｏ、ｌｓＧへ。、ａｓＡｓ層１００
への厚さにエピタキシャル成長し、先に成長したｌｎ
ｏ、 ＋５Ｇａｏ、 ５ｓＡｓ層１００ 人と合わせて
アンドープＩｎＧａＡｓ層７を形成する。そして、この
上に不純物を添加しないアンドープＧａＡｓ層４を２０
０Ａ成長する。
線エピタキン法を用いて不純物を添加しないＧａＡｓを
１μｍの厚さにエピタキシャル成長してアンドープＧａ
Ａｓ層２を形成し、次いで、不純物を添加しないＩｎｏ
、 ＋ ５Ｇａｏ、 ５ｓＡｓを１００ への厚さにエ
ピタキシャル成長した後、Ｉｎｏ、 ＋５ｃａ［ｌ−ａ
！ｉＡＳの成長を中断し、ｎ型不純物である８１分子線
を５ Ｘｌ０１２ｃｍ−２の面密度になるままで照射し
、原子層ドーピング層３を形成する。その後、再び不純
物を添加しなし刈ｎｏ、ｌｓＧへ。、ａｓＡｓ層１００
への厚さにエピタキシャル成長し、先に成長したｌｎ
ｏ、 ＋５Ｇａｏ、 ５ｓＡｓ層１００ 人と合わせて
アンドープＩｎＧａＡｓ層７を形成する。そして、この
上に不純物を添加しないアンドープＧａＡｓ層４を２０
０Ａ成長する。
Ｉｎｏ、 ＋５Ｇａｏ、 ｅｓＡｓはＧａＡｓよりも約
１３０ｍｅＶはど電子親和力が大きいため、本実施例の
エネルギーバンド図である第２図に示すように、原子層
ドーピング層３から出た電子８は、ポテンシャル障壁９
によって形成されたポテンシャル井戸にとじ込められる
。ここで、Ｉｎｏ、 ＋５Ｇａｏ、 ５ｓＡＳはＧａＡ
ｓと格子定数が完全には一致していないが、２００八程
度の厚さまでは、結晶の転移を発生させずにエピタキシ
ャル成長が可能であることは周知となっている。
１３０ｍｅＶはど電子親和力が大きいため、本実施例の
エネルギーバンド図である第２図に示すように、原子層
ドーピング層３から出た電子８は、ポテンシャル障壁９
によって形成されたポテンシャル井戸にとじ込められる
。ここで、Ｉｎｏ、 ＋５Ｇａｏ、 ５ｓＡＳはＧａＡ
ｓと格子定数が完全には一致していないが、２００八程
度の厚さまでは、結晶の転移を発生させずにエピタキシ
ャル成長が可能であることは周知となっている。
前記の工程で作成したエピタキシャル結晶内の原子層ド
ーピング層３ヘオーム性接触をなすＡｕＧｅ／Ｎｉ に
よるオーム電極６およびアンドープＧａＡｓ層４のＧａ
Ａｓとシヨｙ）キー接合を形成するゲート電極５を形成
してＭＩＥＳＦＥＴを作り、特性を調べたところ、０．
５μｍ以下のゲート電極長になっても、短チヤネル効果
はほとんど見られなかった。 次に、本発明の他の実施
例について説明する。本発明の他の実施例では、第１図
の実施例において、第三の半導体層として用いたアンド
ープＧａＡｓ層４のかわりに、ＧａＡｓよりもバンドギ
ャップが大きく 、Ｉｎｋ、 ｌ５Ｇａｏ、 ａｓＡｓ
よりも電子親和力の小さなＡｌｏ、 ３Ｇａ ０．７Ａ
Ｓを用いた。この場合も、第１図の実施例同様にＭＢ−
３ＦＢＴのショートチャネル効果は見られなかった。
ーピング層３ヘオーム性接触をなすＡｕＧｅ／Ｎｉ に
よるオーム電極６およびアンドープＧａＡｓ層４のＧａ
Ａｓとシヨｙ）キー接合を形成するゲート電極５を形成
してＭＩＥＳＦＥＴを作り、特性を調べたところ、０．
５μｍ以下のゲート電極長になっても、短チヤネル効果
はほとんど見られなかった。 次に、本発明の他の実施
例について説明する。本発明の他の実施例では、第１図
の実施例において、第三の半導体層として用いたアンド
ープＧａＡｓ層４のかわりに、ＧａＡｓよりもバンドギ
ャップが大きく 、Ｉｎｋ、 ｌ５Ｇａｏ、 ａｓＡｓ
よりも電子親和力の小さなＡｌｏ、 ３Ｇａ ０．７Ａ
Ｓを用いた。この場合も、第１図の実施例同様にＭＢ−
３ＦＢＴのショートチャネル効果は見られなかった。
さらにこの場合は、ショットキー障壁のビルトイン電圧
がＧａＡｓの０．８ｖから八１０．３Ｇａｏ、 ７八Ｓ
の１．Ｏｖへ高くなったことにより、ゲート電極５のリ
ーク電流が第１図の実施例と比較して大幅に減少し、第
１図の実施例では０．５ｖ程度が限度であった順方向ゲ
ート電圧が０．８ｖ程度まで印加できるようになり、本
発明の電界効果トランジスタをデジタルＩＣに用いる場
合、動作マージンを大幅に改善できた。
がＧａＡｓの０．８ｖから八１０．３Ｇａｏ、 ７八Ｓ
の１．Ｏｖへ高くなったことにより、ゲート電極５のリ
ーク電流が第１図の実施例と比較して大幅に減少し、第
１図の実施例では０．５ｖ程度が限度であった順方向ゲ
ート電圧が０．８ｖ程度まで印加できるようになり、本
発明の電界効果トランジスタをデジタルＩＣに用いる場
合、動作マージンを大幅に改善できた。
以上説明したように、本発明は、電子親和力の大きな半
導体層を電子親和力の小さな半導体層間にはさみ込むこ
とによりポテンシャルの井戸を形成し、その井戸の中へ
原子層ドーピング層を作る構造とすることにより、電子
を完全にその井戸中へとじ込めサブミクロンのゲート電
極長の場合でも、短チヤネル効果を防止し、製品の歩留
りを向上させる効果がある。
導体層を電子親和力の小さな半導体層間にはさみ込むこ
とによりポテンシャルの井戸を形成し、その井戸の中へ
原子層ドーピング層を作る構造とすることにより、電子
を完全にその井戸中へとじ込めサブミクロンのゲート電
極長の場合でも、短チヤネル効果を防止し、製品の歩留
りを向上させる効果がある。
第１図は本発明の一実施例の要部を示す断面図。
第２図はそのエネルギーパン）’図。
第３図は従来例の要部を示す断面図。
Ｌ３１−・・半絶縁性（１００） ＧａＡｓ基板、２．
４．３２・・・アンドープＧａＡｓ層、３．３３・・・
原子層ドーピング層、５．３５・・・ゲート電極、６．
３６・・・オーム電極、７・・・アンドープＩｎＧａＡ
ｓ層、８・・・電子、９・・・ポテンシャル障壁。
４．３２・・・アンドープＧａＡｓ層、３．３３・・・
原子層ドーピング層、５．３５・・・ゲート電極、６．
３６・・・オーム電極、７・・・アンドープＩｎＧａＡ
ｓ層、８・・・電子、９・・・ポテンシャル障壁。
Claims (1)
- 【特許請求の範囲】 １、電流チャネルが、特定の原子層に不純物が添加され
た第一の半導体層を少くとも一つ含む電界効果トランジ
スタにおいて、 前記第一の半導体を電子親和力が前記第一の半導体層よ
り小さい第二および第三の半導体層間に設けた ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10626889A JPH02284434A (ja) | 1989-04-26 | 1989-04-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10626889A JPH02284434A (ja) | 1989-04-26 | 1989-04-26 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284434A true JPH02284434A (ja) | 1990-11-21 |
Family
ID=14429338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10626889A Pending JPH02284434A (ja) | 1989-04-26 | 1989-04-26 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02284434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331185A (en) * | 1991-07-17 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a GaInAs/GaAs quantum well structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242569A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 電界効果型トランジスタ |
| JPS63184369A (ja) * | 1986-08-19 | 1988-07-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPH0289325A (ja) * | 1988-09-27 | 1990-03-29 | Oki Electric Ind Co Ltd | 化合物半導体の構造体及びその形成方法 |
-
1989
- 1989-04-26 JP JP10626889A patent/JPH02284434A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242569A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 電界効果型トランジスタ |
| JPS63184369A (ja) * | 1986-08-19 | 1988-07-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPH0289325A (ja) * | 1988-09-27 | 1990-03-29 | Oki Electric Ind Co Ltd | 化合物半導体の構造体及びその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331185A (en) * | 1991-07-17 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a GaInAs/GaAs quantum well structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| US5091759A (en) | Heterostructure field effect transistor | |
| US5196359A (en) | Method of forming heterostructure field effect transistor | |
| US4673959A (en) | Heterojunction FET with doubly-doped channel | |
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| US5493136A (en) | Field effect transistor and method of manufacturing the same | |
| JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JPH02284434A (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| GB2239557A (en) | High electron mobility transistors | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| KR0147215B1 (ko) | 반도체소자의 제조방법 | |
| KR920009896B1 (ko) | 갈륨비소 전계효과 트랜지스터 및 그 제조방법 | |
| JPS6068661A (ja) | 半導体装置 | |
| KR960001185B1 (ko) | 고전자이동도 트랜지스터의 제조방법 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH07120792B2 (ja) | 半導体装置 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPS61274370A (ja) | 接合形電界効果トランジスタ | |
| JPH01270275A (ja) | 半導体装置 |