WO1996036992A1 - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture Download PDF

Info

Publication number
WO1996036992A1
WO1996036992A1 PCT/JP1996/001263 JP9601263W WO9636992A1 WO 1996036992 A1 WO1996036992 A1 WO 1996036992A1 JP 9601263 W JP9601263 W JP 9601263W WO 9636992 A1 WO9636992 A1 WO 9636992A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip
semiconductor
semiconductor device
wafer
Prior art date
Application number
PCT/JP1996/001263
Other languages
English (en)
French (fr)
Inventor
Mitsuo Usami
Kunihiro Tsubosaki
Kunihiko Nishi
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to AU56598/96A priority Critical patent/AU718934B2/en
Priority to US08/952,344 priority patent/US5893746A/en
Priority to DE69636338T priority patent/DE69636338T2/de
Priority to EP96913741A priority patent/EP0828292B1/en
Publication of WO1996036992A1 publication Critical patent/WO1996036992A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same, and particularly to a semiconductor device which is extremely thin, has a low possibility of being damaged by bending force, and is suitable for various cards.
  • the present invention relates to a method for manufacturing a semiconductor device capable of forming such a thin semiconductor device stably and at a low cost.
  • the conventional LSI assembly technology for thin semiconductor devices is “LSI Handbook” (edited by the Institute of Electronics and Communication Engineers, Ohm Co., Ltd., January 30, 1979). Published on pages 406 to 416), and with these conventional semiconductor device assembly techniques, even if the handling is performed directly, Semiconductor wafers having a thickness of about 200 ⁇ m or more without cracking have been used.
  • a polishing method is widely used as a means for thinning a semiconductor wafer.
  • the polishing method Therefore, in order to process the semiconductor wafer uniformly, for example, with a processing accuracy of 5% or less, the parallel projection of the semiconductor wafer and the polishing device must be performed with high precision and high reproduction. In order to achieve such extremely high parallel projection, extremely expensive equipment was required, and practical use was difficult.
  • a method of polishing while monitoring the thickness of the semiconductor wafer has also been used.However, when a large area is polished by this method, the polishing is performed. The time required can be prolonged significantly, reducing productivity.
  • the semiconductor wafer is polished to a very small thickness of, for example, about 0.1 ⁇ , it is formed on the surface of the semiconductor wafer.
  • various semiconductor devices such as transistors, could be destroyed due to stress caused by polishing.
  • an object of the present invention is to solve the above-mentioned problems of the prior art, to reduce the possibility of being destroyed by bending stress, and to use the present invention in various cards.
  • Semiconductor device Is to provide a device.
  • Another object of the present invention is to reduce the thickness of the semiconductor chip from about 0.1 to about 110 ⁇ m, and to make such an extremely thin semiconductor chip.
  • An object of the present invention is to provide a method for manufacturing a semiconductor device which can be chip-bonded without cracking.
  • a semiconductor device comprises a thin semiconductor chip and a substrate which are opposed to each other via an organic adhesive layer containing a number of conductive particles therein.
  • the substrate electrodes thus formed are electrically connected to each other via the conductive particles.
  • the organic adhesive layer Even if bending stress is applied from the outside, the risk of destruction is extremely small.
  • the electrical connection between the semiconductor chip and the substrate is made by the conductive particles contained in the organic adhesive. These conductive particles are deformed by the pressure applied between the electrode and the node respectively provided at the position where the semiconductor chip and the substrate face each other. The deformed conductive particles cause the semiconductor chip and the substrate to be bonded together. Since the electrical connection between the pads is made, the electrical connection between the pad and the electrode is extremely reliably made.
  • a nossion film having a predetermined pattern is formed, and the pad is formed of the nossion film. It is installed in the part where no is formed. Since the thickness of the node is smaller than the thickness of the passivation film, the conductive particles existing between the node and the electrode facing each other are transferred to the outside. Is effectively suppressed, so that the pad and the electrode are reliably electrically connected to each other by the conductive particles.
  • a method of manufacturing a semiconductor device includes a method of manufacturing a semiconductor wafer affixed on a tape.
  • the semiconductor wafer can be uniformly etched by contacting with an etchant while rotating or reciprocating in a lateral direction at a high speed within the surface direction of the semiconductor wafer.
  • the thinned semiconductor wafer is diced and divided into a plurality of chips, and each of these thin chips is separated into a plurality of chips. Then, it is heated and pressurized to the substrate to fix it sequentially.
  • the semiconductor wafer Since the semiconductor wafer is in contact with the etchant while rotating or reciprocating at a rapid speed in an in-plane direction of the semiconductor wafer, it is extremely small. Etching is performed uniformly, and an extremely thin (0.1 to 110 tm) semiconductor wafer can be obtained without any unevenness or distortion.
  • a plurality of such thin semiconductor chips formed by dividing such an extremely thin semiconductor wafer into small chips are sequentially placed on the tape as the first substrate. Since the semiconductor chip is separated and heated and pressed against the second substrate, it is fixed on the second substrate without cracking, even though the semiconductor chip is extremely thin. can do .
  • a soft tape as the first substrate, only a desired chip is pushed upward, and only this chip is selectively used. Since heating can be performed, it is extremely easy to fix a desired chip to the second substrate. In order to divide the wafer into chips, it is practically preferable to completely separate the chips into individual chips by dicing.
  • the bonding between the second substrate and the semiconductor chip is performed via a conductive adhesive, thereby eliminating the need for wire bonding. This is extremely effective in simplifying the process and reducing costs.
  • FIG. 1 is a diagram for explaining a first embodiment of the present invention
  • FIG. 2 is a diagram for explaining a conventional method
  • FIG. 3 is a plan view for explaining an embodiment of the present invention
  • FIG. 4 (1) is a plan view showing the connection between the chip and the board
  • FIG. 4 (2) is a plan view showing the connection between the chip and the board
  • FIG. 4 (3) is a cross-sectional view showing the connection between the chip and the substrate
  • FIGS. 5 (1) to 5 (3) are cross-sectional views showing the connection of the second embodiment of the present invention.
  • FIGS. 6 (1) to 6 (5) are process diagrams for explaining a third embodiment of the present invention.
  • FIGS. 7 (1) to 7 (6) are process diagrams for explaining a fourth embodiment of the present invention.
  • a thin semiconductor wafer 105 is held by a frame 101 (HA-150, manufactured by Hitachi Chemical Co., Ltd.). 6) Place on top of 107.
  • the semiconductor wafer 105 is completely cut by the dicing groove 104 and is separated into a plurality of chips 105 ′.
  • Each of the separated chips 105 ′ is pushed upward from the back surface of the tape 107 by the heating head 106, and the adhesive 103 is released. It is pressed against the substrate 102 which has been applied in advance, and is adhered by heating to the substrate 102. Since the adhesive 103 is an anisotropic conductive adhesive made of a composite material of an organic substance and conductive particles, the adhesive 103 is not connected to an electrode (not shown) formed on the substrate 102. The electrode (node; not shown) of the thin chip 105 is pressurized and heated via the conductive particles contained in the adhesive 103. They are electrically connected to each other. Note that the tip 105 'has a thickness of about 0.1 to 110 m, which is extremely thin and can be bent.
  • the thickness of the chip 105 ′ be in the range of 0.1 to 110 m, since there is a risk of cracking due to bending.
  • the tape 107 is soft, the tape 107 is pushed upward while the tape 107 is heated by the heating head 106.
  • the thin chip 105 ′ on the tape 107 is also pushed up, and is uniformly and stably bonded to the substrate 102 placed above.
  • FIG. 3 is a diagram showing the planar structure of FIG. 1, in which a tape 107 is held by a ring-shaped frame 101 and a die 105 is a die-sine. The grooves are separated from each other by a plurality of chips 105 '.
  • the perimeter 304 of the well 105 is inside the frame 101 and is flatly bonded to the tape 107.
  • the frame 101 is formed of stainless steel or plastic material.
  • the thickness of the blade 105 is extremely thin, from 0.1 to 110 m, but it is strongly adhered to the tape 107 with an adhesive, regardless of the strength. Therefore, even if dicing is performed with the wafer 105 adhered to the tape 107, the thin chip 105 'will be It is not possible to peel apart FIG.
  • FIG. 4 shows a state after the thin chip 105 ′ is fixed to the substrate 102.
  • Fig. 4 (1) is a plan view
  • Fig. 4 (2) is a cross-sectional view.
  • a thin chip 105 is fixed to a predetermined position of the substrate 102.
  • the electrode (pad) formed on the thin chip 105 'and the electrode (substrate electrode) formed on the substrate 102 are connected in a face-bonding manner. Therefore, they are connected to each other. However, they may be connected to each other by wire bonding or conductive paste.
  • FIG. 4 (3) is a schematic enlarged view of the connection between the thin chip 105 'and the substrate 102 shown in FIGS. 4 (1) and (2). It is a sectional view.
  • a pad made of a conductive film (an electrode provided on a semiconductor chip) 400 is a thin chip 105.
  • 'It is provided on the surface of the substrate from which the passivation film 408 has been removed, and is provided on the surface of the substrate 102 by the conductive particles 406.
  • the substrate electrodes 4 12 are connected to each other and are electrically connected to each other.
  • An organic film (organic adhesive film) 409 is placed between the substrate 102 and the chip 105 '.
  • the organic film 409 is provided with conductive particles 410 in between, and the conductive particles 10 serve as the nodes 4. 0 5 and the substrate electrode 4 1 2 are conducted.
  • the thickness of the no-shock-section film 409 is larger than the thickness of the nod 405. Therefore, the movement of the conductive particles 406 interposed between the node 405 and the substrate electrode 412 to the outside is effectively suppressed, and as a result, the pad 4 The connection between the substrate electrode 4 and the substrate electrode 4 1 2 is extremely reliably and electrically connected.
  • the tip 202 placed on the tape 203 becomes the vacuum tip 201.
  • the substrate is not ringed and moved to another substrate (not shown). That is, the chip 202 placed on the tape 203 is an individual chip formed by the dicing of the wafer, and the protrusions
  • the chips 202 pushed up by the lifting pins 204 are sucked by the vacuum chucks 201 and sequentially moved one by one. .
  • Tape 203 is coated with a pressure-sensitive adhesive, and the adhesiveness has been reduced by ultraviolet (UV) irradiation or heating, but the adhesiveness remains slightly. Since the push-up pin 204 operates in conjunction with the vacuum chuck 201, the tip 202 is not connected to the tape 203. Can be separated. However, in the conventional method in which the tip is pushed upward by the pushing pin 204, the thickness of the tip 202 is 0.1 to 1 mm. When the thickness is extremely thin, ⁇ , the chip 202 is liable to crack and the productivity is reduced, so that it is difficult to widely use the chip for practical use. .
  • UV ultraviolet
  • This embodiment is an example of a method for thinning a semiconductor wafer.
  • FIG. 5 (1) after fixing the Si wafer 105 on the tape 107 affixed to the frame 101 with an adhesive, while rotating the silicon nozzle 105 at a high speed of more than 1,000 revolutions per minute, the etchant nozzle 501 to the etchant 502 are transferred to the above-mentioned Si nozzle.
  • the surface of the Si wafer 105 was etched by dripping on the wafer 105.
  • an aqueous solution of potassium hydroxide concentration: 40%
  • an etch solution other than potassium hydroxide was used. May be used.
  • the etching liquid 502 was dropped while rotating the Si wafer 105 at a high speed, the air dropped on the surface of the Si wafer 105 was dropped. As shown in FIG. 5 (2), the touch liquid 502 moves at a high speed in the lateral direction on the surface of the Si nanowire 105. Therefore, the surface of the Si wafer 105 is uniformly etched, and the Si wafer 105 can be formed into a thin film without any step or damage. And came.
  • the Si wafer 1 Even if the above-mentioned etchant 502 is dropped while reciprocating at a high speed of more than 1,000 reciprocations per minute, the etchant 502 can also be dropped by the Si wafer. The wafer moves laterally at high speed over the surface of the silicon wafer 105, and the surface of the silicon wafer 105 is uniformly etched and thinned without any stepped damage. And came.
  • FIG. 6 is a process chart showing another embodiment of the present invention.
  • the above-described embodiment is performed.
  • the silicon wafer 105 is etched and thinned by the method shown in FIG. 2 to form the cross-sectional structure shown in FIG. 6 (2).
  • a dicing groove 104 is formed in the Si wafer 105 and a plurality of chips 105 are formed in the Si wafer 105.
  • the heating head 106 is lowered by a downward force.
  • Example 2 the same tape as that used in Example 1 was used as tape 107, but other various tapes were used. There is no point in using.
  • the present embodiment is an example in which the main surface of a thin chip is opposed to the main surface of a substrate, and the two are joined to each other by face down bonding. .
  • the Si wafer 105 is placed on the first tape 107 pasted on the first frame 101. After fixing with an adhesive, the Si wafer 105 was thinned in the same manner as in Example 2 as shown in FIG. 7 (2).
  • the first tape 107 is peeled off from the Si wafer 105 to form on the surface of the Si tape 105 second force 107 '.
  • a dicing groove 104 is formed in the silicon wafer 105 to form a plurality of chips 10. Separated into 5 '.
  • the substrate 102 Align the chip 105 ′ and press the heating head 106 from below to heat and pressurize it.
  • the substrate 1 A thin chip 105 ′ was bonded to the layer 102 via an anisotropic conductive adhesive 103.
  • the chip 105 ' is transferred to the substrate 102 after being transferred to the second tape 107'. Therefore, the front and back of the Si chip 105 ′ are opposite to those of the first embodiment, and the upper surface of the first Si wafer 105 is mounted on the substrate 102. Even if it is fixed to the top, it will be on the top. Therefore, in this embodiment, if the desired semiconductor element is formed on the surface of the Si wafer 105 after the Si wafer 105 is thinned, this semiconductor element can be obtained. Are arranged on the surface of the chip 105 formed on the surface of the substrate 102.
  • An extremely thin semiconductor chip is fixed to the substrate with an adhesive, and a pad provided on the surface of the semiconductor chip and a substrate electrode provided on the surface of the substrate Are electrically connected to each other by the conductive particles contained in the adhesive, so that they are less likely to be damaged by bending, and Reliability is also high.
  • the thin semiconductor chip Since the thin semiconductor chip is peeled off from the tape and adhered to the substrate in the same process, the thin semiconductor chip can be placed on the substrate without breaking it. It can be fixed.
  • Each semiconductor chip can be connected to the substrate without wire bonding by fixing it to the substrate with an anisotropic conductive adhesive. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

明 細 « 半導体装置 お よ びそ の製造方法
[ 技術分野 〕
本発明 は半導体装置 お よ びの製造方法 に 関 し 、 特に 極め て 薄 く 、 曲 げ応.力 に よ っ て破損す る 恐れが少 な く 、 各種カ ー ド に 好適な 半導体装置、 お よ び こ の よ う な薄 い 半導体装置 を 安定かつ低コ ス ト で形成す る こ と がで き る 半導体装置 の製造方法 に 関す る 。
[ 背景技術 〕
極め て 薄い半導体装置 を 利用 し て 、 例 え ば I C 力 一 ド な ど各種カ ー ド を 形成す る こ と が提案 さ れて い る が、 従来の こ の よ う な薄い 半導体装置は 、 曲 げ応力 に よ つ て 容 易 に破壊 さ れて し ま う た め 、 実用上十分満足で き る 各種力 一 ド を 得 る の は 困難で あ っ た 。
薄 い 半導体装置の従来の組立技術 と し て は 、 た と え ば 「 L S I ハ ン ド ブ ッ ク 」 （ 社団法人電子通信学会編 株式会社オ ー ム社、 昭和 5 9 年 1 1 月 3 0 日 発行、 第 4 0 6 頁 〜 4 1 6 頁 ） な ど に 記載 さ れて お り 、 こ れ ら 従来の半導体装置 の組立て 技術で は 、 直接ハ ン ド リ ン グ を 行 っ て も 、 割れ な い ほ ぼ 2 0 0 μ m 以上の厚 さ を 有す る 半導体 ウ ェハが用 い ら れて い た 。
周 知の よ う に 、 半導体 ウ ェハ を 薄 く す る 手段 と し て は 、 研磨法が広 く 用 い ら れて い る 。 し か し 、 研磨法 に よ っ て 、 半導体 ウ ェハ を均一 に 、 た と え ば 5 % 以内 の 加工精度で加工す る た め に は 、 半導体 ウ ェハ と 研磨装 置の平行出 し を 、 高精度かつ高い再現性で 行な う 必要 があ り 、 こ の よ う な極め て 高 い平行出 し を 行 う た め に は 、 極め て 高価 な装置が必要で あ り 、 実用 は困難で あ つ た 。
ま た 、 半導体 ウ ェ ハ の厚 さ を モ ニ タ し な が ら 、 研磨 を 行 う 方法も 行われて い る が、 大面積の領域 を こ の方 法 に よ っ て研摩す る と 、 所要時間 が著 し く 長 く な っ て 生産性が低下 し て し ま う 。
ま た 、 半導体 ウ ェ ハの厚 さ を 、 例 え ば 0 . Ι μ πι程 度 と 極め て 薄 く な る ま で研磨 を 行 う と 、 半導体 ウ ェ ハ の表面 に形成 さ れて い る ト ラ ン ジ ス タ な ど各種半導体 デバイ ス が、 研磨 に よ っ て 生ずる ス ト レ ス の た め に破 壊 さ れて し ま う と い う 問題 も あ っ た 。
さ ら に 、 こ の よ う に 薄 く さ れ た 半導体チ ッ プ を 、 上 記従来技術 に よ っ て 直接ハ ン ド リ ン グ を 行 う と 、 半導 体チ ッ プ 自 体が破壊 さ れて し ま う と い う 問題があ り 、 高 い歩留 と 低い コ ス ト で 、 半導体装置 を 形成す る の は 困難で あ っ た 。
[発明の開示〕
し た が っ て 、 本発明 の 目 的 は 、 従来技術の有す る 上 記問題 を 解決 し 、 曲 げ応力 に よ っ て 破壊 さ れる 恐れが 小 さ く 、 各種カ ー ド に利用 す る こ と がで き る 半導体装 置 を 提供す る こ と で あ る 。
本発明 の他の 目 的 は 、 半導体チ ッ プの厚 さ を 0 . 1 か ら 1 1 0 μ m程度 ま で薄 く す る こ と がで き 、 かつ 、 こ の よ う な極め て 薄いチ ッ プ を 、 割れの発生な し に ノヽ ン ド リ ン グす る こ と がで き る 半導体装置の製造方法 を 提供す る こ と で あ る 。
上記 目 的 を 達成す る た め の本発明 の半導体装置 は 、 薄い半導体チ ッ プ と 基板 を 、 多数の導電性粒子 を そ の 中 に 含 む有機接着剤層 を 介 し て 対向 し て 配置 し 、 さ ら に 、 上記半導体チ ッ プの 上記基板側表面上 に 設 け ら れ た 導電性膜か ら な る パ ッ ド と 、 上記基板の上記半導体 チ ッ プ側表面上 に 設 け ら れ た基板電極 を 、 上記導電性 粒子 を 介 し て 互い に電気的 に接続す る こ と を 特徴 と し て い る 。
互 い に対向 し て 配置 さ れ た薄い 半導体チ ッ プ と 可撓 性材料か ら な る 基板 は 、 上記有機接着剤層 に よ っ て 互 い に 接着 さ れ 、 固定 さ れて い る の で 、 外部か ら 曲 げ応 力 が加わ っ て も 、 破壊 さ れ る 恐れは極め て 小 さ い 。
ま た 、 半導体チ ッ プ と 基板の 間 の電気的接続は 、 上 記有機接着剤中 に 含 ま .れる 導電性粒子 に よ っ て 行われ る 。 こ の導電性粒子 は 、 上記半導体チ ッ プと 基板の互 い に 対向 す る 位置 に そ れぞれ設 け ら れ た ノ ッ ド と 電極 の 間 に 印加 さ れ た圧力 に よ っ て 変形 さ れ、 こ の変形 さ れ た導電性粒子 に よ っ て 、 上記半導体チ ッ プ と 基板 の 間の電気的接続が行われ る ため 、 上記パ ッ ド と 電極の 間の電気的接続は極め て確実 に行われ る 。
上記半導体チ ッ プ上 に は 、 所定のパタ ー ン を 有す る ノ ッ シベ — シ ヨ ン膜が形成 さ れて お り 、 上記パ ッ ド は 、 こ の ノ ッ シベ 一 シ ヨ ン膜が形成 さ れて い な い部分 に 設 け ら れて い る 。 ノ ッ ド の厚 さ はパ ッ シベ 一 シ ヨ ン膜の 厚 さ よ り 小 さ い ので 、 互い に 対向 す る ノ ッ ド と 電極の 間 に 存在す る 上記導電性粒子が外部 に移る の は効果的 に抑制 さ れ、 そ の た め 、 上記 パ ッ ド と 電極は上記導電 性粒子 に よ つ て確実 に電気的 に接続 さ れ る 。
ま た 、 本発明 の上記他の 目 的 を 達成す る た め の 本発 明 の、半導体装置 の製造方法 は 、 テー プ上 に貼 り 付 け た 半導体 ウ ェ ハ を 、 こ の ウ ェ ハ の表面方向 内 で 高速度 に 回転若 し く は横方向 に 往復運動 さ せ な が ら 、 エ ッ チ液 と 接触 さ せ る こ と に よ っ て 、 半導体 ウ ェハ を均一 に ェ ツ チ ン グ し て 膜厚 を 極め て 小 さ く し た後 、 薄 く さ れ た 半導体 ウ ェハ を ダイ シ ン グ し て複数のチ ッ プに分割 し 、 こ れ ら 各薄いチ ッ プ を 、 基板 に加熱 お よ び加圧 し て順 次固着 さ せ る も の で あ る 。
半導体 ウ ェ ハが、 こ の半導体 ウ ェ ハの面 内方向 に お い て 、 急速度 で 回転若 し く は往復運動 し な が ら 、 エ ツ チ液 と 接触 さ れ る の で 、 極め て均一 に エ ッ チ ン グが行 われ、 凹 凸や歪の発生 な し に 、 極め て 薄 い （ 0 . 1 〜 1 1 0 t m ) 半導体 ウ ェハ を 得る こ と がで き る 。 こ の よ う な極め て 薄 い半導体 ウ ェハ を 小 さ なチ ッ プ に 分割 し て形成 さ れ た複数の薄い半導体チ ッ プは 、 第 1 の基板で あ る テー プ上か ら 順次分離 さ れて 、 第 2 の 基板上 に加熱 し て 圧接 さ れ る の で 、 半導体チ ッ プが極 め て 薄い に も かかわ ら ず、 割れ の発生な し に 上記第 2 の基板上 に 固着す る こ と がで き る 。 特に 、 上記第 1 の 基板 と し て軟質の テー プ を用 い る こ と に よ り 、 所望 の チ ッ プの み を 上方 に 押 し 上 げ、 こ のチ ッ プの み を 選択 的 に加熱で き る の で 、 所望のチ ッ プ を 上記第 2 の基板 へ固着す る の は極め て 容易で あ る 。 上記 ウ ェ ハ を チ ッ プ に 分割す る に は 、 ダイ シ ン グ に よ っ て 完全 に 各チ ッ プ に 分離 さ せ る 方法が実用 上好 ま し い 。
さ ら に 、 上記第 2 の 基板 と 半導体チ ッ プ と の 固着 を 、 導電性接着剤 を 介 し て 行 う こ と に よ っ て 、 ワ イ ヤ ボ ン デイ ン グは不要 に な り 、 工程の簡略化 と コ ス 卜 の低減 に 極め て 有効で あ る 。
[図面の簡単な説明 〕
第 1 図 は本発明 の第 1 の実施例 を 説明す る た め の 図、 第 2 図 は従来の方法 を 説明 す る た め の 図 、
第 3 図 は本発明 の実施例 を 説明す る ため の平面図 、 第 4 図 （ 1 ) は チ ッ プ と 基板 の接続 を 示す平面図 、 第 4 図 （ 2 ) はチ ッ プ と 基板の接続 を 示す 断面図 、 第 4 図 （ 3 ) はチ ッ プ と 基板の接続部 を 示す断面図 、 第 5 図 （ 1 ) 〜第 5 図 （ 3 ) は本発明 の第 2 の実施 例 を 説明す る ため の工程図 、
第 6 図 （ 1 ) 〜第 6 図 （ 5 ) は本発明 の第 3 の実施 例 を 説明す る た め の工程図 、
第 7 図 （ 1 ) 〜第 7 図 （ 6 ) は本発明 の第 4 の実施 例 を 説明す る ため の工程図 、
で あ る 。
[ 発明 を実施す る た め の最良 の形態 〕
実施例 1
第 1 図 に 示 し た よ う に 、 薄い 半導体 ウ エノヽ 1 0 5 を 、 枠 1 0 1 に よ っ て保持 さ れ た テ ー プ （ 日 立化成株式会 社製 、 H A — 1 5 0 6 ) 1 0 7 の上 に 配置す る 。 こ の 半導体 ウ ェハ 1 0 5 は 、 ダイ シ ン グ溝 1 0 4 に よ っ て 完全 に切断 さ れ、 複数の チ ッ プ 1 0 5 ' に分離 さ れて い る 。
分離 さ れ た各チ ッ プ 1 0 5 ' は 、 加熱ヘ ッ ド 1 0 6 に よ っ て テ ー プ 1 0 7 の裏面か ら 上方へ押 し 上 げ ら れ、 接着剤 1 0 3 があ ら か じ め塗布 さ れ た基板 1 0 2 に押 し つ け ら れて 、 当 該基板 1 0 2 に加熱接着 さ れ る 。 こ の接着剤 1 0 3 は 、 有機物質 と 導電性粒子の複合材料 か ら な る 異方導電性接着剤で あ る た め 、 基板 1 0 2 に 形成 さ れ た電極 （ 図示せず ） と 薄型チ ッ プ 1 0 5 が有 す る 電極 （ ノ ッ ド ； 図示せず ） は 、 加圧 と 加熱 に よ つ て 上記接着剤 1 0 3 中 に 含 ま れ る 導電性粒子 を 介 し て 互い に電気的 に接続 さ れ る 。 な お 、 上記チ ッ プ 1 0 5 ' は 、 厚 さ が 0 . 1 〜 1 1 0 m程度で極め て 薄 く 、 曲 げる こ と が可能で あ る 。 厚 さ が 0 . 1 μ m よ り 小 さ い と 、 こ のチ ッ プ 1 0 5 ' に各種半導体素子 を形成す る の が困難に な り 、 1 1 0 μ m よ リ 大 き い と 、 曲 げに よ っ て 割れが生ずる 恐れが あ る の で 、 チ ッ プ 1 0 5 ' の厚 さ は 0 . 1 〜 1 1 0 m の範囲内 に あ る こ と が好 ま し い 。
ま た 、 上記テー プ 1 0 7 は軟質 で あ る た め 、 加熱へ ッ ド 1 0 6 に よ っ て テー プ 1 0 7 を加熱 し な が ら 上方 へ押 し 上 げる こ と に よ っ て 、 テー プ 1 0 7 の 上 に あ る 上記薄 いチ ッ プ 1 0 5 ' も 押 し 上 げ ら れ 、 上方 に 置か れ た 基板 1 0 2 と 均一かつ 安定 に 接着 さ れ る 。
第 3 図 は第 1 図 の平面構造 を 示す 図 で あ り 、 テー プ 1 0 7 は リ ン グ状の枠 1 0 1 に よ っ て 保持 さ れ 、 ゥ ェ ノヽ 1 0 5 は ダイ シ ン グ溝 1 0 4 に よ っ て 複数の チ ッ プ 1 0 5 ' に 互 い に 分離 さ れて い る 。 ウ エ ノヽ 1 0 5 の周 囲 3 0 4 は枠 1 0 1 の 内側 に あ っ て 、 テ ー プ 1 0 7 に 平坦 に 接着 さ れて い る 。 枠 1 0 1 はス テ ン レ ス ま た は プラ ス チ ッ ク 材で形成 さ れて い る 。 ウ エ ノヽ 1 0 5 の厚 さ は 0 . 1 か ら 1 1 0 m と 極め て 薄い に も 力、 かわ ら ず、 粘着剤 に よ っ て テー プ 1 0 7 に 強固 に粘着 さ れて い る た め 、 ウ エ ノヽ 1 0 5 を テー プ 1 0 7 に粘着 し た状 態で ダイ シ ン グ を 行 っ て も 、 薄い チ ッ プ 1 0 5 ' がテ — プ 1 0 7 力、 ら 、 ば ら ば ら に剥離 し て し ま う こ と は な 上記薄いチ ッ プ 1 0 5 ' を 基板 1 0 2 に 固着 し た後 の状態 を第 4 図 に示 し た 。 第 4 図 （ 1 ) は平面図 、 第 4 図 （ 2 ) は断面図 で あ る 。 基板 1 0 2 の所定の位置 に は 、 薄いチ ッ プ 1 0 5 が固着 さ れて い る 。 薄いチ ッ プ 1 0 5 ' 上 に形成 さ れ た電極 （ パ ッ ド ） と 基板 1 0 2 上 に形成 さ れ た電極 （ 基板電極 ） は 、 フ ェ ー ス ダ ゥ ンボ ン ディ ン グに よ っ て互 い に接続 さ れて い る 。 し か し 、 ワ イ ヤ ボ ン デ ィ ン グあ る い は導電性ペー ス 卜 に よ っ て 互い に 接続 し て も よ い 。
薄い チ ッ プの 実装が、 こ の よ う に 簡単かつ容易 に で き る た め 、 半導体装置 の薄型化 、 高機能化 お よ び低 コ ス ト 化 が促進 さ れて 、 多 く の新 し い 分野 に応用範囲 を 拡大す る こ と がで き た 。
な お 、 第 4 図 （ 3 ) は 、 第 4 図 （ 1 ) 、 （ 2 ) に示 し た薄いチ ッ プ 1 0 5 ' と 基板 1 0 2 の接続部 を 拡大 し て模式的 に示 し た 断面図 で あ る 。 第 4 図 （ 3 ) に示 し た よ う に 、 導電性膜か ら な ¾ パ ッ ド（半導体チ ッ プ 上 に 設 け ら れ た電極） 4 0 5 は 、 薄いチ ッ プ 1 0 5 ' 表面の 、 パ ッ シベー シ ヨ ン膜 4 0 8 が除去 さ れ た部分 に 設 け ら れて お り 、 導電性粒子 4 0 6 に よ っ て 、 基板 1 0 2 の表面上 に 設 け ら れ た基板電極 4 1 2 に接続 さ れ、 互い に導通 さ れて い る 。 基板 1 0 2 と チ ッ プ 1 0 5 ' の 間 に は有機フ ィ ルム （ 有機接着剤膜 ） 4 0 9 が 介在 し て 設 け ら れて お り 、 こ の有機フ ィ ルム 4 0 9 の 中 に 導電粒子 4 1 0 が含 ま れて いて 、 こ の導電性粒子 1 0 に よ っ て ノ ッ ド 4 0 5 と 基板電極 4 1 2 間が導 通 さ れ る 。 こ の場合、 第 4 図 （ 3 ) に 示 し た よ う に 、 ノ ッ シ ベ 一 シ ヨ ン膜 4 0 9 の 膜厚 は ノ ッ ド 4 0 5 の膜 厚 よ り 大 き い 。 そ の た め 、 ノ ッ ド 4 0 5 と 基板電極 4 1 2 の間 に介在す る 導電性粒子 4 0 6 の外部へ の移動 は効果的 に抑制 さ れ、 そ の結果、 パ ッ ド 4 0 5 と 基板 電極 4 1 2 の 間 は極め て確実 に電気的 に接続 さ れる 。
—方 、 従来法 に お い て は 、 第 2 図 に 示 し た よ う に 、 テ ー プ 2 0 3 上 に 置かれ た チ ッ プ 2 0 2 は 、 真空チ ヤ ッ ク 2 0 1 に よ っ て ノヽ ン ド リ ン グ さ れて他の基板 （ 図 示せず ） 上へ移動 さ れ る 。 す な わ ち 、 テー プ 2 0 3 の 上 に 置かれ たチ ッ プ 2 0 2 は 、 ウ エ ノヽ の ダイ シ ン グ に よ っ て 形成 さ れ た個別 のチ ッ プで あ り 、 突 き 上 げ ピ ン 2 0 4 に よ っ て 突 き 上 げ ら れ た チ ッ プ 2 0 2 は 、 真空 チ ヤ ッ ク 2 0 1 に よ っ て 吸引 さ れて 1 個ずつ順次移動 さ れ る 。
テ ー プ 2 0 3 に は粘着剤が塗布 さ れて お り 、 紫外線 ( U V ) 照射 ま た は加熱 に よ っ て 、 接着性は低下 し て い る が、 な おわずか に 接着性が残 っ て い る の で 、 真空 チ ヤ ッ ク 2 0 1 と 連動 し て 動作す る 突 き 上 げ ピ ン 2 0 4 に よ っ て 、 チ ッ プ 2 0 2 は テ 一 プ 2 0 3 か ら 分離で き る 。 し か し 、 こ の突 き 上 げ ピ ン 2 0 4 に よ っ て 上方へ突 き 上 げる 従来の方法で は 、 チ ッ プ 2 0 2 の厚 さ が 0 . 1 か ら 1 Ι Ο μ πι と 極め て 薄い場合は 、 チ ッ プ 2 0 2 に割れが入 り やす く な り 、 生産性が低下 し て し ま う の で 、 広 く 実用 に供す る の は困難で あ る 。 。
実施例 2
本実施例 は半導体 ウ ェハ を 薄 く す る 方法の例で あ る 。 第 5 図 （ 1 ) に 示 し た よ う に 、 S i ウ エ ノヽ 1 0 5 を 、 枠 1 0 1 に 貼 ら れ た テープ 1 0 7 上 に 粘着剤 に よ っ て 固定 し た後 、 S i ウ エ ノヽ 1 0 5 を 毎分 1 , 0 0 0 回転 以上の高速度で 回転 し な が ら 、 エ ッ チ液 ノ ズル 5 0 1 か ら エ ッ チ液 5 0 2 を 上記 S i ウ エ ノヽ 1 0 5 上 に滴下 し て 、 S i ウ ェ ハ 1 0 5 の表面 を エ ッ チ し た 。 上記ェ ツ チ液 5 0 2 と し て は 、 本実施例で は水酸化 カ リ ゥ ム の水溶液 （ 濃度 4 0 % ) を 用 い た が、 水酸化カ リ ウ ム 以外のエ ッ チ液 を 用 い て も よ い 。
上記 S i ウ エ ノ、 1 0 5 を 高速度で 回転 し な が ら エ ツ チ液 5 0 2 を 滴下 し た た め 、 S i ウ ェ ハ 1 0 5 の表面 上 に 滴下 さ れ た エ ッ チ液 5 0 2 は 、 第 5 図 （ 2 ) に示 し た よ う に 、 S i ウ エ ノヽ 1 0 5 の表面上 を横方向 に高 速度で移動す る 。 そ の た め 、 S i ウ エ ノヽ 1 0 5 の表面 は均一 に エ ッ チ さ れ、 段差や ダメ ー ジ の発生な し に 、 S i ウ エ ノヽ 1 0 5 を 薄い膜 に す る こ と がで き た 。
ま た 、 第 5 図 （ 3 ) に 示 し た よ う に 、 S i ウ エ ノヽ 1 0 5 を 毎分 1， 0 0 0 往復以上の高速往復運動 し な が ら 上記エ ッ チ液 5 0 2 を 滴下 し て も 、 同様 に 、 エ ッ チ 液 5 0 2 は S i ウ ェハ 1 0 5 の表面上 を 横方向 に 高速 度で移動 し 、 S i ウ ェハ 1 0 5 の表面 は 、 段差ゃ ダメ ー ジ の発生な し に均一 に エ ッ チ さ れ、 薄膜化す る こ と がで き た 。
実施例 3
第 6 図 は本発明 の他の実施例 を 示す工程図 で あ る 。 第 6 図 （ 1 ) に 示 し た よ う に 、 枠 1 0 1 に貼 ら れ た テ ー プ 1 0 7 の 上 に 、 S i ウ ェ ハ 1 0 5 を 固定 し た後 、 上記実施例 2 に 示 し た 方法 に よ っ て S i ウ ェ ハ 1 0 5 を エ ッ チ し て 薄 く し て 、 第 6 図 （ 2 ) に 示す 断面構造 を 形成 し 、 さ ら に 、 第 6 図 （ 3 ) に 示 し た よ う に 、 S i ウ ェ ハ 1 0 5 に ダイ シ ン グ溝 1 0 4 を 形成 し て 、 S i ウ エ ノヽ 1 0 5 を 複数のチ ッ プ 1 0 5 ' に 分割 し た 。 次 に 、 第 6 図 （ 4 ) に 示 し た よ う に 、 基板 1 0 2 に 所定のチ ッ プ 1 0 5 ' を位置合わせ し た後 、 加熱へ ッ ド 1 0 6 を 下 力、 ら 押 し 当 て て 、 こ のチ ッ プ 1 0 5 ' を 基板 1 0 2 に加熱加圧 し 、 第 6 図 （ 5 ) に 示 し た よ う に 、 基板 1 0 2 に 薄 いチ ッ プ 1 0 5 ' を 移 し 、 接着剤 1 0 3 を 介 し て 固着 さ せ た 。 各チ ッ プ 1 0 5 ' の特性 は 、 分割前 の ウ ェ ハ状態の と き に 、 あ ら か じ め測定 さ れて お り 、 良品 と 不良品がそ れぞれ明確 と な っ て い る ので 、 良品のチ ッ プの み を 選択的 に位置合わせ し 、 基 板 1 0 2 に移 し て 固着 し た 。
な お 、 上記実施例 2 お よ び 3 に おいて は 、 テー プ 1 0 7 と し て 実施例 1 に用 い テー プ と 同 じ テー プ を 用 い た が、 そ れ以外の各種テー プを使用 で き る こ と は 、 い う ま で も な い 。
実施例 4
本実施例は 、 薄い チ ッ プの主面 を基板の 主面 に 対向 さ せて 、 フ ェ ース ダ ウ ン ボ ン ディ ン グに よ っ て 両者 を 互い に 接合 し た例で あ る 。
ま ず、 第 7 図 （ 1 ) に 示 し た よ う に 、 第 1 の枠 1 0 1 に貼 ら れ た第 1 の テ ー プ 1 0 7 の 上 に S i ウ ェハ 1 0 5 を 粘着剤 に よ っ て 固定 し た後 、 第 7 図 （ 2 ) に示 し た よ う に 、 上記実施例 2 と 同様 に し て 、 S i ウ ェハ 1 0 5 を 薄 く し た 。
次 に 、 第 7 図 （ 3 ) に 示 し た よ う に 、 S i ウ エ ノヽ 1 0 5 の表面 を 下 向 き に し て 、 第 2 の枠 1 0 1 ' に 貼 ら れ た第 2 のテー プ 1 0 7 ' の表面 に対向 さ せ 、 両者 を 互い に 貼 り 合わせ た 。
上記第 1 の テー プ 1 0 7 を S i ウ エ ノヽ 1 0 5 か ら 剥 離 し て 、 S i ウ エ ノヽ 1 0 5 力 第 2 の テー プ 1 0 7 ' の 表面上 に形成 さ れ た構造 と し た後 、 第 7 図 （ 4 ) に示 し た よ う に 、 S i ウ エノヽ 1 0 5 に ダイ シ ン グ溝 1 0 4 を形成 し て 、 複数のチ ッ プ 1 0 5 ' に 分離 さ せ た 。 次 に 、 第 7 図 （ 5 ) に 示 し た よ う に 、 基板 1 0 2 に 上記チ ッ プ 1 0 5 ' を 位置合わせ し て 加熱へ ッ ド 1 0 6 を 下か ら押 し 当 て て 加熱加圧 し 、 第 7 図 （ 6 ) に示 し た よ う に 、 基板 1 0 2 に薄いチ ッ プ 1 0 5 ' を 異方 導電性接着剤 1 0 3 を 介 し て 接着 し た 。
本実施例 に よ れば、 チ ッ プ 1 0 5 ' が第 2 の テ ー プ 1 0 7 ' に移 さ れ た後 に基板 1 0 2 に移 さ れ る 。 そ の た め 、 S i チ ッ プ 1 0 5 ' の表裏が上記実施例 1 の場 合 と は逆 に な つ て 、 当 初の S i ウ ェハ 1 0 5 上面が、 基板 1 0 2 に 固着 さ れ た状態で も 上面 に な る 。 し た が つ て 、 本実施例 で は 、 S i ウ ェハ 1 0 5 を 薄 く し た後、 所望半導体素子 を S i ウ ェハ 1 0 5 の表面 に形成すれ ば、 こ の 半導体素子が、 基板 1 0 2 の表面 に形成 さ れ た チ ッ プ 1 0 5 の表面 に配置 さ れ る 。
上記説明か ら 明 ら か な よ う に 、 本発明 に よ っ て 下記 効果が得 ら れる 。
( 1 ) 極め て 薄い半導体チ ッ プが接着剤 に よ っ て 基 板 に 固着 さ れ 、 半導体チ ッ プの表面 に 設 け ら れ た パ ッ ド と 基板表面 に 設 け ら れ た基板電極が、 上記接着剤 中 に 含 ま れ る 導電性粒子 に よ っ て 互い に電気的 に 接続 さ れて い る の で 、 曲 げに よ っ て破損す る 恐れが少 な く 、 電気的接続の信頼性も 高 い 。
( 2 ) 半導体 ウ ェハ の主面 に 沿 っ て 移動す る 高速 な エ ッ チ液 に よ っ て 、 ウ ェハが薄 く さ れる ので 、 膜厚力 均一な薄 い半導体 を 容易 に得 る こ と がで き 、 歪や欠陥 が発生す る 恐れは な い 。
( 3 ) 薄い半導体チ ッ プの 、 上記テー プか ら の剥離 と 基板上への接着が同一の工程で行われる た め 、 薄い 半導体チ ッ プ を 割 る こ と な し に 、 基板上 に 固着で き る 。
( 4 ) 所望の 半導体チ ッ プ を 選択的 に加熱 お よ び加 圧 し て 上記基板上 に移す の で 、 極め て 容易 かつ低コ ス 卜 で 、 薄いチ ッ プ を 基板へ実装で き る 。
( 5 ) 異方導電性接着剤 に よ っ て 基板 に 固着す る こ と に よ り 、 ワ イ ヤ ボ ン デ ィ ン グな し に 、 各半導体チ ッ プ を 基板上 に接続で き る 。
( 6 ) 半導体チ ッ プの厚 さ は 、 曲 げが可能で あ る 0 . 1 か ら 1 1 Ο μ ιη と 極め て 薄 く さ れ る の で 、 曲 げに 強 い薄い 半導体装置 を 実現で き る 。

Claims

請求の範囲
1 . 半導体チ ッ プ と 、 多数の導電性粒子 を そ の 中 に 含 む有機接着剤層 を 介 し て 当 該半導体チ ッ プ と 対向 し て 配置 さ れ た基板 と 、 上記半導体チ ッ プの 上記基板側 の 表面上 に 設 け ら れ た導電性膜か ら な る パ ッ ド と 、 上記 基板の 上記半導体チ ッ プ側 の表面上の 上記パ ッ ド に対 向 し た位置 に 設 け ら れ た電極 を 少 な く と も 具備 し 、 上 記パ ッ ド と 上記電極は上記導電性粒子 を 介 し て 互い に 電気的 に接続 さ れて い る こ と を 特徴 と す る 半導体装置 。
2 . 上記半導体チ ッ プの厚 さ は 0 . 1 μ πι 〜 1 1 0 μ m で あ る こ と を 特徴 と す る 請求項 1 に 記載 の 半導体装 置 。
3 . 半導体チ ッ プ と 、 多数の導電性粒子 を そ の 中 に 含 む有機接着剤層 を 介 し て 当 該半導体チ ッ プ と 対向 し て 配置 さ れ た基板 と 、 上記半導体チ ッ プの 上記基板側 の 表面上 に 設 け ら れ た パ ッ シベー シ ョ ン膜 お よ び導電性 膜か ら な る パ ッ ド と 、 上記基板の 上記半導体チ ッ プ側 の表面上の上記 パ ッ ド に 対応 し た位置 に 設 け ら れ た電 極 を 少 な く と も 具備 し 、 上記パ ッ ド と 上記電極は上記 導電性粒子 を 介 し て 互い に電気的 に接続 さ れ 、 かつ 上 記パ ッ ド は 、 上記半導体チ ッ プの 上記基板側 の表面 の 上記パ ッ シベー シ ヨ ン 膜が形成 さ れて い な い部分 に形 成 さ れて い る こ と を 特徴 と す る 半導体装置。
4 . 上記パ ッ シベー シ ヨ ン膜の厚 さ は 、 上記パ ッ ド の 厚 さ よ リ 大 き い こ と を 特徴 と す る 請求項 3 に 記載の半 導体装置。
5 . 第 1 の基板上 に保持 さ れた 半導体 ウ ェハの表面 を エ ッ チ液 に接触 さ せ 、 上記半導体 ウ ェハ の表面 に沿つ て 、 上記エ ッ チ液 を 高速度で動かす こ と に よ っ て 、 上 記半導体 ウ ェハの厚 さ を 小 さ く す る 工程 と 、 当 該厚 さ を 小 さ く さ れ た ウ ェハ を カ ツ ト し て複数のチ ッ プに分 離す る 工程 と 、 当 該チ ッ プ を 上記第 1 の基板か ら 分離 し て 第 2 の基板へ固着す る 工程 を 含む こ と を 特徴と す る 半導体装置の製造方法。
6 . 上記 ウ ェハ を カ ッ ト し て複数のチ ッ プに 分離す る 工程 は 、 上記半導体 ウ ェハ を ダイ シ ン グ溝 に よ っ て 完 全 に 切断す る こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 5 に 記載の半導体装置の製造方法。
7 . 上記半導体 ウ ェハ の厚 さ を 小 さ く す る 工程 は 当該 半導体 ウ ェ ハ の表面 を 上記エ ッ チ液 に接触 さ せ 、 上記 ウ ェハ を 当 該半導体 ウ ェハの平面方向 内 で 回転 さ せる こ と に よ っ て 行われ る こ と を特徴 と す る 請求項 5 に 記 載の半導体装置の製造方法。
8 . 上記 ウ ェハは 1 ， 0 0 0 回 Z分以上 の速度 で 回転 さ れ る こ と を 特徴 と す る 請求項 7 に 記載 の半導体装置 の製造方法。
9 . 上記半導体 ウ ェハ の厚 さ を 小 さ く す る 工程 は 当 該 半導体 ウ ェハの表面 を 上記エ ッ チ液 と 接触 さ せ 、 上記 半導体 ウ ェハ を 当 該 ウ ェハの平面方向 内 で往復運動 さ せる こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 5 に 記載の半導体装置の製造方法。
1 0 . 上記第 1 の基板は テー プで あ る こ と を 特徴 と す る 請求項 5 に 記載の 半導体装置の製造方法。
1 1 . 上記テ ー プは有機物質か ら な る 軟質テー プで あ る こ と を 特徴 と す る 請求項 1 0 に 記載 の半導体装置の 製造方法。
1 2 . 上記テ ー プは枠 に 支持 さ れて い る こ と を 特徴 と す る 請求項 1 0 に 記載の 半導体装置 の製造方法 。
1 3 . 上記枠は リ ン グ状で あ る こ と を 特徴 と す る 請求 項 1 2 に 記載 の 半導体装置の製造方法。
1 4 . 上記チ ッ プ を 上記第 1 の基板か ら 分離 し て 上記 第 2 の基板へ固着す る 工程は 、 所望の上記チ ッ プ を 選 択的 に加熱 し て 上記第 2 の基板 に対 し て 圧接す る こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 5 に 記載の 半導体装置の製造方法。
1 5 . 上記チ ッ プ を第 1 の基板か ら 分離 し て第 2 の基 板へ固着す る 工程は 、 上記テ ー プの下 に 設 け ら れ た加 熱へ ッ ド に よ っ て 上記チ ッ プ を 押 し 上 げ、 かつ加熱す る こ と に よ っ て 行われ る こ と を 特徴 と す る 請求項 5 に 記載の 半導体装置の製造方法。
1 6 . 上記チ ッ プ と 上記第 2 の基板は 、 当 該第 2 の基 板の表面上 に形成 さ れ た接着剤層 に よ っ て 固着 さ れる こ と を 特徴と す る 請求項 5 に 記載の 半導体装置の製造 方法。
1 7 . 上記接着剤層 は異方性導電性接着剤層 で あ る こ と を 特徴 と す る 請求項 1 6 に 記載の半導体装置の製造 方法。
1 8 . 上記異方性導電性接着剤層 は有機物質 と 導電性 粒子 を 含む こ と を 特徴 と す る 請求項 1 7 に 記載の半導 体装置の製造方法。
1 9 . 上記チ ッ プの表面 に形成 さ れ た電極 と 、 上記第 2 の基板の表面 に形成 さ れ た電極は 、 フ ェー ス ダ ウ ン ボ ン ディ ン グ に よ っ て 互い に電気的 に接続 さ れる こ と を 特徴 と す る 請求項 5 に記載の半導体装置の製造方法。
2 0 . 上記半導体 ウ ェ ハの厚 さ を 小 さ く す る 工程 と 当 該厚 さ を 小 さ く さ れ た ウ エ ノヽ を カ ツ ト し て複数のチ ッ プ に 分離す る 工程の 間 に 、 当 該厚 さ を 小 さ く さ れ た ゥ ェハ を 第 3 の基板 に移す工程が介在 し 、 上記チ ッ プは 上記第 3 の基板か ら 分離 さ れて 上記第 2 の基板へ固着 さ れ る こ と を 特徴と す る 請求項 5 に 記載の半導体装置 の製造方法。
2 1 . 上記第 3 の基板 は軟質 の テー プか ら な る こ と を 特徴 と す る 請求項 2 0 に 記載の半導体装置の製造方法。
2 2 . 上記半導体 ウ ェハの厚 さ を 小 さ く す る 工程 に よ つ て 、 上記 ウ ェハの厚 さ は 0 . l t m ~ l 1 0 m に な る こ と を 特徴 と す る 請求項 5 に 記載の半導体装置の 製造方法。
2 3 . 上記チ ッ プ を第 2 の基板へ固着す る 工程 に 先立 つ て 、 上記チ ッ プの 上記第 2 の基板側表面上 に所定の 形状 を 有す る ノ ッ シベ ー シ ヨ ン膜 と 上記パ ッ シベ一 シ ョ ン膜 よ リ 厚 さ が小 さ い電極 を形成す る 工程が付加 さ れ る こ と を特徴 と す る 請求項 5 に 記載 の半導体装置の 製造方法。
2 4 . 上記電極は、 上記チ ッ プの上記第 2 の基板側表 面 の 上記パ ッ シベ ー シ ョ ン膜が形成 さ れて い な い部分 の 上 に 形成 さ れ る こ と を 特徴 と す る 請求項 2 3 に 記載 の 半導体装置 の製造方法。
PCT/JP1996/001263 1995-05-18 1996-05-14 Semiconductor device and its manufacture WO1996036992A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AU56598/96A AU718934B2 (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
US08/952,344 US5893746A (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
DE69636338T DE69636338T2 (de) 1995-05-18 1996-05-14 Verfahren zur herstellung einer halbleitervorrichtung
EP96913741A EP0828292B1 (en) 1995-05-18 1996-05-14 Manufacture of a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7/120236 1995-05-18
JP12023695A JP3197788B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US08/952,344 A-371-Of-International US5893746A (en) 1995-05-18 1996-05-14 Semiconductor device and method for making same
US09/289,658 Continuation US6162701A (en) 1995-05-18 1999-04-12 Semiconductor device and method for making same

Publications (1)

Publication Number Publication Date
WO1996036992A1 true WO1996036992A1 (en) 1996-11-21

Family

ID=14781218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001263 WO1996036992A1 (en) 1995-05-18 1996-05-14 Semiconductor device and its manufacture

Country Status (10)

Country Link
US (4) US5893746A (ja)
EP (1) EP0828292B1 (ja)
JP (1) JP3197788B2 (ja)
KR (1) KR100606254B1 (ja)
CN (2) CN100466224C (ja)
AU (1) AU718934B2 (ja)
CA (1) CA2221127A1 (ja)
DE (1) DE69636338T2 (ja)
TW (1) TW420867B (ja)
WO (1) WO1996036992A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6448153B2 (en) 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
DE19840226B4 (de) * 1998-09-03 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
US6465809B1 (en) * 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP4239352B2 (ja) 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
KR100411256B1 (ko) * 2001-09-05 2003-12-18 삼성전기주식회사 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US7110356B2 (en) * 2001-11-15 2006-09-19 Fujitsu Limited Pre-provisioning a light path setup
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
JP4100936B2 (ja) 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
JP4514490B2 (ja) * 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
TWI299555B (en) * 2006-04-28 2008-08-01 Taiwan Tft Lcd Ass Semiconductor flip-chip package component and fabricating method
JP4589266B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体超音波接合方法
JP4589265B2 (ja) * 2006-05-22 2010-12-01 パナソニック株式会社 半導体接合方法
KR101004901B1 (ko) * 2006-06-02 2010-12-28 가부시키가이샤 히타치세이사쿠쇼 Ｉｃ 태그용 인렛의 제조 방법
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP5323331B2 (ja) * 2007-08-24 2013-10-23 リンテック株式会社 ウェハ加工用シート
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
CN103378226A (zh) * 2012-04-25 2013-10-30 展晶科技(深圳)有限公司 发光二极管的制造方法
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR102240810B1 (ko) 2014-08-05 2021-04-15 유니카르타, 인크. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
US9704820B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and associated semiconductor manufacturing system
CN106549115B (zh) * 2016-10-27 2018-07-20 武汉华星光电技术有限公司 异方性导电胶膜及异方性导电胶膜的剥离方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN111509107B (zh) * 2020-04-24 2021-06-04 湘能华磊光电股份有限公司 一种将led晶圆分离n份的倒膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237939U (ja) * 1985-08-27 1987-03-06
JPH01225509A (ja) * 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH0430542A (ja) * 1990-05-28 1992-02-03 Toshiba Corp 電子装置
JPH05235094A (ja) * 1991-03-19 1993-09-10 Seiko Epson Corp 回路の接続方法
JPH06105728B2 (ja) * 1992-02-06 1994-12-21 カシオ計算機株式会社 半導体装置の接合方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915784A (en) * 1972-04-26 1975-10-28 Ibm Method of semiconductor chip separation
DE3336606A1 (de) * 1983-10-07 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur mikropackherstellung
JPH06105718B2 (ja) * 1984-06-05 1994-12-21 日本電気株式会社 半導体装置及びその製造方法
JPH0682718B2 (ja) * 1985-08-12 1994-10-19 日本電信電話株式会社 電子デバイスの試験装置およびその使用方法
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH0774328B2 (ja) * 1989-09-05 1995-08-09 千住金属工業株式会社 電子部品の仮固定用粘着剤
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5143855A (en) * 1991-06-17 1992-09-01 Eastman Kodak Company Method for making contact openings in color image sensor passivation layer
JPH0521529A (ja) 1991-07-16 1993-01-29 Sony Corp ボンデイング装置
JPH05152303A (ja) 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05283480A (ja) 1992-04-02 1993-10-29 Toshiba Corp 電子回路部品の接続方法
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
JPH0669278A (ja) 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JPH06105728A (ja) * 1992-09-22 1994-04-19 Hino Motors Ltd 車両用シートのヘッドレスト装置
US5268065A (en) 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JPH06204267A (ja) 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置の製造方法
JPH06244095A (ja) 1993-02-12 1994-09-02 Dainippon Screen Mfg Co Ltd 基板冷却装置
JPH06260531A (ja) 1993-03-04 1994-09-16 Hitachi Ltd テープキャリア半導体装置
JPH06349892A (ja) 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5656552A (en) * 1996-06-24 1997-08-12 Hudak; John James Method of making a thin conformal high-yielding multi-chip module
EP2849864B1 (en) * 2012-05-17 2016-03-16 Dow Global Technologies LLC Hydroclone with inlet flow shield

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237939U (ja) * 1985-08-27 1987-03-06
JPH01225509A (ja) * 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH0430542A (ja) * 1990-05-28 1992-02-03 Toshiba Corp 電子装置
JPH05235094A (ja) * 1991-03-19 1993-09-10 Seiko Epson Corp 回路の接続方法
JPH06105728B2 (ja) * 1992-02-06 1994-12-21 カシオ計算機株式会社 半導体装置の接合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0828292A4 *

Also Published As

Publication number Publication date
EP0828292A4 (en) 2000-01-05
CA2221127A1 (en) 1996-11-21
US6589818B2 (en) 2003-07-08
CN100466224C (zh) 2009-03-04
DE69636338D1 (de) 2006-08-24
JP3197788B2 (ja) 2001-08-13
CN1098534C (zh) 2003-01-08
JPH08316194A (ja) 1996-11-29
US20010000079A1 (en) 2001-03-29
US6162701A (en) 2000-12-19
AU5659896A (en) 1996-11-29
EP0828292B1 (en) 2006-07-12
DE69636338T2 (de) 2007-07-05
CN1188563A (zh) 1998-07-22
US6514796B2 (en) 2003-02-04
AU718934B2 (en) 2000-05-04
TW420867B (en) 2001-02-01
US20030027376A1 (en) 2003-02-06
CN1514479A (zh) 2004-07-21
EP0828292A1 (en) 1998-03-11
KR100606254B1 (ko) 2006-12-07
KR19990014853A (ko) 1999-02-25
US5893746A (en) 1999-04-13

Similar Documents

Publication Publication Date Title
WO1996036992A1 (en) Semiconductor device and its manufacture
JP4574251B2 (ja) 半導体装置の製造方法
JP5151104B2 (ja) 電子部品の製造方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP2002100588A (ja) 半導体装置の製造方法
US7960247B2 (en) Die thinning processes and structures
WO2004030053A1 (ja) 薄型半導体チップの製造方法
JP2001523046A (ja) 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
JP2007036074A (ja) 半導体装置の製造方法
JP3719921B2 (ja) 半導体装置及びその製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP3618268B2 (ja) 半導体装置の製造方法
JP3197884B2 (ja) 実装方法
JP2000195829A (ja) 半導体装置の製造方法及びダイシング方法
TWI251924B (en) A process applied to semiconductor
JPH04336448A (ja) 半導体装置の製造方法
JP4564138B2 (ja) 半導体素子の製造方法
JP4045674B2 (ja) Ｉｃチップの接続方法
JP2000195878A (ja) ウェーハ搬送・固定治具及び半導体装置の製造方法
JP2004253628A (ja) 半導体装置の製造方法
JP2005353883A (ja) 半導体装置の製造方法
JP2002141439A (ja) 半導体装置および半導体装置の製造方法
JP2003318135A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96194858.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AU BB BG BR CA CN CZ EE FI GE HU IS KG KR LK LR LT LV MD MG MK MN MX NO NZ PL RO SG SI SK TR TT UA US UZ VN AM AZ BY KG KZ MD RU TJ TM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): KE LS MW SD SZ UG AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996913741

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2221127

Country of ref document: CA

Ref document number: 2221127

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1019970708198

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 08952344

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1996913741

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970708198

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019970708198

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1996913741

Country of ref document: EP