JP2000195829A - 半導体装置の製造方法及びダイシング方法 - Google Patents
半導体装置の製造方法及びダイシング方法Info
- Publication number
- JP2000195829A JP2000195829A JP33671899A JP33671899A JP2000195829A JP 2000195829 A JP2000195829 A JP 2000195829A JP 33671899 A JP33671899 A JP 33671899A JP 33671899 A JP33671899 A JP 33671899A JP 2000195829 A JP2000195829 A JP 2000195829A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor substrate
- tape
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
Landscapes
- Weting (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】薄いチップを安定かつ低コストで作成し、ハン
ドリングが容易な半導体装置の製造方法を提供する。 【解決手段】テープ１０７に貼り付けられたウエハ１０
５を、ウエハ１０５の面内で高速で回転または横方向に
往復運動させ、ウエハ１０５の表面に対してエッチ液高
速に横方向に移動させ、ウエハ１０５を均一にエッチン
グして薄くし、この薄いウエハをダイシングして得られ
た薄いチップ１０５´を加熱ヘッド１０６によって加熱
圧接して、基板１０２上に固着する。薄いチップを安定
かつ低コストで形成し、チップの割れを生ずることなし
に基板に固着できる。
ドリングが容易な半導体装置の製造方法を提供する。 【解決手段】テープ１０７に貼り付けられたウエハ１０
５を、ウエハ１０５の面内で高速で回転または横方向に
往復運動させ、ウエハ１０５の表面に対してエッチ液高
速に横方向に移動させ、ウエハ１０５を均一にエッチン
グして薄くし、この薄いウエハをダイシングして得られ
た薄いチップ１０５´を加熱ヘッド１０６によって加熱
圧接して、基板１０２上に固着する。薄いチップを安定
かつ低コストで形成し、チップの割れを生ずることなし
に基板に固着できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に極めて薄い半導体装置を安定かつ低コス
トで形成するのに好適な半導体装置の製造方法に関す
る。
法に関し、特に極めて薄い半導体装置を安定かつ低コス
トで形成するのに好適な半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置の組立技術としては、
たとえば「ＬＳＩハンドブック」（社団法人電子通信学
会編株式会社オーム社、昭和５９年１１月３０日発行、
第４０６頁〜４１６頁）などに記載されており、これら
従来の半導体装置の組立て技術では、直接ハンドリング
を行っても、割れないほぼ２００μｍ以上の厚さを有す
る半導体チップが扱われていた。
たとえば「ＬＳＩハンドブック」（社団法人電子通信学
会編株式会社オーム社、昭和５９年１１月３０日発行、
第４０６頁〜４１６頁）などに記載されており、これら
従来の半導体装置の組立て技術では、直接ハンドリング
を行っても、割れないほぼ２００μｍ以上の厚さを有す
る半導体チップが扱われていた。
【０００３】
【発明が解決しようとする課題】周知のように、半導体
ウエハを薄くする手段としては、研磨法が広く用いられ
ている。しかし、研磨法によって半導体ウエハを均一
に、たとえば５％以内の加工精度で加工するためには、
ウエハと研磨装置の並行出しを、高精度かつ高い再現性
で行わなう必要があり、このような極めて高い並行出し
を行うためには、極めて高価な装置が必要であり、実用
は困難であった。
ウエハを薄くする手段としては、研磨法が広く用いられ
ている。しかし、研磨法によって半導体ウエハを均一
に、たとえば５％以内の加工精度で加工するためには、
ウエハと研磨装置の並行出しを、高精度かつ高い再現性
で行わなう必要があり、このような極めて高い並行出し
を行うためには、極めて高価な装置が必要であり、実用
は困難であった。
【０００４】また、半導体ウエハの厚さをモニタしなが
ら、研磨を行う方法も行われているが、広い範囲の厚さ
領域でこの方法を行うと、所要時間が著しく長くなって
生産性が低下してしまう。
ら、研磨を行う方法も行われているが、広い範囲の厚さ
領域でこの方法を行うと、所要時間が著しく長くなって
生産性が低下してしまう。
【０００５】また、半導体ウエハの厚さを、例えば０．
１μｍの程度と極めて薄くなるまで研磨を行うと、半導
体ウエハ表面のデバイスが、研磨によって生ずるストレ
スのために破壊されてしまうという問題もあった。
１μｍの程度と極めて薄くなるまで研磨を行うと、半導
体ウエハ表面のデバイスが、研磨によって生ずるストレ
スのために破壊されてしまうという問題もあった。
【０００６】さらに、このように薄くされた半導体チッ
プを、上記従来技術によって直接ハンドリングを行う
と、半導体チップ自体が破壊されてしまうという問題が
あり、高い歩留と低いコストで、半導体装置を形成する
のは困難であった。
プを、上記従来技術によって直接ハンドリングを行う
と、半導体チップ自体が破壊されてしまうという問題が
あり、高い歩留と低いコストで、半導体装置を形成する
のは困難であった。
【０００７】本発明の目的は、従来技術の有する上記問
題を解決し、半導体チップの厚さを０．１から１１０μ
ｍ程度まで薄くすることができ、かつ、このような極め
て薄いチップを、割れの発生なしにハンドリングするこ
とができる半導体装置の製造方法を提供することであ
る。
題を解決し、半導体チップの厚さを０．１から１１０μ
ｍ程度まで薄くすることができ、かつ、このような極め
て薄いチップを、割れの発生なしにハンドリングするこ
とができる半導体装置の製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ウエハをテープに貼り付け、このウエハ
の表面方向内で高速度に回転若しくは横方向に往復運動
させながら、エッチ液と接触させることによって、ウエ
ハを均一にエッチングして膜厚を極めて小さくした後、
薄くされたウエハをダイジングして複数のチップに分割
し、これら各薄いチップを、対象基板に加熱圧順次接し
て固着させるものである。
め、本発明は、ウエハをテープに貼り付け、このウエハ
の表面方向内で高速度に回転若しくは横方向に往復運動
させながら、エッチ液と接触させることによって、ウエ
ハを均一にエッチングして膜厚を極めて小さくした後、
薄くされたウエハをダイジングして複数のチップに分割
し、これら各薄いチップを、対象基板に加熱圧順次接し
て固着させるものである。
【０００９】半導体ウエハが、この半導体ウエハの面内
方向において、急速度で回転若しくは往復運動しなが
ら、エッチ液と接触されるので、極めて均一にエッチン
グが行われ、凹凸や歪の発生なしに、極めて薄いウエハ
を得ることができる。
方向において、急速度で回転若しくは往復運動しなが
ら、エッチ液と接触されるので、極めて均一にエッチン
グが行われ、凹凸や歪の発生なしに、極めて薄いウエハ
を得ることができる。
【００１０】このような極めて薄いウエハを分割して形
成された複数の薄いチップは、第１の基板であるテープ
上から順次分離されて、加熱および圧接されるため、チ
ップが極めて薄いにもかかわらず、割れの発生なしに上
記第２の基板上に固着することができる。特に、上記第
１の基板として軟質のテープを用いることにより、所望
のチップのみを上方に押し上げ、このチップのみを選択
的に加熱できるので、所望のチップを上記第２の基板へ
固着するのは極めて容易である。
成された複数の薄いチップは、第１の基板であるテープ
上から順次分離されて、加熱および圧接されるため、チ
ップが極めて薄いにもかかわらず、割れの発生なしに上
記第２の基板上に固着することができる。特に、上記第
１の基板として軟質のテープを用いることにより、所望
のチップのみを上方に押し上げ、このチップのみを選択
的に加熱できるので、所望のチップを上記第２の基板へ
固着するのは極めて容易である。
【００１１】さらに、上記第２の基板とチップとの固着
を、導電性接着剤を介して行うことによって、ワイヤボ
ンデイングは不要になり、工程の簡略化とコストの低減
に極めて有効である。
を、導電性接着剤を介して行うことによって、ワイヤボ
ンデイングは不要になり、工程の簡略化とコストの低減
に極めて有効である。
【００１２】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。
例を説明する。
【００１３】〈実施例１〉図１に示したように、薄い半
導体ウエハ１０５は、枠１０１によって保持されたテー
プ（日立化成株式会社製、ＨＡ−１５０６）１０７の上
に置かれ、この半導体ウエハ１０５は、ダイシング溝１
０４によって複数のチップ１０５´に分離されている。
導体ウエハ１０５は、枠１０１によって保持されたテー
プ（日立化成株式会社製、ＨＡ−１５０６）１０７の上
に置かれ、この半導体ウエハ１０５は、ダイシング溝１
０４によって複数のチップ１０５´に分離されている。
【００１４】分離された各チップ１０５´は、加熱ヘッ
ド１０６によってテープ１０７の裏面から上方へ押し上
げられ、接着剤１０３が塗布された基板１０２に押しつ
けられて、当該基板１０２に加熱接着される。この接着
剤１０３は、有機物質と導電性粒子の複合材料からなる
異方導電性接着剤であるため、基板１０２に形成された
電極（図示せず）と薄型チップ１０５が有する電極（図
示せず）は、加圧と加熱によって互いに電気的に接続さ
れる。なお、上記チップ１０５´は、厚さが０．１〜１
０μｍ程度で、曲げることが可能な極めて薄いチップで
ある。厚さが０．１μｍより小さいと、このチップ１０
５´に各種半導体素子を形成するのが困難になり、１０
μｍより大きいと、曲げによって割れの生ずる恐れがあ
る。
ド１０６によってテープ１０７の裏面から上方へ押し上
げられ、接着剤１０３が塗布された基板１０２に押しつ
けられて、当該基板１０２に加熱接着される。この接着
剤１０３は、有機物質と導電性粒子の複合材料からなる
異方導電性接着剤であるため、基板１０２に形成された
電極（図示せず）と薄型チップ１０５が有する電極（図
示せず）は、加圧と加熱によって互いに電気的に接続さ
れる。なお、上記チップ１０５´は、厚さが０．１〜１
０μｍ程度で、曲げることが可能な極めて薄いチップで
ある。厚さが０．１μｍより小さいと、このチップ１０
５´に各種半導体素子を形成するのが困難になり、１０
μｍより大きいと、曲げによって割れの生ずる恐れがあ
る。
【００１５】また、上記テープ１０７は軟質であるた
め、加熱ヘッド１０６によってテープ１０７を加熱しな
がら上方へ押し上げることによって、テープ１０７上の
上記薄いチップ１０５´も押し上げられ、基板１０２と
均一かつ安定に接着される。
め、加熱ヘッド１０６によってテープ１０７を加熱しな
がら上方へ押し上げることによって、テープ１０７上の
上記薄いチップ１０５´も押し上げられ、基板１０２と
均一かつ安定に接着される。
【００１６】図３は図１の平面構造を示す図であり、テ
ープ１０７は枠１０１によって保持され、ウエハ１０５
はダイシング溝１０４によってチップ１０５´に互いに
分離されている。ウエハ１０５の周囲３０４は枠１０１
の内側にあって、テープ１０７に平坦に接着されてい
る。枠１０１はステンレスまたはプラスチック材で形成
されている。ウエハ１０５の厚さは０．１から１１０μ
ｍと極めて薄いにもかかわらず、粘着剤によってテープ
１０７に強固に粘着されているため、ウエハ１０５をテ
ープ１０７に粘着した状態でダイシングを行っても、薄
いチップ１０５´がテープ１０７から、ばらばらに剥離
してしまうことはない。
ープ１０７は枠１０１によって保持され、ウエハ１０５
はダイシング溝１０４によってチップ１０５´に互いに
分離されている。ウエハ１０５の周囲３０４は枠１０１
の内側にあって、テープ１０７に平坦に接着されてい
る。枠１０１はステンレスまたはプラスチック材で形成
されている。ウエハ１０５の厚さは０．１から１１０μ
ｍと極めて薄いにもかかわらず、粘着剤によってテープ
１０７に強固に粘着されているため、ウエハ１０５をテ
ープ１０７に粘着した状態でダイシングを行っても、薄
いチップ１０５´がテープ１０７から、ばらばらに剥離
してしまうことはない。
【００１７】上記薄いチップ１０５´を基板１０２に固
着した後の状態を図４に示した。図４（１）は平面図、
図４（２）は断面図である。基板１０２の上には、位置
合わせされて薄いチップ１０５´が固着されている。薄
いチップ１０５´に形成された電極と基板１０２に形成
された電極は、フェースダウンボンデイングによって互
いに接続されている。しかし、ワイヤボンディングある
いは導電性ペーストによって互いに接続してもよい。
着した後の状態を図４に示した。図４（１）は平面図、
図４（２）は断面図である。基板１０２の上には、位置
合わせされて薄いチップ１０５´が固着されている。薄
いチップ１０５´に形成された電極と基板１０２に形成
された電極は、フェースダウンボンデイングによって互
いに接続されている。しかし、ワイヤボンディングある
いは導電性ペーストによって互いに接続してもよい。
【００１８】薄いチップの実装が、このように簡単かつ
容易にできるため、半導体装置の薄型化、高機能化およ
び低コスト化が促進されて、新しい応用展開をもたらす
ことができる。
容易にできるため、半導体装置の薄型化、高機能化およ
び低コスト化が促進されて、新しい応用展開をもたらす
ことができる。
【００１９】なお、図４（３）は、図４（１）、（２）
に示した薄いチップ１０５´と基板１０２の接続部を拡
大して模式的に示した断面図である。図４（３）に示し
たように、パッド４０５は薄いチップ１０５´表面の、
パッシベーション膜４０８が除去された部分に設けられ
ており、導電性粒子４０６によって、基板１０２の表面
上に設けられた基板電極４１２に接続され、互いに導通
されている。基板１０２とチップ１０５´の間には有機
フィルム４０９が介在して設けられており、この有機フ
ィルム４０９の中に導電粒子４１０が含まれていて、こ
の導電性粒子４１０によって両者間が導通される。
に示した薄いチップ１０５´と基板１０２の接続部を拡
大して模式的に示した断面図である。図４（３）に示し
たように、パッド４０５は薄いチップ１０５´表面の、
パッシベーション膜４０８が除去された部分に設けられ
ており、導電性粒子４０６によって、基板１０２の表面
上に設けられた基板電極４１２に接続され、互いに導通
されている。基板１０２とチップ１０５´の間には有機
フィルム４０９が介在して設けられており、この有機フ
ィルム４０９の中に導電粒子４１０が含まれていて、こ
の導電性粒子４１０によって両者間が導通される。
【００２０】一方、従来法においては、図２に示したよ
うに、テープ２０３上のチップ２０２は、真空チャック
２０１によってハンドリングされて他の基板（図示せ
ず）上へ移動される。すなわち、テープ２０３の上に置
かれたチップ２０２は、ウエハのダイシングによって形
成された個別のチップであり、突き上げピン２０４によ
って突き上げられたチップ２０２は、真空チャック２０
１によって吸引されて１個ずつ順次移動される。
うに、テープ２０３上のチップ２０２は、真空チャック
２０１によってハンドリングされて他の基板（図示せ
ず）上へ移動される。すなわち、テープ２０３の上に置
かれたチップ２０２は、ウエハのダイシングによって形
成された個別のチップであり、突き上げピン２０４によ
って突き上げられたチップ２０２は、真空チャック２０
１によって吸引されて１個ずつ順次移動される。
【００２１】テープ２０３には粘着剤が塗布されてお
り、紫外線（ＵＶ）照射または加熱によって、接着性は
低下しているが、なおわずかに接着性が残っているの
で、真空チャック２０１と連動して動作する突き上げピ
ン２０４によって、チップ２０２はテープ２０３から分
離できる。
り、紫外線（ＵＶ）照射または加熱によって、接着性は
低下しているが、なおわずかに接着性が残っているの
で、真空チャック２０１と連動して動作する突き上げピ
ン２０４によって、チップ２０２はテープ２０３から分
離できる。
【００２２】しかし、この突き上げピン２０４によって
上方へ突き上げる従来も方法では、チップ２０２の厚さ
が０．１から１１０μｍと極めて薄い場合は、チップ２
０２に割れが入りやすくなり、生産性が低下してしま
う。
上方へ突き上げる従来も方法では、チップ２０２の厚さ
が０．１から１１０μｍと極めて薄い場合は、チップ２
０２に割れが入りやすくなり、生産性が低下してしま
う。
【００２３】〈実施例２〉本実施例はウエハを薄くする
方法を示す。
方法を示す。
【００２４】図５（１）に示したように、ウエハ１０５
は、枠１０１に貼られたテープ１０７上に粘着剤によっ
て固定されており、エッチ液ノズル５０１からエッチ液
５０２が滴下されて、ウエハ１０５の表面がエッチされ
る。エッチ液５０２としては、本実施例では水酸化カリ
ウムの水溶液（濃度４０％）を用いたが、水酸化カリウ
ム以外のエッチ液を用いてもよい。
は、枠１０１に貼られたテープ１０７上に粘着剤によっ
て固定されており、エッチ液ノズル５０１からエッチ液
５０２が滴下されて、ウエハ１０５の表面がエッチされ
る。エッチ液５０２としては、本実施例では水酸化カリ
ウムの水溶液（濃度４０％）を用いたが、水酸化カリウ
ム以外のエッチ液を用いてもよい。
【００２５】この際、ウエハ１０５は毎分１．０００回
転以上の高速度で回転されるので、図５（２）に示した
ように、エッチ液５０２は、ウエハ１０５の表面上を横
方向に高速度で移動する。そのため、ウエハ１０５の表
面は、段差やダメージの発生なしに均一にエッチされ、
ウエハ１０５は薄い膜になた。
転以上の高速度で回転されるので、図５（２）に示した
ように、エッチ液５０２は、ウエハ１０５の表面上を横
方向に高速度で移動する。そのため、ウエハ１０５の表
面は、段差やダメージの発生なしに均一にエッチされ、
ウエハ１０５は薄い膜になた。
【００２６】同様に、図５（３）に示したように、ウエ
ハ１０５を毎分１、０００往復以上の高速往復運動する
ことにより、エッチ液５０２はウエハ１０５の表面上を
横方向に高速度でに移動し、ウエハ１０５の表面は、段
差やダメージの発生なしに均一にエッチされ、薄膜化さ
れた。
ハ１０５を毎分１、０００往復以上の高速往復運動する
ことにより、エッチ液５０２はウエハ１０５の表面上を
横方向に高速度でに移動し、ウエハ１０５の表面は、段
差やダメージの発生なしに均一にエッチされ、薄膜化さ
れた。
【００２７】〈実施例３〉図６は本発明の他の実施例を
示す工程図である。
示す工程図である。
【００２８】図６（１）に示したように、枠１０１に貼
られたテープ１０７の上に、ウエハ１０５を固定した
後、上記実施例２に示した方法によってウエハ１０５を
薄くして、図６（２）に示す断面構造を形成し、さら
に、図６（３）に示したように、ウエハ１０５にダイシ
ング溝１０４を形成し、ウエハ１０５を複数のチップ１
０５´に分割した。
られたテープ１０７の上に、ウエハ１０５を固定した
後、上記実施例２に示した方法によってウエハ１０５を
薄くして、図６（２）に示す断面構造を形成し、さら
に、図６（３）に示したように、ウエハ１０５にダイシ
ング溝１０４を形成し、ウエハ１０５を複数のチップ１
０５´に分割した。
【００２９】次に、図６（４）に示したように、基板１
０２にチップ１０５´を位置合わせした後、加熱ヘッド
１０６を下から押し当てて、所望のチップ１０５´を加
熱加圧し、図６（５）に示したように、基板１０２に薄
いチップ１０５´を移し、接着剤１０３を介して固着さ
せた。各チップ１０５´の特性は、分割前のウエハ状態
のときに、あらかじめ測定されており、良品と不良品が
それぞれ明確となっているので、良品のチップのみを選
択的に位置合わせし、基板１０２に移して固着した。
０２にチップ１０５´を位置合わせした後、加熱ヘッド
１０６を下から押し当てて、所望のチップ１０５´を加
熱加圧し、図６（５）に示したように、基板１０２に薄
いチップ１０５´を移し、接着剤１０３を介して固着さ
せた。各チップ１０５´の特性は、分割前のウエハ状態
のときに、あらかじめ測定されており、良品と不良品が
それぞれ明確となっているので、良品のチップのみを選
択的に位置合わせし、基板１０２に移して固着した。
【００３０】なお、実施例２および３においては、テー
プ１０７として実施例１に用いたと同じものを用いた
が、それ以外の各種テープを使用できることは、いうま
でもない。
プ１０７として実施例１に用いたと同じものを用いた
が、それ以外の各種テープを使用できることは、いうま
でもない。
【００３１】〈実施例４〉図７は本発明の他の実施例を
示す工程図であり、薄いチップの主面側を基板主面を対
向させて、フェースダウンボンデイングによって接合し
た例である。
示す工程図であり、薄いチップの主面側を基板主面を対
向させて、フェースダウンボンデイングによって接合し
た例である。
【００３２】まず、図７（１）に示したように、第１の
枠１０１に貼られた第１のテープ１０７の上にウエハ１
０５を固定し、図７（２）に示したように、上記実施例
２と同様にして、ウエハ１０５を薄くした。
枠１０１に貼られた第１のテープ１０７の上にウエハ１
０５を固定し、図７（２）に示したように、上記実施例
２と同様にして、ウエハ１０５を薄くした。
【００３３】図７（３）に示したように、ウエハ１０５
の表面を下向きにして、第２の枠１０１´に貼られた第
２のテープ１０７´の表面に対向させて貼り合わせた。
の表面を下向きにして、第２の枠１０１´に貼られた第
２のテープ１０７´の表面に対向させて貼り合わせた。
【００３４】上記第１のテープ１０７をウエハ１０５か
ら剥離して、ウエハ１０５が第２のテープ１０７´の表
面上に形成された構造とした後、図７（４）に示したよ
うに、ウエハ１０５にダイシング溝１０４を形成して、
複数のチップ１０５´に分離させた。
ら剥離して、ウエハ１０５が第２のテープ１０７´の表
面上に形成された構造とした後、図７（４）に示したよ
うに、ウエハ１０５にダイシング溝１０４を形成して、
複数のチップ１０５´に分離させた。
【００３５】次に、図７（５）に示したように、基板１
０２に上記チップ１０５´を位置合わせして加熱ヘッド
１０６を下から押し当てて加熱加圧し、図７（６）に示
したように、基板１０２に薄いチップ１０５´を異方導
電性接着剤７０９を介して接着した。
０２に上記チップ１０５´を位置合わせして加熱ヘッド
１０６を下から押し当てて加熱加圧し、図７（６）に示
したように、基板１０２に薄いチップ１０５´を異方導
電性接着剤７０９を介して接着した。
【００３６】本実施例によれば、チップ１０５´が第２
のテープ１０７´に移された後に基板１０２に移され
る。そのため、半導体チップ１０５´の表裏が上記実施
例１の場合とは逆になって、当初のウエハ１０５上面
が、基板１０２に固着された状態でも上面になる。した
がって、本実施例では、ウエハ１０５を薄くした後、所
望半導体素子をウエハ１０５の表面に形成すれば、この
半導体素子が、基板１０２の表面に形成されたチップ１
０５´の表面に配置される。
のテープ１０７´に移された後に基板１０２に移され
る。そのため、半導体チップ１０５´の表裏が上記実施
例１の場合とは逆になって、当初のウエハ１０５上面
が、基板１０２に固着された状態でも上面になる。した
がって、本実施例では、ウエハ１０５を薄くした後、所
望半導体素子をウエハ１０５の表面に形成すれば、この
半導体素子が、基板１０２の表面に形成されたチップ１
０５´の表面に配置される。
【００３７】
【発明の効果】上記説明から明らかなように、本発明に
よって下記効果が得られる。
よって下記効果が得られる。
【００３８】（１）半導体ウエハの主面に沿って移動す
る高速なエッチ液によって、ウエハが薄くされるので、
膜厚が均一な薄いウエハを容易に得ることができ、歪や
欠陥が発生する恐れはない。
る高速なエッチ液によって、ウエハが薄くされるので、
膜厚が均一な薄いウエハを容易に得ることができ、歪や
欠陥が発生する恐れはない。
【００３９】（２）薄いチップの、上記テープからの剥
離と基板上への接着が同一の工程で行われるため、薄い
チップを割ることなしに、基板上に固着できる。
離と基板上への接着が同一の工程で行われるため、薄い
チップを割ることなしに、基板上に固着できる。
【００４０】（３）所望のチップを選択的に加熱および
加圧して上記基板上に移すので、極めて容易かつ低コス
トで、薄いチップを基板へ実装できる。
加圧して上記基板上に移すので、極めて容易かつ低コス
トで、薄いチップを基板へ実装できる。
【００４１】（４）異方導電性接着剤によって基板に固
着することにより、ワイヤボンディングなしに、各チッ
プを基板上に接続できる。
着することにより、ワイヤボンディングなしに、各チッ
プを基板上に接続できる。
【００４２】（５）チップの厚さは、曲げが可能である
０．１から１１０μｍと極めて薄くされるので、曲げに
強い薄いの半導体装置を実現できる。
０．１から１１０μｍと極めて薄くされるので、曲げに
強い薄いの半導体装置を実現できる。
【図１】本発明の実施例を示す図、
【図２】従来の方法を説明するための図、
【図３】本発明の実施例を説明するための平面図、
【図４】本発明を説明するための図、
【図５】本発明におけるウエハの薄形化を説明するため
の図、
の図、
【図６】本発明の他の実施例を示す工程図、
【図７】本発明の他の実施例を示す工程図。
１０１…枠、 １０１´…第２の枠、 １０２…基板、
１０３…接着剤、１０４…ダイシング溝、 １０５…
ウエハ、 １０５´…チップ、１０６…加熱ヘッド、
１０７…テープ、 １０７´…第２のテープ、２０１…
真空チャック、 ２０２…チップ、 ２０３…テープ、
２０４…突き上げピン、 ３０４…ウエハの周囲、 ４
０５…パッド、４０６…電極間導電粒子、 ４０８…パ
ッシベーション膜、４０９…有機フィルム、 ４１０…
導電粒子、 ４１２…基板電極、５０１…エッチ液ノズ
ル、 ５０２…エッチ液。
１０３…接着剤、１０４…ダイシング溝、 １０５…
ウエハ、 １０５´…チップ、１０６…加熱ヘッド、
１０７…テープ、 １０７´…第２のテープ、２０１…
真空チャック、 ２０２…チップ、 ２０３…テープ、
２０４…突き上げピン、 ３０４…ウエハの周囲、 ４
０５…パッド、４０６…電極間導電粒子、 ４０８…パ
ッシベーション膜、４０９…有機フィルム、 ４１０…
導電粒子、 ４１２…基板電極、５０１…エッチ液ノズ
ル、 ５０２…エッチ液。
Claims (21)
- 【請求項１】 表面に複数の半導体素子が形成された半
導体基板を準備する工程と、前記複数の半導体素子を覆
うように前記半導体基板の表面に第１の膜を形成する工
程と、前記半導体基板の裏面を除去して薄膜化する工程
と、薄膜化された前記半導体基板の裏面に第２の膜を形
成する工程と、前記第１の膜を剥離する工程と、前記複
数の半導体素子を含む前記半導体基板を、前記半導体基
板の表面側からダイシングにより完全に切断して複数の
ＩＣチップに分離する工程と、配線が形成された配線基
板に前記ＩＣチップの表面を対向させ、固着する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の膜は、テ−プであることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記はテープは軟質テープであることを
特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記テープは枠で支持されていることを
特徴とする請求項２又は３に記載の半導体装置の製造方
法。 - 【請求項５】 前記枠はリング状であることを特徴とす
る請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記固着する工程は、前記ＩＣチップを
選択的に加熱圧接する工程であることを特徴とする請求
項１乃至５の何れかに記載の半導体装置の製造方法。 - 【請求項７】 前記配線基板への前記ＩＣチップの固着
は、接着剤を用いて行うことを特徴とする請求項１乃至
又６の何れかに記載の半導体装置の製造方法。 - 【請求項８】 前記接着剤は、異方導電性接着剤である
ことを特徴とする請求項７記載の半導体装置の製造方
法。 - 【請求項９】 前記異方導電性接着剤は導電性粒子を含
むことを特徴とする請求項８記載の半導体装置の製造方
法。 - 【請求項１０】 前記第２の膜はテ−プであることを特
徴とする請求項１乃至９のいずれかに記載の半導体装置
の製造方法。 - 【請求項１１】 前記半導体素子は、外部電極と前記外
部電極よりも厚い保護膜を有することを特徴とする請求
項１乃至１０の何れかに記載の半導体装置の製造方法。 - 【請求項１２】 前記保護膜は、前記外部電極の周辺に
形成されていることを特徴とする請求項１１記載の半導
体装置の製造方法。 - 【請求項１３】 表面に複数の半導体素子が形成された
半導体基板を準備する工程と、前記複数の半導体素子を
覆うように前記半導体基板の表面にテ−プを貼付する工
程と、前記半導体基板の裏面を除去して前記半導体基板
の厚さを０．１μｍ〜１１０μｍの範囲まで薄膜化する
工程と、薄膜化された前記半導体基板の裏面に第２のテ
−プを貼付する工程と、前記第１のテ−プを取り除く工
程と、前記複数の半導体素子を含む前記半導体基板を、
複数のＩＣチップに分離する工程と、配線が形成された
配線基板に前記ＩＣチップの表面を対向させ、前記配線
基板に前記ＩＣチップを固定する工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項１４】 前記ＩＣチップへの分離は、前記半導
体基板をダイシングにより完全に切断することにより行
うことを特徴とする請求項１３記載の半導体装置の製造
方法。 - 【請求項１５】 前記第２のテ−プは、枠により支持さ
れていることを特徴とする請求項１３又は１４記載の半
導体装置の製造方法。 - 【請求項１６】 前記配線基板への前記ＩＣチップの固
定は、前記ＩＣチップを選択的に加熱圧接して接着剤に
より行うことを特徴とする請求項１３乃至１５の何れか
に記載の半導体装置の製造方法。 - 【請求項１７】 前記接着剤は、異方導電性接着剤であ
ることを特徴とする請求項１６記載の半導体装置の製造
方法。 - 【請求項１８】 前記異方導電性接着剤は、導電性粒子
を含むことを特徴とする請求項１７記載の半導体装置の
製造方法。 - 【請求項１９】 表面に複数の素子が形成された半導体
基板を準備する工程と、前記複数の素子を覆うように前
記半導体基板の表面に第１の膜を設ける工程と、前記半
導体基板の裏面を除去して厚さを０．１μｍ〜１１０μ
ｍの範囲まで薄膜化する工程と、薄膜化された前記半導
体基板の裏面に第２の膜を設ける工程と、前記第１の膜
を取り除く工程と、前記複数の半導体素子を含む前記半
導体基板を、ダイシングにより完全に切断して複数のＩ
Ｃチップに分離する工程と、配線が形成された配線基板
に前記ＩＣチップの表面を対向させ、前記ＩＣチップを
選択的に加熱圧接して、前記配線基板に前記ＩＣチップ
を固定する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項２０】 前記配線基板への前記ＩＣチップの固
定は接着剤を用いて行うことを特徴とする請求項１９記
載の半導体装置の製造方法。 - 【請求項２１】 配線が形成された配線基板にフェ−ス
ダウンボンディングするためのＩＣチップのダイシング
方法であって、表面に複数の半導体素子が形成され、裏
面のダイシングテ−プが貼付され、厚さが０．１μｍ〜
１１０μｍの半導体基板を準備する工程と、前記複数の
半導体素子を含む前記半導体基板を、ダイシングにより
完全に切断して複数のＩＣチップに分離する工程とを有
することを特徴とするダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33671899A JP2000195829A (ja) | 1999-01-01 | 1999-11-26 | 半導体装置の製造方法及びダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33671899A JP2000195829A (ja) | 1999-01-01 | 1999-11-26 | 半導体装置の製造方法及びダイシング方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12023695A Division JP3197788B2 (ja) | 1995-05-18 | 1995-05-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000195829A true JP2000195829A (ja) | 2000-07-14 |
Family
ID=18302081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33671899A Pending JP2000195829A (ja) | 1999-01-01 | 1999-11-26 | 半導体装置の製造方法及びダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000195829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097275A (zh) * | 2021-03-31 | 2021-07-09 | 武汉天马微电子有限公司 | 显示模组以及显示装置 |
-
1999
- 1999-11-26 JP JP33671899A patent/JP2000195829A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097275A (zh) * | 2021-03-31 | 2021-07-09 | 武汉天马微电子有限公司 | 显示模组以及显示装置 |
| CN113097275B (zh) * | 2021-03-31 | 2022-09-16 | 武汉天马微电子有限公司 | 显示模组以及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197788B2 (ja) | 半導体装置の製造方法 | |
| US10553491B2 (en) | Method of separating a back layer on a singulated semiconductor wafer attached to carrier substrates | |
| JP5151104B2 (ja) | 電子部品の製造方法 | |
| JP2001127206A (ja) | チップスケールパッケージの製造方法及びｉｃチップの製造方法 | |
| JP2003303921A (ja) | 半導体装置の製造方法 | |
| JP2001185519A5 (ja) | ||
| JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP2007036074A (ja) | 半導体装置の製造方法 | |
| JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004281659A (ja) | 保持部材及び半導体装置の製造方法 | |
| JP3197884B2 (ja) | 実装方法 | |
| JP2007180252A (ja) | 半導体装置の製造方法 | |
| JP3618268B2 (ja) | 半導体装置の製造方法 | |
| JP2000195829A (ja) | 半導体装置の製造方法及びダイシング方法 | |
| JPH0346242A (ja) | 半導体装置の製造方法 | |
| JPH0447960Y2 (ja) | ||
| JP2004253628A (ja) | 半導体装置の製造方法 | |
| JP2002141439A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000150569A (ja) | Ｉｃチップの接続方法 | |
| JP2005353883A (ja) | 半導体装置の製造方法 |