JPH0346242A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0346242A
JPH0346242A JP18315489A JP18315489A JPH0346242A JP H0346242 A JPH0346242 A JP H0346242A JP 18315489 A JP18315489 A JP 18315489A JP 18315489 A JP18315489 A JP 18315489A JP H0346242 A JPH0346242 A JP H0346242A
Authority
JP
Japan
Prior art keywords
chip
die
wafer
film
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18315489A
Other languages
English (en)
Inventor
Koji Watanabe
浩二 渡邉
Mamoru Suwa
諏訪　守
Nobuo Oyama
大山　展生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP18315489A priority Critical patent/JPH0346242A/ja
Publication of JPH0346242A publication Critical patent/JPH0346242A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は半導体装置の製造方法に関し、特に。
ダイス付けの簡略化、高速ボンディングを行うための製
造方法に関し。
ダイス付は方法の一層の簡略化高速化を目的とし。
ウェハーの裏面に、順次ダイス付材と第一のフィルムを
被覆し、該ウェハーを表面からフルカットして、ダイス
付材とともに、チップに切断する工程と、フルカットし
た該ウェハーの表面から第二のフィルムを貼り付け、該
第一のフィルムを除去した後２個々に切断されたチップ
を第二のフィルムを通して、ビンによりダイステージに
押し付けて、ダイス付けを行う工程とを含むことにより
構成する。
〔産業上の利用分野］ 本発明は、半導体装置の製造方法、特に、ダイス付けの
簡略化、高速ボンディングを行うための製造方法に関す
る。
近年、自動化による生産ラインでの高速化要求にともな
い、量産性が要求されている。
このため、ダイス付けの短縮化として、グイレクトダイ
ボンディング（ＤＤＢ）等の方法が採られているが、ウ
ェハー状のままでチップをダイス付けするには、さらに
１時間の短縮、装置や方法の改良が必要となってきてい
る。
（従来の技術〕 第３図、第４図は従来例の説明図である。
この従来例は、特開昭６１−８１６５１号公報で提案さ
れている方法であり、以下この方法を従来例として説明
する。
図において、１８はウェハー、１９はＵＶテープ２０は
真空チャック、　２１はブレード、２２はチップ。
２３はピン、２４はコレット、２５はダイステージ、２
６はダイス付材、２７はテーブル、２８はステージ、２
９ははんだ、３０はウェハー、３１はブレード、３２は
チップ、３３はＳｔゴム、３４は固定リング、３５はダ
イステージ、３６はダイス付材、３７はピンである。
従来のダイス付は方法では、第３図に一例として示すよ
うに、ダイス付材をダイステージ上に付けて、コレット
等でチップを吸引して、ダイステージの上に置き、ダイ
ス付材の上より押圧してダイス付けを行っていた。
即ち、第３図（ａ）に示すように、ウェハー１８の裏面
にＵＶテープ１９を貼り、このＵＶテープを真空チャッ
ク２０にて真空吸引して固定し、ウェハー１Ｂの表面か
らダイシング用のブレード２１によりカットする。
第３図（ｂ）はブレードの進行方向からの断面図である
。
第３図（ｃ）にカット部分を拡大して示すように、カッ
トは従来、ウェハー１８の厚さの途中迄前われていた。
このウェハー１８を裏面のＵＶテープ１９を上にしてゴ
ム板の上に載せ、ガラス棒などでウェハー１８をしごい
て、カットした部分よりチップ２２に切断する。
次に、ＵＶテープ１９を紫外線で照射して、ウェハー１
８との接着力を弱めた後、第３図（ｄ）に示すように、
ＵＶテープ１９側から、ピン２３でチップ２２を上方に
押し上げてから、チップ２２の上方のコレットで真空吸
着して、ダイステージ２５上に運ぶ。
第３図（ｅ）に示すように、コレット２４で吸着された
チップ２２は、ダイステージ２５上に塗布等で形成され
たダイス付材２６の上に、コレット２４で押圧する。
その結果、第３図（ｆ）に示すように、チップ２２はダ
イステージ２５にダイス付けされる。
このように、従来の方法では、ウェハーのクランキング
、チップの運搬、ダイス付材の塗布等の工程が多く、装
置も複雑であり、これを改善した従来例として、第４図
に一例を示すように、ウェハーをフルカットして、その
ままコレットにより。
チップをリードフレーム等のダイステージに直接グイボ
ンディングする方法が実施されるようになった。
即ち、第４図（ａ）に示すように、ダイサー装置のテー
ブル２７上にダイシング用のステージ２日をセットし、
はんだ２９を盛って、その上にウェハー３０を固着する
。ダイシング用のブレード３１により。
ウェハー３０をフルカットして、第４図（ｂ）に示すよ
うに、チップ３２に切断して分割する。
次に、第４図（ｃ）に示すように、　Ｓｉゴム３３をチ
ップ３２の間のダイシング溝及びチップ３２の表面に流
し込み、硬化してから固定リング３４でウェハー３０の
周囲からチップ３２がばらばらにならないように締めつ
ける。
続いて、第４図（ｄ）に示すように、はんだ２９を加熱
して融解し、チップ３２を固定リング３４ごと。
はんだ２２から離脱させる。
第４図（ｅ）に示すように、リードフレーム等のダイス
テージ３５の上にダイス付材３６を盛り、Ｓｉゴム３３
で各々固着されたチップ３２をＳｉゴム３３の上からピ
ン３７で押し込む。
すると、Ｓｉゴム３３は弾力性があるため、下に撓み、
チップ３２との間に隙間ができて、チップ３２はピン３
７により、ダイステージ３５上のダイス付材３６に圧着
されることになり、第４図（ｆ）に示すように、ダイス
テージ３５にチップ３２がダイス付される。
工程上、チップの固定、ダイス付材の塗布、設備の複雑
化等、　ＤＤＢ方式においても、工程時間の短縮、装置
の簡略化が中々なされないでいる。
〔発明が解決しようとする課題］ 従って、　ＤＤＢ方式にしてみても、さらに、高速。
簡略化ができず、この問題は解決されていない。
本発明は、ダイス付は方法の一層の簡略化高速化を目的
として提供されるものである。
〔課題を解決するための手段〕
第１図は本発明の原理説明図である。
図において、■はウェハー、２はダイス付材。
３は第一のフィルム、４はチップ、５は第二のフィルム
、６はピン、７はダイステージである。
このダイス付は方法は、ウェハー形状のままで直接チッ
プをピンで打抜き、即時にダイス付けが可能な、高速ダ
イレクトボンディングができるものであり、装置の簡略
化も実施できる。
即ち、第１図（ａ）に示すように。
ウェハー１の裏面にダイス付材２をテープ張り付け、塗
布、印刷、蒸着等の方法で被覆する。
次に、第１図（ｂ）に示すように、ウェハー１をダイス
付材２とともにＵＶテープ等の第一のフィルム３に固定
してから、ダイサーでフルカットして、チップ４に切断
する。
続いて、第１図（Ｃ）に示すように、フルカットされた
チップ４の表面に第二のフィルム５を貼った後、チップ
４の裏面の第一のフィルム３を除去する。
第二のフィルム５の縁をＸＹ子テーブル枠に固着した後
、良品のチップ４をダイスチーシフの上に移動し、固定
フィルム５の上からピン６でダイスチーシフにチップ４
を押し付けて、ダイス付は材２によりチップ４をダイス
付けを行う。
〔作用〕
上記のように、ウェハーに取り付けたＸ−Ｙテーブルに
よって、チップ取り付は位置を決定できるようにし、取
り付は位置が決まると、チップ取り付は用ビンで打抜き
、ダイス付けするようにしている。
従って、Ｘ−Ｙテーブルの移動でチップを選択すること
ができ、不良チップが有る場合には、即時に移動し１次
のチップのダイス付けが可能となる。
〔実施例〕
第２図は本発明の一実施例の工程順説明図である。
図において、８はウェハー、９はダイス付材。
１０はＵＶテープ、１１はチップ、　１２はＵＶチー７
”。
１３はテープ保持枠、１４はピン、１５はダイステージ
。
１６は支持台、１７はＸＹ子テーブルある。
又、図の左側はウェハー中心部を拡大した模式断面図で
あり、右側はウェハー全体の斜視概略図である。
以下、工程順に第２図により説明する。
第２図（ａ）に示すように。
ウェハー８の裏面にシート状のテープに形成されたダイ
ス付材９を貼り付け、更に、その上からＵＶテープ１０
を貼り付ける。
次に、第２図（ｂ）に示すように。
ウェハー８の表面から、ダイサーによりウェハー８をフ
ルカットして、チップ１１に分割する。切り溝はＵＶチ
ー１１０の真ん中位まで切り込む。
第２図（Ｃ）に示すように、チップ１１の表面から、Ｕ
Ｖテープ１２を貼り、ＵＶテープ１２の縁をテープ保持
枠１３で固定する。続いて、チップ１１の裏面から、紫
外線を照射して、ＵＶテープｌＯの粘着力をなくシ、チ
ップ１１から剥ぎ取る。
第２図（ｄ）、（ｅ）に示すように。
チップ１１を固着したＵＶチー１１２を保持するテープ
保持枠１３をＸＹ子テーブル７にセットし、ＸＹ子テー
ブル７を操作して、良品のチップ１１のみを選択して、
ダイステージ１５上に移動し、ピン１４によりチップ１
１の表面のＵＶテープ１２を押し下げ、チップ１１をダ
イス付材９によりダイステージ１５に固着する。
この場合、ダイス付材の種類により、押圧に加えて、ダ
イステージ下方からヒーターにより加熱する場合もある
。
〔発明の効果〕
以上説明したように１本発明によれば、チップ吸引方式
を使わず、直接にチップをビンで押し付けて取り付ける
為、高速化が図られ、又装置が簡略となる効果があり、
係る半導体装置の製造方法に寄与するところが大きい。
【図面の簡単な説明】
第１図は本発明の原理説明図。 第２図は本発明の一実施例の工程順説明図。 第３図、第４図は従来例の説明図。 である。 図において。 １はウェハー　　　　２はダイス付材。 ３は第一のフィルム、４はチップ。 ５は第二のフィルム、６はビン。 ７はダイステージ、　　８はウェハー ９はダイス付材、１０はＵＶテープ。 １１はチップ。 １３はテープ保持枠。 １５はダイステージ。 １７はＸＹステージ １２はＵＶテープ。 １４はビン。 １６は支持台。 不発朗／）原理説明図 野　１　ロ 野 起 （山ノ （１７） ↑ （ｅ） （ｆン イ足泉クリの説明口（ザ０１） （Ｃ） （ｄ） （ｅ） （ｆ） 従来例／）説明口（イ／）２） 冨　４　図

Claims (1)

  1. 【特許請求の範囲】 ウェハー（１）の裏面に、順次ダイス付材（２）と第一
    のフィルム（３）を被覆し、該ウェハー（１）を表面か
    らフルカットして、ダイス付材（２）とともに、チップ
    （４）に切断する工程と、 フルカットした該ウェハー（１）の表面から第二のフィ
    ルム（５）を貼り付け、該第一のフィルム（３）を除去
    した後、個々に切断されたチップ（４）を第二のフィル
    ム（５）を通して、ピン（６）によりダイステージ（７
    ）に押し付けて、ダイス付けを行う工程とを含むことを
    特徴とする半導体装置の製造方法。
JP18315489A 1989-07-13 1989-07-13 半導体装置の製造方法 Pending JPH0346242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18315489A JPH0346242A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18315489A JPH0346242A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0346242A true JPH0346242A (ja) 1991-02-27

Family

ID=16130744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18315489A Pending JPH0346242A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0346242A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550014A2 (en) * 1991-12-30 1993-07-07 Nitto Denko Corporation Dicing-die bonding film
US5270260A (en) * 1990-08-23 1993-12-14 Siemens Aktiengesellschaft Method and apparatus for connecting a semiconductor chip to a carrier system
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
WO2006043000A2 (fr) * 2004-10-21 2006-04-27 Commissariat A L'energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270260A (en) * 1990-08-23 1993-12-14 Siemens Aktiengesellschaft Method and apparatus for connecting a semiconductor chip to a carrier system
EP0550014A2 (en) * 1991-12-30 1993-07-07 Nitto Denko Corporation Dicing-die bonding film
US5476565A (en) * 1991-12-30 1995-12-19 Nitto Denko Corporation Dicing-die bonding film
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
US6906428B2 (en) 2002-10-30 2005-06-14 Infineon Technologies Ag Electronic component having a semiconductor chip and method for populating a circuit carrier during the production of the electronic component
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
WO2006043000A2 (fr) * 2004-10-21 2006-04-27 Commissariat A L'energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere
WO2006043000A3 (fr) * 2004-10-21 2006-12-21 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere
JP2008517474A (ja) * 2004-10-21 2008-05-22 コミツサリア タ レネルジー アトミーク ポリマーハンドルを用いてマイクロメートル級またはミリメートル級のサイズの少なくとも１つの対象物を運搬するための方法

Similar Documents

Publication Publication Date Title
JP2023010701A (ja) 超小型又は超薄型ディスクリート部品の配置
JP3197788B2 (ja) 半導体装置の製造方法
KR940022799A (ko) 디엠디(dmd)를 절단한 후의 웨이퍼 처리방법
JP2005109043A (ja) エキスパンド方法
KR101503326B1 (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 장치
JPH0346242A (ja) 半導体装置の製造方法
JP2007180252A (ja) 半導体装置の製造方法
JP2005045149A (ja) エキスパンド方法
JPH0430558A (ja) 半導体装置の製造方法
TWI234234B (en) Method of segmenting a wafer
JP5530203B2 (ja) シート貼付装置およびシート貼付方法
JP2005260154A (ja) チップ製造方法
US20050164472A1 (en) Method for separating electronic components from a composite
JP4134774B2 (ja) 電子部品供給方法
JP2004335909A (ja) 板状部材の分割方法及び分割装置
JP2000294521A (ja) 電子素子の製造方法
JPH04249343A (ja) 基板分断方法
JPH04247640A (ja) 半導体装置の製造方法
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JP2004288689A (ja) 電子部品製造方法および電子部品の集合体の製造方法
JPS5957438A (ja) 半導体装置の組立方法
JP3618268B2 (ja) 半導体装置の製造方法
JPH0469949A (ja) ワークの分割方法
JP3197884B2 (ja) 実装方法
JP2009170470A (ja) 半導体装置の製造方法