JPH03183153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03183153A JPH03183153A JP1322958A JP32295889A JPH03183153A JP H03183153 A JPH03183153 A JP H03183153A JP 1322958 A JP1322958 A JP 1322958A JP 32295889 A JP32295889 A JP 32295889A JP H03183153 A JPH03183153 A JP H03183153A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- dividing
- cut
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 35
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
カケが生じないようにウェハーを各ＩＣチップ毎に分断
することができ、ＩＣチップの品質を向上させることが
できる半導体装置の製造方法を提供することを目的とし
、 ウェハーを各ＩＣチップ毎に分断する工程を有する半導
体装置の製造方法において、該各ｔＣチップ間の分断幅
よりも小さい幅のカット幅で、かつカット残し部分が残
るように該各ＩＣチップ間の分断領域内の該ウェハーを
カットする工程と、該分断領域を除く該ＩＣチップ上に
マスクを形成する工程と、該マスクを用いて、該カット
残し部分をエツチングするとともに、該分断領域内の露
出された該ウェハーの表面部分をエツチングする工程と
を含むように構成する。
することができ、ＩＣチップの品質を向上させることが
できる半導体装置の製造方法を提供することを目的とし
、 ウェハーを各ＩＣチップ毎に分断する工程を有する半導
体装置の製造方法において、該各ｔＣチップ間の分断幅
よりも小さい幅のカット幅で、かつカット残し部分が残
るように該各ＩＣチップ間の分断領域内の該ウェハーを
カットする工程と、該分断領域を除く該ＩＣチップ上に
マスクを形成する工程と、該マスクを用いて、該カット
残し部分をエツチングするとともに、該分断領域内の露
出された該ウェハーの表面部分をエツチングする工程と
を含むように構成する。
本発明は、半導体装置の製造方法に係り、ウェハーを個
々のＩＣチップに分断する工程を有する半導体装置の製
造方法に適用することができ、特にＩＣチ・ノブにダメ
ージを与えないようにウェハーを個々のＩｃチップに分
断することができる半導体装置の製造方法に関する。
々のＩＣチップに分断する工程を有する半導体装置の製
造方法に適用することができ、特にＩＣチ・ノブにダメ
ージを与えないようにウェハーを個々のＩｃチップに分
断することができる半導体装置の製造方法に関する。
従来はリング形状または円板形状のダイヤモンドブレー
ドを高速回転させて、ウェハーを切断して個々のＩＣチ
ップに分断していたが、近年その方法も粘着テープを利
用したフルカット方式が主流となってきている。
ドを高速回転させて、ウェハーを切断して個々のＩＣチ
ップに分断していたが、近年その方法も粘着テープを利
用したフルカット方式が主流となってきている。
（従来の技術）
従来、フルカット方式による場合では、第２図に示すよ
うに、ウェハー３１の裏面３１ｂを固定粘着テープ３２
に接着してウェハー３Ｉを固定し、リング形状または円
板形状のダイヤモンドブレードを用いてウェハー３１の
表面３１ａから裏面３１．ｂまで全厚を切断することに
より、ウェハー３１を各ＩＣチップ３３毎に分断してい
た。なお、第２図において、分断溝３４は各ＩＣチップ
３３間をダイヤモンドブレードで切断した分断溝である
。
うに、ウェハー３１の裏面３１ｂを固定粘着テープ３２
に接着してウェハー３Ｉを固定し、リング形状または円
板形状のダイヤモンドブレードを用いてウェハー３１の
表面３１ａから裏面３１．ｂまで全厚を切断することに
より、ウェハー３１を各ＩＣチップ３３毎に分断してい
た。なお、第２図において、分断溝３４は各ＩＣチップ
３３間をダイヤモンドブレードで切断した分断溝である
。
〔発明が解決しようとする！Ｉｌ！題〕しかしながら、
上記したダイヤモンドブレードでウェハー３１をフルカ
ットして各ＩＣチップ３３毎に分断を行う従来の製造方
法では、第３図に示すように、切断し始めの表面３１ａ
部分と切断路りの裏面３１ｂ部分にカケ４１（チッピン
グともいう）が発生し、ＩＣチップ３３にダメージを与
えたりする等ＩＣチップ３３の品質を低下させてしまう
という問題があった。上記カケ４１が発生するのは、ダ
イヤモンドブレードでウェハー３１を切断する隙、特に
切断し始めの表面３１ａ部分と切断路りの裏面３１ｂ部
分で切断抵抗が変動し易いことによるものと考えられる
。
上記したダイヤモンドブレードでウェハー３１をフルカ
ットして各ＩＣチップ３３毎に分断を行う従来の製造方
法では、第３図に示すように、切断し始めの表面３１ａ
部分と切断路りの裏面３１ｂ部分にカケ４１（チッピン
グともいう）が発生し、ＩＣチップ３３にダメージを与
えたりする等ＩＣチップ３３の品質を低下させてしまう
という問題があった。上記カケ４１が発生するのは、ダ
イヤモンドブレードでウェハー３１を切断する隙、特に
切断し始めの表面３１ａ部分と切断路りの裏面３１ｂ部
分で切断抵抗が変動し易いことによるものと考えられる
。
上記カケ４１が発生するという問題を解決する手段とし
ては、切り込み量を小さくし数回に分けて切断する方法
が検討されたが、工数アンプに比べ効果がほとんどなく
実用的でなかった。
ては、切り込み量を小さくし数回に分けて切断する方法
が検討されたが、工数アンプに比べ効果がほとんどなく
実用的でなかった。
そこで、本発明は、カケが生じないようにウェハーを各
ＩＣチップ毎に分断することができ、ＩＣチップの品質
を向上させることができる半導体装置の製造方法を提供
することを目的としている。
ＩＣチップ毎に分断することができ、ＩＣチップの品質
を向上させることができる半導体装置の製造方法を提供
することを目的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、ウェハーを各ＩＣチップ毎に分断する工程を有する
半導体装置の製造方法において、該各ＩＣチップ間の分
断幅よりも小さい幅のカット幅で、かつカット残し部分
が残るように該各ＩＣチップ間の分断領域内の該ウェハ
ーをカットする工程と、該分断領域を除く該ＩＣチップ
上にマスクを形成する工程と、該マスクを用いて、該カ
ット残し部分をエツチングするとともに、該分断領域内
の露出された該ウェハーの表面部分を工・ノチングする
工程とを含むものである。
め、ウェハーを各ＩＣチップ毎に分断する工程を有する
半導体装置の製造方法において、該各ＩＣチップ間の分
断幅よりも小さい幅のカット幅で、かつカット残し部分
が残るように該各ＩＣチップ間の分断領域内の該ウェハ
ーをカットする工程と、該分断領域を除く該ＩＣチップ
上にマスクを形成する工程と、該マスクを用いて、該カ
ット残し部分をエツチングするとともに、該分断領域内
の露出された該ウェハーの表面部分を工・ノチングする
工程とを含むものである。
本発明は、第１図（ａ）〜（Ｃ）に示すように、各ＩＣ
チップ３３間の分断幅Ｘｌよりも小さい幅のカット幅Ｘ
２で、かつカット残し部分１ （斜線部）が残るように
各ＩＣチップ３３間の分断領域２内のウェハー３１がカ
ントされ、分断領域２を除＜ＩＣチップ３３上にマスク
５が形成された後、マスク５が用いられ、カント残し部
分ｌがエツチングされるとともに、分断領域２内の露出
されたウェハー３１の表面部分４がエツチングされる。
チップ３３間の分断幅Ｘｌよりも小さい幅のカット幅Ｘ
２で、かつカット残し部分１ （斜線部）が残るように
各ＩＣチップ３３間の分断領域２内のウェハー３１がカ
ントされ、分断領域２を除＜ＩＣチップ３３上にマスク
５が形成された後、マスク５が用いられ、カント残し部
分ｌがエツチングされるとともに、分断領域２内の露出
されたウェハー３１の表面部分４がエツチングされる。
したがって、ＩＣチップ内にカケが生じないようにウェ
ハーを各ＩＣチップ毎に分断することができるようにな
り、ＩＣチップの品質を向上させることができるように
なる。詳細については実施例で説明する。
ハーを各ＩＣチップ毎に分断することができるようにな
り、ＩＣチップの品質を向上させることができるように
なる。詳細については実施例で説明する。
以下、本発明を図面に基づいて説明する。
第１図（ａ）、（ｂ）は本発明の半導体装置の製造方法
の一実施例を説明する図である。
の一実施例を説明する図である。
この図において、第２図と同一符号は同一または相当部
分を示し、ｌはカッ１−残し部分、２は各ＩＣチップ３
３間の分断領域、３ａはカット残し部分１が残るように
分断領域２内のウェハー３１がカットされて形成された
溝、３ｂは分断領域２内の露出されたウェハー３１の表
面部分４がエツチングされたエツチング領域、３ｃはカ
ット残し部分ｌがエツチングされたエツチング領域、３
は各ＩＣチップ３３毎に分断する溝３ａ及びエツチング
領域３ｂ、３ｃからなる分断溝である。５は例えばレジ
ストからなるマスクである。
分を示し、ｌはカッ１−残し部分、２は各ＩＣチップ３
３間の分断領域、３ａはカット残し部分１が残るように
分断領域２内のウェハー３１がカットされて形成された
溝、３ｂは分断領域２内の露出されたウェハー３１の表
面部分４がエツチングされたエツチング領域、３ｃはカ
ット残し部分ｌがエツチングされたエツチング領域、３
は各ＩＣチップ３３毎に分断する溝３ａ及びエツチング
領域３ｂ、３ｃからなる分断溝である。５は例えばレジ
ストからなるマスクである。
次に、その製造方法について説明する。
ここではウェハー３１の裏面３１ｂにＡ、ｕ、Ａｇ等の
金属を形成していない場合のウェハー３１を各ＩＣチッ
プ３３毎に分断する方法について具体的に説明する。
金属を形成していない場合のウェハー３１を各ＩＣチッ
プ３３毎に分断する方法について具体的に説明する。
まず、第１図（ａ）に示すように、ウェハー３１の裏面
３１ｂを固定粘着テープ３２に接着してウェハー３１を
固定し、高速回転可能な厚さが例えば３０μｍのダイヤ
モンドブレードを用いて各ＩＣチップ３３間の幅が例え
ば９０μｍの分断幅Ｘｉより小さい幅（例えば３０μｍ
）のカット幅Ｘ２で、かつ厚さＸ３が例えば５０μｍの
カット残し部分ｌ（斜線部）が残るように各ＩＣチップ
３３間の分断領域２内のウェハー３１をカットして溝３
ａを形成する。
３１ｂを固定粘着テープ３２に接着してウェハー３１を
固定し、高速回転可能な厚さが例えば３０μｍのダイヤ
モンドブレードを用いて各ＩＣチップ３３間の幅が例え
ば９０μｍの分断幅Ｘｉより小さい幅（例えば３０μｍ
）のカット幅Ｘ２で、かつ厚さＸ３が例えば５０μｍの
カット残し部分ｌ（斜線部）が残るように各ＩＣチップ
３３間の分断領域２内のウェハー３１をカットして溝３
ａを形成する。
次に、第１図（ｂ）に示すように、レジストを全面に塗
布した後、露光・現象によりレジストをバターニングし
て分断領域２を除＜ＩＣチップ３３上にマスクを形成す
る。
布した後、露光・現象によりレジストをバターニングし
て分断領域２を除＜ＩＣチップ３３上にマスクを形成す
る。
次に、第１図（Ｃ）に示すように、例えばＲＩＥにより
マスク５を用いて、カット残し部分１（第１図（ｂ）に
示す斜線部１）をエツチングして底部に固定粘着テープ
３２表面を露出させるとともに、分断領域２内の露出さ
れたウェハー３１の表面部分４（第１図（ｂ）に示す斜
線部４）をエツチングすることにより、各ＩＣチップ３
３毎に分断する溝３ａ、及びエツチング領域３ｂ、３ｃ
からなる分断溝３を形成する。そして、レジストからな
るマスク５を剥離することにより分断を完了させる。な
お、使用するエツチング剤及びレジスト剥離剤は固定粘
着テープ３２を浸さない物質を用いるのが好ましい。
マスク５を用いて、カット残し部分１（第１図（ｂ）に
示す斜線部１）をエツチングして底部に固定粘着テープ
３２表面を露出させるとともに、分断領域２内の露出さ
れたウェハー３１の表面部分４（第１図（ｂ）に示す斜
線部４）をエツチングすることにより、各ＩＣチップ３
３毎に分断する溝３ａ、及びエツチング領域３ｂ、３ｃ
からなる分断溝３を形成する。そして、レジストからな
るマスク５を剥離することにより分断を完了させる。な
お、使用するエツチング剤及びレジスト剥離剤は固定粘
着テープ３２を浸さない物質を用いるのが好ましい。
すなわち、上記実施例では、各ＩＣチップ３３間の分断
幅ｘ１よりも小さい幅のカット幅Ｘ２で各ＩＣチップ３
３間の分断領域２内のウェハー３１をカットしている。
幅ｘ１よりも小さい幅のカット幅Ｘ２で各ＩＣチップ３
３間の分断領域２内のウェハー３１をカットしている。
このため、この状態で従来の問題であったカットし始め
のカケが発生しても、カット幅Ｘ２を分断幅Ｘ１よりも
適宜小さくしておけばカケがＩＣチップ３３に発生しな
いように分断領域２内のウェハー３１の表面部分４に発
生させるようにすることができる。そして、カット残し
部分１が残るようにＩＣチップ３３間の分断領域２内の
ウェハー３１をカットしている。このため、この状態で
は従来問題であったカットし終りのカケという問題は発
生しない。そして、分断領域２を除くＩＣチップ３３上
に形成したマスク５を用いて、カット残し部分１をエツ
チングするとともに、分断領域２内の露出された、カケ
が発生しているウェハー３１の表面部分４をエツチング
している。したがって、ＩＣチップ３３内にカケが発生
しないようにウェハー３１を各ＩＣチップ３３毎に分断
することができ、ＩＣチップ３３の品質を向上させるこ
とができる。
のカケが発生しても、カット幅Ｘ２を分断幅Ｘ１よりも
適宜小さくしておけばカケがＩＣチップ３３に発生しな
いように分断領域２内のウェハー３１の表面部分４に発
生させるようにすることができる。そして、カット残し
部分１が残るようにＩＣチップ３３間の分断領域２内の
ウェハー３１をカットしている。このため、この状態で
は従来問題であったカットし終りのカケという問題は発
生しない。そして、分断領域２を除くＩＣチップ３３上
に形成したマスク５を用いて、カット残し部分１をエツ
チングするとともに、分断領域２内の露出された、カケ
が発生しているウェハー３１の表面部分４をエツチング
している。したがって、ＩＣチップ３３内にカケが発生
しないようにウェハー３１を各ＩＣチップ３３毎に分断
することができ、ＩＣチップ３３の品質を向上させるこ
とができる。
本発明によれば、ＩＣチップ内にカケが生じないように
ウェハーを各ＩＣチップ毎に分断することができ、ＩＣ
チップの品質を向上させることができるという効果があ
る。
ウェハーを各ＩＣチップ毎に分断することができ、ＩＣ
チップの品質を向上させることができるという効果があ
る。
第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図、 第２図は従来例の製造方法を説明する図、第３図は従来
例の課題を説明する図である。 １・・・・・・カット残し部分、 ２・・・・・・分断領域、 ４・・・・・・表面部分、 ５・・・・・・マスク、 ３１・・・・・・ウェハー ３３・・・・・・Ｉ Ｃチップ。 第 図 従来例の製造方法を説明する図 第２図 第 図
を説明する図、 第２図は従来例の製造方法を説明する図、第３図は従来
例の課題を説明する図である。 １・・・・・・カット残し部分、 ２・・・・・・分断領域、 ４・・・・・・表面部分、 ５・・・・・・マスク、 ３１・・・・・・ウェハー ３３・・・・・・Ｉ Ｃチップ。 第 図 従来例の製造方法を説明する図 第２図 第 図
Claims (1)
- 【特許請求の範囲】 ウェハー（３１）を各ＩＣチップ（３３）毎に分断する
工程を有する半導体装置の製造方法において、該各ＩＣ
チップ（３３）間の分断幅よりも小さい幅のカット幅で
、かつカット残し部分（１）が残るように該各ＩＣチッ
プ（３３）間の分断領域（２）内の該ウェハー（３１）
をカットする工程と、該分断領域（２）を除く該ＩＣチ
ップ（３３）上にマスク（５）を形成する工程と、 該マスク（５）を用いて、該カット残し部分（１）をエ
ッチングするとともに、該分断領域（２）内の露出され
た該ウェハー（３１）の表面部分（４）をエッチングす
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322958A JPH03183153A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322958A JPH03183153A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183153A true JPH03183153A (ja) | 1991-08-09 |
Family
ID=18149542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322958A Pending JPH03183153A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183153A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026725A3 (en) * | 1999-02-05 | 2003-01-15 | Sharp Kabushiki Kaisha | Manufacturing method for a semiconductor device |
| WO2006048230A1 (en) | 2004-11-01 | 2006-05-11 | Xsil Technology Limited | Increasing die strength by etching during or after dicing |
-
1989
- 1989-12-12 JP JP1322958A patent/JPH03183153A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026725A3 (en) * | 1999-02-05 | 2003-01-15 | Sharp Kabushiki Kaisha | Manufacturing method for a semiconductor device |
| US6730579B1 (en) | 1999-02-05 | 2004-05-04 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
| WO2006048230A1 (en) | 2004-11-01 | 2006-05-11 | Xsil Technology Limited | Increasing die strength by etching during or after dicing |
| GB2420443A (en) * | 2004-11-01 | 2006-05-24 | Xsil Technology Ltd | Dicing semiconductor wafers |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790416B2 (ja) | アライメントマーク配置方法 | |
| JPH0774130A (ja) | ウェハからチップを個別化する方法 | |
| JP2007165371A (ja) | 半導体装置の製造方法 | |
| JP3166122B2 (ja) | ワークプレートを使用して結晶を切断する方法 | |
| JP3324641B2 (ja) | 半導体装置の製造方法 | |
| JPH03183153A (ja) | 半導体装置の製造方法 | |
| JP2861264B2 (ja) | 半導体装置の製造方法 | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JP2637852B2 (ja) | 半導体ウェハーのダイシング方法 | |
| JP3319507B2 (ja) | ダイヤモンドウェハのチップ化方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JPS63237408A (ja) | 半導体デバイス用基板 | |
| EP0499752B1 (en) | Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips | |
| JPH05218195A (ja) | 半導体集積回路装置 | |
| JPH02305207A (ja) | 弾性表面波素子の製造方法 | |
| JPH0458546A (ja) | 半導体ウェーハの切断方法 | |
| JPH06112312A (ja) | 半導体チップの製造方法 | |
| JPH03293747A (ja) | 半導体装置の製造方法 | |
| JPH07201784A (ja) | 半導体装置の製造方法 | |
| JPH04162647A (ja) | 半導体装置 | |
| JPH02162750A (ja) | 半導体装置の製造方法 | |
| JPS6226838A (ja) | 半導体素子の製造方法 | |
| JPH06188311A (ja) | 半導体素子切断方法 | |
| JPH05326697A (ja) | 半導体装置の製造方法 |