JP3319507B2 - ダイヤモンドウェハのチップ化方法 - Google Patents
ダイヤモンドウェハのチップ化方法Info
- Publication number
- JP3319507B2 JP3319507B2 JP18271398A JP18271398A JP3319507B2 JP 3319507 B2 JP3319507 B2 JP 3319507B2 JP 18271398 A JP18271398 A JP 18271398A JP 18271398 A JP18271398 A JP 18271398A JP 3319507 B2 JP3319507 B2 JP 3319507B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cutting
- laser
- diamond
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、複数の素子を形成
したウェハを素子ごとに切断してチップ化するチップ化
方法に関し、特に気相合成ダイヤモンド層を有する基板
上に形成された素子のチップ化方法に関する。
したウェハを素子ごとに切断してチップ化するチップ化
方法に関し、特に気相合成ダイヤモンド層を有する基板
上に形成された素子のチップ化方法に関する。
【０００２】
【従来の技術】高周波領域で動作する表面弾性波素子と
して、特開昭６４−６２９１１号公報、特開平３−１９
８４１２号公報に開示されているダイヤモンドを利用し
た表面弾性波素子がある。
して、特開昭６４−６２９１１号公報、特開平３−１９
８４１２号公報に開示されているダイヤモンドを利用し
た表面弾性波素子がある。
【０００３】このダイヤモンドを利用した表面弾性波素
子は以下のようにして作成される。まず、シリコン（Ｓ
ｉ）等の基板上に、気相合成によりダイヤモンド膜を形
成する。この気相合成ダイヤモンド膜の表面を研磨等に
より平滑にしたうえで、膜上に櫛形電極と圧電体薄膜を
形成することで複数の表面弾性波素子を一基板上に形成
する。以下、この複数の素子が形成された状態の基板を
単にウェハと呼ぶ。さらに、温度特性を向上させるため
ＳｉＯ2膜を形成することもある。このようにして形成
されたウェハを表面弾性波素子１素子ごとに切断、分離
してチップ化し、パッケージに実装する。
子は以下のようにして作成される。まず、シリコン（Ｓ
ｉ）等の基板上に、気相合成によりダイヤモンド膜を形
成する。この気相合成ダイヤモンド膜の表面を研磨等に
より平滑にしたうえで、膜上に櫛形電極と圧電体薄膜を
形成することで複数の表面弾性波素子を一基板上に形成
する。以下、この複数の素子が形成された状態の基板を
単にウェハと呼ぶ。さらに、温度特性を向上させるため
ＳｉＯ2膜を形成することもある。このようにして形成
されたウェハを表面弾性波素子１素子ごとに切断、分離
してチップ化し、パッケージに実装する。
【０００４】
【発明が解決しようとする課題】ダイヤモンドを利用し
ていない表面弾性波素子のチップ化工程では、ダイヤモ
ンドブレードを用いたダイシングにより切断・分離を行
っている。しかし、ダイヤモンド膜を有する表面弾性波
素子のチップ化をダイヤモンドブレードにより行おうと
すると、ダイヤモンドの共削りとなるため、安定した切
断を行うことができない。
ていない表面弾性波素子のチップ化工程では、ダイヤモ
ンドブレードを用いたダイシングにより切断・分離を行
っている。しかし、ダイヤモンド膜を有する表面弾性波
素子のチップ化をダイヤモンドブレードにより行おうと
すると、ダイヤモンドの共削りとなるため、安定した切
断を行うことができない。
【０００５】このため、従来は図２に示されるチップ化
方法が採用されていた。まず、図１（ａ）に示されるよ
うにダイヤモンド層２を有するＳｉ基板１上に素子
３1、３2を形成してウェハ５を作成する。そして、同図
（ｂ）に示されるように、素子３1、３2の間のダイヤモ
ンド層２に表面から例えばＮｄ：ＹＡＧレーザを照射し
て、この部分のダイヤモンド層２を除去する。このダイ
ヤモンド層２の除去により生成された溝の底面４は、Ｓ
ｉ基板１部分に達している。この後、この溝の底面４の
ほぼ中央部分にダイヤモンドブレードを当ててＳｉ基板
１をダイシングにより切断することで素子３1、３2をチ
ップ化してチップ５1、５2を製作していた。
方法が採用されていた。まず、図１（ａ）に示されるよ
うにダイヤモンド層２を有するＳｉ基板１上に素子
３1、３2を形成してウェハ５を作成する。そして、同図
（ｂ）に示されるように、素子３1、３2の間のダイヤモ
ンド層２に表面から例えばＮｄ：ＹＡＧレーザを照射し
て、この部分のダイヤモンド層２を除去する。このダイ
ヤモンド層２の除去により生成された溝の底面４は、Ｓ
ｉ基板１部分に達している。この後、この溝の底面４の
ほぼ中央部分にダイヤモンドブレードを当ててＳｉ基板
１をダイシングにより切断することで素子３1、３2をチ
ップ化してチップ５1、５2を製作していた。
【０００６】しかし、この方法では、レーザによるダイ
ヤモンド層２の除去時に、除去されたダイヤモンドが劣
化してグラファイト成分となり飛散して、素子３1、３2
上に付着し、素子３1、３2の特性が劣化してしまうこと
があった。また、この方法では、レーザ除去により形成
する溝の底面４の幅をダイシング時の切断幅の２倍程度
大きくする必要があり、安定したチップ化のためには、
素子３1、３2の間隔を広くとる必要があり、一枚のウェ
ハで多数の素子を製作することが困難だった。
ヤモンド層２の除去時に、除去されたダイヤモンドが劣
化してグラファイト成分となり飛散して、素子３1、３2
上に付着し、素子３1、３2の特性が劣化してしまうこと
があった。また、この方法では、レーザ除去により形成
する溝の底面４の幅をダイシング時の切断幅の２倍程度
大きくする必要があり、安定したチップ化のためには、
素子３1、３2の間隔を広くとる必要があり、一枚のウェ
ハで多数の素子を製作することが困難だった。
【０００７】本発明は、上記の問題点に鑑みて、ダイヤ
モンド層を有する一枚のウェハに製作した多数の素子
を、性能を保持したまま良好に切断・分離することので
きるダイヤモンドウェハのチップ化方法を提供すること
を課題とする。
モンド層を有する一枚のウェハに製作した多数の素子
を、性能を保持したまま良好に切断・分離することので
きるダイヤモンドウェハのチップ化方法を提供すること
を課題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明のダイヤモンドウェハのチップ化方法は、基
板上に気相合成ダイヤモンド層と、この気相合成ダイヤ
モンド層上に形成された複数の素子とを有するダイヤモ
ンドウェハを、基板ごと一素子毎に切断してチップ化す
る方法であって、この基板のこれらの素子間に、素子形
成面と反対の面から、基板厚さより浅く、基板厚さの半
分より深い深さの溝を形成するハーフカット工程と、こ
の溝の底面にレーザを照射して、残りの基板と気相合成
ダイヤモンド層とをこの溝部分より細い幅で除去するこ
とにより一素子毎に切り離すフルカット工程と、を備え
ていることを特徴とする。
め、本発明のダイヤモンドウェハのチップ化方法は、基
板上に気相合成ダイヤモンド層と、この気相合成ダイヤ
モンド層上に形成された複数の素子とを有するダイヤモ
ンドウェハを、基板ごと一素子毎に切断してチップ化す
る方法であって、この基板のこれらの素子間に、素子形
成面と反対の面から、基板厚さより浅く、基板厚さの半
分より深い深さの溝を形成するハーフカット工程と、こ
の溝の底面にレーザを照射して、残りの基板と気相合成
ダイヤモンド層とをこの溝部分より細い幅で除去するこ
とにより一素子毎に切り離すフルカット工程と、を備え
ていることを特徴とする。
【０００９】これらの工程によれば、まず、ハーフカッ
ト工程では、一般的な半導体基板等の切断方法を用い
て、基板の大部分を切断することにより、気相合成ダイ
ヤモンド層と基板との境界面近傍に達する深さの溝が形
成される。この溝部分の幅は次のフルカット工程で照射
するレーザのビーム幅より若干広ければ十分である。次
に、フルカット工程では、この溝の底面部分にレーザを
照射することにより、残りの基板と気相合成ダイヤモン
ド層とを除去して最終的に素子同士を切り離す。レーザ
照射は素子形成面の反対面から行われており、レーザ照
射により除去された成分は、素子形成面に達することは
ない。
ト工程では、一般的な半導体基板等の切断方法を用い
て、基板の大部分を切断することにより、気相合成ダイ
ヤモンド層と基板との境界面近傍に達する深さの溝が形
成される。この溝部分の幅は次のフルカット工程で照射
するレーザのビーム幅より若干広ければ十分である。次
に、フルカット工程では、この溝の底面部分にレーザを
照射することにより、残りの基板と気相合成ダイヤモン
ド層とを除去して最終的に素子同士を切り離す。レーザ
照射は素子形成面の反対面から行われており、レーザ照
射により除去された成分は、素子形成面に達することは
ない。
【００１０】このハーフカット工程は、ダイヤモンドブ
レードを用いたダイシングにより行われることが好まし
い。ダイヤモンドブレードを用いてダイシングすること
によりウェハの基板が効果的に切断される。
レードを用いたダイシングにより行われることが好まし
い。ダイヤモンドブレードを用いてダイシングすること
によりウェハの基板が効果的に切断される。
【００１１】また、フルカット工程で用いるレーザは、
Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、エキシマレ
ーザのうちのいずれかであることが好ましい。これらの
レーザは加工用レーザとして広く用いられており、高出
力かつビームの照射制御が容易である。
Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、エキシマレ
ーザのうちのいずれかであることが好ましい。これらの
レーザは加工用レーザとして広く用いられており、高出
力かつビームの照射制御が容易である。
【００１２】このハーフカット工程の切断幅は３０μｍ
〜５００μｍであり、フルカット工程の切断幅は５μｍ
〜１００μｍであることが好ましい。これにより、切断
により失われる領域が少なくなる。
〜５００μｍであり、フルカット工程の切断幅は５μｍ
〜１００μｍであることが好ましい。これにより、切断
により失われる領域が少なくなる。
【００１３】このハーフカット工程終了時の溝部分に残
される基板の厚みは５μｍ〜２００μｍであることが好
ましい。これにより、レーザ切断時で除去すべき基板層
の厚みを減らすとともに、フルカット工程時に確実にダ
イヤモンド層へ溝が到達しないよう制御可能となる。
される基板の厚みは５μｍ〜２００μｍであることが好
ましい。これにより、レーザ切断時で除去すべき基板層
の厚みを減らすとともに、フルカット工程時に確実にダ
イヤモンド層へ溝が到達しないよう制御可能となる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態について説明する。なお、図面中の寸
法、形状は説明のために誇張した部分があり、必ずしも
実際のものと一致しない。
適な実施の形態について説明する。なお、図面中の寸
法、形状は説明のために誇張した部分があり、必ずしも
実際のものと一致しない。
【００１５】図１は、本発明のチップ化工程を説明する
工程図である。最初に、図１（ａ）に示されるように、
複数の素子３1、３2がＳｉ基板１上のダイヤモンド層２
上に形成されたウェハ５を製作する。これは、以下の工
程により製作される。まず、厚さ約８００μｍの単結晶
Ｓｉ基板１上に、気相合成により厚さ２０μｍのダイヤ
モンド層２を形成し、さらにその上に厚さ１μｍのＺｎ
Ｏ薄膜（圧電体薄膜）を形成する。そして、このＺｎＯ
薄膜上に、Ａｌ櫛形電極を形成して表面弾性波の波長が
６．４μｍとなる表面弾性波素子である素子３1、３2を
形成するものである。
工程図である。最初に、図１（ａ）に示されるように、
複数の素子３1、３2がＳｉ基板１上のダイヤモンド層２
上に形成されたウェハ５を製作する。これは、以下の工
程により製作される。まず、厚さ約８００μｍの単結晶
Ｓｉ基板１上に、気相合成により厚さ２０μｍのダイヤ
モンド層２を形成し、さらにその上に厚さ１μｍのＺｎ
Ｏ薄膜（圧電体薄膜）を形成する。そして、このＺｎＯ
薄膜上に、Ａｌ櫛形電極を形成して表面弾性波の波長が
６．４μｍとなる表面弾性波素子である素子３1、３2を
形成するものである。
【００１６】次に、図１（ｂ）に示されるように、こう
して形成されたウェハ５の素子３1、３2形成面の反対面
からダイヤモンドブレードを用いてＳｉ基板１の素子３
1と３2の中間をダイシングして、Ｓｉ基板１の厚みの大
部分に達する深さの溝を形成する。これがハーフカット
工程である。Ｓｉ基板１のダイシングによる切断は、確
立された技術であり、高精度で所望の幅、深さの溝を形
成することが可能である。
して形成されたウェハ５の素子３1、３2形成面の反対面
からダイヤモンドブレードを用いてＳｉ基板１の素子３
1と３2の中間をダイシングして、Ｓｉ基板１の厚みの大
部分に達する深さの溝を形成する。これがハーフカット
工程である。Ｓｉ基板１のダイシングによる切断は、確
立された技術であり、高精度で所望の幅、深さの溝を形
成することが可能である。
【００１７】続いて、このハーフカット工程の後、図１
（ｃ）に示されるように、ハーフカット工程で形成され
た溝の底面４に、Ｎｄ：ＹＡＧレーザビームを照射し
て、残りのＳｉ基板１と、ダイヤモンド層２を除去し、
ウェハ５を素子ごとに切断して、素子のチップ５1、５2
を作成する。これがフルカット工程である。フルカット
工程時には、レーザを素子３1、３2形成面の裏側から照
射しているので、除去されたダイヤモンドが劣化してグ
ラファイト成分を生成し、このグラファイト成分が飛散
したとしても、素子３1、３2側に達することがなく、素
子３1、３2の性能劣化を防ぐことができる。また、フル
カット時、つまりダイヤモンド層２の切断幅は、従来例
のようにダイシング幅より広くする必要がないので、狭
くすることができ、その結果、素子３1と３2の間隔を狭
くして両者を接近させて配置することができる。このた
め、１枚のウェハ５上により多数の素子を配置すること
ができ、製作効率が向上する。
（ｃ）に示されるように、ハーフカット工程で形成され
た溝の底面４に、Ｎｄ：ＹＡＧレーザビームを照射し
て、残りのＳｉ基板１と、ダイヤモンド層２を除去し、
ウェハ５を素子ごとに切断して、素子のチップ５1、５2
を作成する。これがフルカット工程である。フルカット
工程時には、レーザを素子３1、３2形成面の裏側から照
射しているので、除去されたダイヤモンドが劣化してグ
ラファイト成分を生成し、このグラファイト成分が飛散
したとしても、素子３1、３2側に達することがなく、素
子３1、３2の性能劣化を防ぐことができる。また、フル
カット時、つまりダイヤモンド層２の切断幅は、従来例
のようにダイシング幅より広くする必要がないので、狭
くすることができ、その結果、素子３1と３2の間隔を狭
くして両者を接近させて配置することができる。このた
め、１枚のウェハ５上により多数の素子を配置すること
ができ、製作効率が向上する。
【００１８】本願発明者は、本発明のチップ化方法と、
従来のチップ化方法により表面弾性波素子チップを作成
し、その特性を比較した。その結果を表１、表２を参照
して説明する。ここで、表１は、本発明のチップ化方法
により各種の条件で製作した表面弾性波素子の製作条件
と特性をまとめたものであり、表２は、従来のチップ化
方法により製作した表面弾性波素子の製作条件と特性を
まとめたものである。特性の比較は、１．８ＧＨｚにお
ける透過電力損失をウェハ状態とチップ化後のそれぞれ
において測定して比較した。
従来のチップ化方法により表面弾性波素子チップを作成
し、その特性を比較した。その結果を表１、表２を参照
して説明する。ここで、表１は、本発明のチップ化方法
により各種の条件で製作した表面弾性波素子の製作条件
と特性をまとめたものであり、表２は、従来のチップ化
方法により製作した表面弾性波素子の製作条件と特性を
まとめたものである。特性の比較は、１．８ＧＨｚにお
ける透過電力損失をウェハ状態とチップ化後のそれぞれ
において測定して比較した。
【００１９】
【表１】
【００２０】
【表２】 表１において、ハーフカット残し量とは、ハーフカット
工程終了後に形成される溝の底面４と、基板１−ダイヤ
モンド層２境界面との距離を指す。そして、表１のハー
フカット幅が表２のダイシング切断幅に対応し、表１の
フルカット幅が表２のダイヤモンド除去幅に対応してい
る。
工程終了後に形成される溝の底面４と、基板１−ダイヤ
モンド層２境界面との距離を指す。そして、表１のハー
フカット幅が表２のダイシング切断幅に対応し、表１の
フルカット幅が表２のダイヤモンド除去幅に対応してい
る。
【００２１】表１、表２から明らかなように、本発明の
チップ化方法を用いた場合、いずれのケースでもチップ
化後の透過電力損失は、ウェハ状態での透過電力損失と
ほぼ等しく、チップ化による性能劣化はみられない。一
方、従来方法では、ウェハ状態に比べてチップ化後の透
過電力損失は３．１〜５．０ｄＢも劣化している。特
に、本発明のチップ化方法では、従来よりダイヤモンド
層部分の切断幅を１／１０以下にして、なおかつチップ
化された素子の特性を維持することができることが確認
された。
チップ化方法を用いた場合、いずれのケースでもチップ
化後の透過電力損失は、ウェハ状態での透過電力損失と
ほぼ等しく、チップ化による性能劣化はみられない。一
方、従来方法では、ウェハ状態に比べてチップ化後の透
過電力損失は３．１〜５．０ｄＢも劣化している。特
に、本発明のチップ化方法では、従来よりダイヤモンド
層部分の切断幅を１／１０以下にして、なおかつチップ
化された素子の特性を維持することができることが確認
された。
【００２２】なお、フルカット工程時の切断幅は安定し
た切断を行い、かつ、切断時に除去されるダイヤモンド
層の量を減らすため５μｍ〜１００μｍとすることが好
ましい。また、ハーフカット工程時の切断幅は、少なく
ともフルカット工程時の切断幅より広い必要があるが、
さらに切断を精度良くかつ基板の除去量を減らすため３
０μｍ〜５００μｍとすることが好ましい。
た切断を行い、かつ、切断時に除去されるダイヤモンド
層の量を減らすため５μｍ〜１００μｍとすることが好
ましい。また、ハーフカット工程時の切断幅は、少なく
ともフルカット工程時の切断幅より広い必要があるが、
さらに切断を精度良くかつ基板の除去量を減らすため３
０μｍ〜５００μｍとすることが好ましい。
【００２３】以上の説明では、ハーフカット工程をダイ
シングにより行い、フルカット工程をＮｄ：ＹＡＧレー
ザにより行う例を説明したが、本発明はこれに限られる
ものではない。ハーフカット工程には、その他の各種の
基板切断方法を用いることができる。また、フルカット
工程では、Ｎｄ：ＹＬＦレーザやエキシマレーザなどの
各種の加工用レーザを用いることが可能である。
シングにより行い、フルカット工程をＮｄ：ＹＡＧレー
ザにより行う例を説明したが、本発明はこれに限られる
ものではない。ハーフカット工程には、その他の各種の
基板切断方法を用いることができる。また、フルカット
工程では、Ｎｄ：ＹＬＦレーザやエキシマレーザなどの
各種の加工用レーザを用いることが可能である。
【００２４】また、本実施形態においては、表面弾性波
素子を例に説明してきたが、素子はこれに限られるもの
ではなく、本発明は、ダイヤモンド層上に製作される各
種の素子のチップ化に適用可能である。
素子を例に説明してきたが、素子はこれに限られるもの
ではなく、本発明は、ダイヤモンド層上に製作される各
種の素子のチップ化に適用可能である。
【００２５】
【発明の効果】以上、説明したように、本発明によれ
ば、ダイヤモンド層を有する基板のダイヤモンド層上に
形成された複数の素子を素子ごとに分離するチップ化方
法において、素子形成面の反対面から基板部分の大部分
を切断した後、この切断溝にレーザを照射してダイヤモ
ンド層を除去している。このため、切断部の幅を狭くす
ることができ、素子の集積度を上げることができる。ま
た、除去されたダイヤモンド成分が素子側に達すること
がないので、素子の性能劣化を防止できる。つまり、チ
ップ化に際して、良好な切断・分離が可能となる。
ば、ダイヤモンド層を有する基板のダイヤモンド層上に
形成された複数の素子を素子ごとに分離するチップ化方
法において、素子形成面の反対面から基板部分の大部分
を切断した後、この切断溝にレーザを照射してダイヤモ
ンド層を除去している。このため、切断部の幅を狭くす
ることができ、素子の集積度を上げることができる。ま
た、除去されたダイヤモンド成分が素子側に達すること
がないので、素子の性能劣化を防止できる。つまり、チ
ップ化に際して、良好な切断・分離が可能となる。
【図１】本発明のチップ化方法を説明する工程図であ
る。
る。
【図２】従来のチップ化方法を説明する工程図である。
１…Ｓｉ基板、２…ダイヤモンド層、４…溝の底面、５
…ウェハ、３1、３2…素子、５1、５2…チップ。
…ウェハ、３1、３2…素子、５1、５2…チップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 知 兵庫県伊丹市昆陽北一丁目１番１号 住 友電気工業株式会社 伊丹製作所内 (72)発明者 中幡 英章 兵庫県伊丹市昆陽北一丁目１番１号 住 友電気工業株式会社 伊丹製作所内 (72)発明者 鹿田 真一 兵庫県伊丹市昆陽北一丁目１番１号 住 友電気工業株式会社 伊丹製作所内 (56)参考文献 特開 平６−163687（ＪＰ，Ａ) 特開 昭61−95544（ＪＰ，Ａ) 特開 昭60−167351（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/301
Claims (5)
- 【請求項１】 基板上に気相合成ダイヤモンド層と、前
記気相合成ダイヤモンド層上に形成された複数の素子と
を有するダイヤモンドウェハを、基板ごと一素子毎に切
断してチップ化するダイヤモンドウェハのチップ化方法
において、 前記基板の前記素子間に、前記素子形成面と反対の面か
ら、前記基板厚さより浅く、前記基板厚さの半分より深
い深さの溝を形成するハーフカット工程と、 前記溝の底面にレーザを照射して、残りの前記基板と前
記気相合成ダイヤモンド層とを前記溝部分より細い幅で
除去することにより一素子毎に切り離すフルカット工程
と、 を備えているダイヤモンドウェハのチップ化方法。 - 【請求項２】 前記ハーフカット工程は、ダイヤモンド
ブレードを用いたダイシングにより行われることを特徴
とする請求項１記載のダイヤモンドウェハのチップ化方
法。 - 【請求項３】 前記フルカット工程で用いるレーザは、
Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、エキシマレ
ーザのうちのいずれかであることを特徴とする請求項１
記載のダイヤモンドウェハのチップ化方法。 - 【請求項４】 前記ハーフカット工程の切断幅は３０μ
ｍ〜５００μｍであり、前記フルカット工程の切断幅は
５μｍ〜１００μｍであることを特徴とする請求項１記
載のダイヤモンドウェハのチップ化方法。 - 【請求項５】 前記ハーフカット工程終了時の前記溝部
分に残される前記基板の厚みは５μｍ〜２００μｍであ
ることを特徴とする請求項１記載のダイヤモンドウェハ
のチップ化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18271398A JP3319507B2 (ja) | 1998-06-29 | 1998-06-29 | ダイヤモンドウェハのチップ化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18271398A JP3319507B2 (ja) | 1998-06-29 | 1998-06-29 | ダイヤモンドウェハのチップ化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021819A JP2000021819A (ja) | 2000-01-21 |
| JP3319507B2 true JP3319507B2 (ja) | 2002-09-03 |
Family
ID=16123144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18271398A Expired - Fee Related JP3319507B2 (ja) | 1998-06-29 | 1998-06-29 | ダイヤモンドウェハのチップ化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319507B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3616872B2 (ja) | 2000-09-14 | 2005-02-02 | 住友電気工業株式会社 | ダイヤモンドウエハのチップ化方法 |
| JP3866978B2 (ja) * | 2002-01-08 | 2007-01-10 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2003320466A (ja) * | 2002-05-07 | 2003-11-11 | Disco Abrasive Syst Ltd | レーザビームを使用した加工機 |
| NL1030004C2 (nl) | 2005-09-21 | 2007-03-22 | Fico Singulation B V | Inrichting en werkwijze voor het separeren van elektronische componenten. |
| CN112447590B (zh) * | 2019-08-30 | 2023-08-22 | 中国科学院沈阳自动化研究所 | 一种基于水导激光加工技术的晶圆划片方法 |
| CN113113298A (zh) * | 2021-04-09 | 2021-07-13 | 绍兴同芯成集成电路有限公司 | 一种晶圆背面金属沉积工艺 |
-
1998
- 1998-06-29 JP JP18271398A patent/JP3319507B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000021819A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0538798B1 (en) | Diamond heat sink | |
| US6805808B2 (en) | Method for separating chips from diamond wafer | |
| KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| US5872415A (en) | Microelectronic structures including semiconductor islands | |
| JP2004031526A (ja) | ３族窒化物系化合物半導体素子の製造方法 | |
| JP2010068109A (ja) | 弾性表面波素子 | |
| CA2432300A1 (en) | Semiconductor wafer processing to increase the usable planar surface area | |
| TW200531162A (en) | Method for manufacturing semiconductor device | |
| JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP6304243B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2861991B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP2003151921A (ja) | 化合物半導体とその製造方法 | |
| JP3319507B2 (ja) | ダイヤモンドウェハのチップ化方法 | |
| JP2006286694A (ja) | ダイシング装置およびダイシング方法 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
| JP2003158097A (ja) | 半導体装置及びその製造方法 | |
| DE112014002026T5 (de) | Verbundhalbleitervorrichtung, Verfahren zu ihrer Herstellung und Halbleitervorrichtung vom mit Harz versiegelten Typ | |
| JP2013161944A (ja) | ダイシング方法 | |
| JP2004327708A (ja) | 半導体装置およびその製造方法 | |
| JP7277782B2 (ja) | 半導体素子の製造方法 | |
| US20050124140A1 (en) | Pre-fabrication scribing | |
| JP4186581B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |