KR20040020827A

KR20040020827A - 반도체 칩 및 이의 제조 방법

Info

Publication number: KR20040020827A
Application number: KR1020030060726A
Authority: KR
Inventors: 고이즈미나오유키
Original assignee: 신꼬오덴기 고교 가부시키가이샤
Priority date: 2002-09-02
Filing date: 2003-09-01
Publication date: 2004-03-09
Also published as: TWI328838B; CN1489186A; CN100355030C; US7052975B2; EP1394851A2; JP4579489B2; TW200419661A; EP1394851A3; US20050200004A1; JP2004095952A; US20040043614A1

Abstract

반도체 칩(500) 및 이의 제조 방법이 개시된다. 제조 방법에 있어서, 반도체 웨이퍼 내에 홈(110, 120, 130)을 형성하기 위해서 반도체 웨이퍼(100)의 절단 부분 상에 등방성 에칭 및 이방성 에칭을 수행한다. 상기 홈을 통해서 어떠한 절단날(dicing blade)을 사용하지 않고도 반도체 웨이퍼를 절단할 수 있게 된다. 또한 에지(edge)와 코너(corner)가 둥글게 마무리된 반도체 칩을 형성할 수 있게 된다. 본 발명의 제조 방법에 따르면, 제조 시간을 단축시킬 수 있다. 또한 반도체 칩 형성의 집적도와 수율이 개선될 수 있다.

Description

반도체 칩 및 이의 제조 방법{SEMICONDUCTOR CHIP AND FABRICATION METHOD THEREOF}

본 발명은 반도체 웨이퍼를 소정의 크기로 절단하여 반도체 칩을 제조하는 반도체 칩 제조 방법에 관한 것이다.

종래의 반도체 칩 제조 공정에서는 제조 공정의 절단 공정 중에 반도체 칩 제조 장치의 회전 구동식 디스크 형상 커터(절단날, dicing blade)를 수직으로 및 수평으로 이동시켜 다수의 반도체 소자가 상부면에 형성되어 있는 반도체 웨이퍼를 절단하여 다량의 반도체 칩을 형성하였다. 일반적으로 이와 같은 반도체 칩은 박스(box) 형상이었다.

상술한 종래의 반도체 칩 제조 공정에서는, 반도체 칩 제조 장치의 절단날이 반도체 웨이퍼를 절단하기 위해서 수직으로 및 수평으로 이동하기 때문에 반도체 칩 제조 장치는 반도체 웨이퍼에 더 많은 반도체 칩이 형성될수록 더 많은 횟수의 절단 작업을 수행하여야 하였다. 따라서 더 많은 반도체 칩을 제조하기 위해서 더 많은 절단 시간을 필요로 하였다.

또한 절단날을 절단 공정에서 사용할 때, 반도체 웨이퍼 내에서 인접한 반도체 칩 사이에 절단날을 위한 통과 영역(passage area, 절단선 폭(dicing linewidth))을 준비해야 할 필요가 있었다. 일반적으로 인접한 반도체 칩 사이의 간격은 약 50 ㎛의 절단선 폭 이상으로 설정되어야 하며, 이는 반도체 웨이퍼 상에서의 고밀도 반도체 칩 형성에 악영향을 미치고 있었다. 또한 반도체 웨이퍼는 최근들어 약 50 ㎛ 이하로 더 박형화되고 있다. 이와 같은 박형화된 반도체 웨이퍼는 절단날에 부서지기 쉬웠다.

또한 반도체 웨이퍼를 절단하여 반도체 칩을 형성할 때, 절단된 반도체 칩은 박스 형상이었다. 이와 같은 박스 형상의 반도체 칩은 심각한 문제가 있었는데, 반도체 칩을 취급하거나 운반할 때 반도체 칩의 코너(corner)와 에지(edge)가 부서져 나가 수율 감소를 초래하였다.

본 발명의 일반적인 목적은 상술한 하나 또는 그 이상의 문제점이 해결된 신규이고 유용한 반도체 칩 및 이의 제조 방법을 제공하는 것이다.

본 발명의 보다 특정한 목적은 제조 시간을 단축할 수 있고, 반도체 칩 형성의 집적도와 수율을 개선할 수 있는 반도체 칩 제조 방법을 제공하는 것이다.

상술한 목적을 달성하기 위해서, 본 발명의 일 양태에 따르면, 반도체 소자를 지지하는 제 1 표면과 상기 제 1 표면에 대향하는 제 2 표면을 가진 반도체 웨이퍼로부터 반도체 칩을 제조하는 방법에 있어서, 반도체 웨이퍼의 절단 부분 상에 상기 제 1 표면 및 상기 제 2 표면 중의 한쪽 또는 양쪽으로부터 적어도 부분적으로 등방성 에칭을 수행하는 단계와, 상기 제 1 표면 및 상기 제 2 표면의 한쪽 또는 양쪽에 상기 절단 부분의 나머지 부분 상에 이방성 에칭을 수행하여, 반도체 웨이퍼의 절단 부분을 절단하는 단계를 포함하는 반도체 칩 제조 방법이 제공된다.

본 발명의 일 실시예에 있어서, 상기 방법은 상기 절단 부분이 상기 제 1 표면으로부터 등방성으로 에칭될 때 상기 제 1 표면 상의 상기 절단 부분을 노출하도록 상기 제 1 표면 상에 레지스트를 형성하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 레지스트는 둥글게 마무리된 코너를 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 절단 부분이 상기 제 2 표면으로부터 등방성으로 에칭될 때 상기 제 2 표면 상의 상기 절단 부분을 노출하도록 상기 제 2 표면 상에 레지스트를 형성하는 단계를 더 포함할 수 있다.

또한 본 발명의 다른 양태에 따른 본 발명의 일 실시예에 있어서, 상기 레지스트는 둥글게 마무리된 코너를 가질 수 있다.

또한 본 발명의 다른 양태에 따르면, 반도체 웨이퍼로부터 제조되는 반도체 칩에 있어서, 제 1 표면은 반도체 소자를 지지하며, 제 2 표면은 상기 제 1 표면과 대향하며, 상기 제 1 표면 및 상기 제 2 표면 중의 적어도 하나는 둥글게 마무리된 에지(edge)를 가지는 반도체 칩이 제공된다.

본 발명의 일 실시예에 있어서, 반도체 칩은 노치가 형성된 측면을 더 포함할 수 있다.

또한 본 발명의 다른 양태에 따르면, 복수의 둥글게 마무리된 코너를 포함하는 반도체 웨이퍼로부터 제조된 반도체 칩이 제공된다.

본 발명의 일 양태에 따르면, 반도체 웨이퍼를 절단할 때, 등방성 에칭 및이방성 에칭을 수행하는 것에 의해서 반도체 웨이퍼의 표면을 에칭할 수 있다. 따라서 반도체 웨이퍼로부터 반도체 칩을 제조하는데 필요한 시간을 단축시킬 수 있다. 또한 본 발명에 따른 반도체 칩 제조 방법에 따르면 반도체 웨이퍼를 절단하기 위한 절단날을 필요로 하지 않기 때문에, 반도체 웨이퍼를 절단하는데 대응하는 절단선 폭의 준비가 불필요하다. 따라서 반도체 웨이퍼 상의 반도체 칩의 집적도를 개선, 즉 반도체 웨이퍼로부터 더 많은 반도체 칩을 제조할 수 있게 된다. 또한 적어도 하나의 반도체 소자가 형성된 반도체 웨이퍼의 제 1 표면에서의 절단 부분 또는 상기 제 1 표면에 대향하는 제 2 표면에서의 절단 부분 상에 등방성 에칭을 수행할 수 있기 때문에, 상기 제 1 표면 및 상기 제 2 표면의 한쪽 에지 또는 양쪽 에지를 둥글게 마무리할 수 있게 된다. 이 구성은 반도체 칩을 취급할 때 에지의 부서짐을 방지할 수 있고, 또한 반도체 칩의 수율을 개선시킬 수 있다.

본 발명의 다른 목적, 특징 및 장점은 첨부한 도면과 함께 파악할 때 하기의 발명의 상세한 설명으로부터 보다 명백해질 것이다.

도 1은 본 발명의 일 실시예에 따른 반도체 칩의 제 1 제조 공정을 설명하는 도면.

도 2는 상기 실시예에 따른 제 1 제조 공정에서 사용되는 레지스트의 평면도.

도 3은 상기 실시예에 따른 반도체 칩의 제 2 제조 공정을 설명하는 도면.

도 4는 상기 실시예에 따른 반도체 칩의 제 3 제조 공정을 설명하는 도면.

도 5는 상기 실시예에 따른 반도체 칩의 제 4 제조 공정을 설명하는 도면.

도 6은 상기 실시예에 따른 반도체 칩의 제 5 제조 공정을 설명하는 도면.

도 7은 상기 실시예에 따른 반도체 칩의 사시도.

도 8은 상기 실시예에 따른 반도체 칩을 측면으로부터 본 단면도.

도 9는 상기 실시예에 따른 반도체 칩을 윗쪽으로부터 본 단면도.

*도면의 주요 부분에 대한 설명*

100반도체 웨이퍼

102반도체 소자

110, 120, 130홈

200테이프

300레지스트

500반도체 칩

이하에서 첨부한 도면을 참조로 하여 본 발명의 실시예를 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 칩의 제 1 제조 공정을 나타내는 도면이다. 상기 제 1 제조 공정에서, 반도체 칩 제조 장치는 실리콘으로 형성되고 복수의 반도체 소자(102)를 표면에 가지는 소자 형성면(도 1에서 상측면)과 상기 소자 형성면에 대향하는 소자 불형성면(도 1에서 하측면)의 두 표면을 포함하는 반도체 웨이퍼(100)를, 도 1에서 도시한 바와 같이 반도체 웨이퍼(100)의 소자 불형성면을 테이프(200)에 부착시켜서 고정한다.

또한 반도체 칩 제조 장치는 상기 소자 형성면 상에 레지스트 막(film)을 제공한다. 이후에 레지스트 막을 빛에 노출시켜서 반도체 칩 제조 장치가 반도체 웨이퍼(100)의 절단 부분 상의 레지스트 막의 일부를 제거한다. 구체적으로는 레지스트 막이 포지티브(positive) 레지스트인 경우에 반도체 칩 제조 장치는 레지스트 막 위에 복수의 직사각형 구멍을 가진 마스크를 제공한다. 이 마스크는 레지스트 막 중에 남겨질 부분을 노출하도록 설계된다. 반도체 칩 제조 장치는 마스크를 통해서 상부로부터 레지스트 막 상에 빛을 조사(照射)한 후에 레지스트 막을 용해한다. 그 결과 빛이 조사되지 않은 레지스트 막 부분만 제거될 수 있다. 한편 레지스트 막이 네거티브(negative) 레지스트인 경우에는, 반도체 칩 제조 장치는 이 레지스트 막 상부에 복수의 직사각형을 가지고 있는 마스크를 제공한다. 이 마스크는 레지스트 막 중의 제거될 부분을 노출하도록 설계된다. 반도체 칩 제조 장치는 상기 마스크를 통해서 상부로부터 레지스트 막 상에 빛을 조사한 후에 상기 레지스트 막을 용해한다. 그 결과 빛이 조사된 레지스트 막 부분을 제거할 수 있게 된다.

이와 같은 방식으로 반도체 웨이퍼(100)의 절단 부분 상의 레지스트 막이 제거될 때, 반도체 웨이퍼(100)의 절단 부분을 노출시키는 레지스트(300)가 반도체 웨이퍼(100) 상에 형성된다. 도 2는 레지스트(300)의 상면도이다. 도 2에 나타낸 바와 같이, 레지스트(300)의 네 코너(corner)는 둥글게 마무리되어 있다. 포지티브형 레지스트 막에 있어서, 이와 같은 레지스트 막(300)은 포지티브 레지스트에대해서 상술한 마스크 상의 각각의 구멍의 네 코너(corner)를 둥글게 마무리하여 형성될 수 있다. 한편 네거티브형 레지스트 막에 있어서, 이와 같은 레지스트 막(300)은 네거티브 레지스트에 대해서 상술한 마스크의 각각의 직사각형의 네 코너를 둥글게 마무리하여 형성된다.

도 3은 본 발명의 실시예에 따른 반도체 칩의 제 2 제조 공정을 나타내는 도면이다. 이 제 2 제조 공정에 있어서, 반도체 칩 제조 장치는 반도체 웨이퍼(100)의 노출된 부분, 즉 반도체 웨이퍼(100)의 절단 부분에 대해서 등방성 에칭을 수행한다. 구체적으로는 반도체 칩 제조 장치는 반응성 가스 분위기에서 반도체 웨이퍼(100)를 노출시킨다.

반응성 가스는 반도체 웨이퍼(100)의 노출된 부분에 의해서 흡수되며, 노출된 부분의 실리콘과 화학 반응한다. 반응성 가스와 실리콘의 화학 반응은 기본적으로 모든 방향에 있어서 동일한 속도로 진행하며, 이 화학 반응에서 휘발성 물질이 생성된다. 따라서 노출된 실리콘과 레지스트(300) 하부 부분까지도 함께 모든 방향에 대해서 동일한 속도로 제거되기 때문에, 반도체 웨이퍼(100) 내에 등방성 에칭 홈(110)을 형성할 수 있으며, 이 홈(110)은 도 3에서 도시한 바와 같이 반도체 웨이퍼(100)의 측면으로 보았을 때 그릇(bowl) 형상인 단면을 가진다. 홈(110)이 소정의 형태로 형성된 이후에, 반도체 칩 제조 장치는 제 3 제조 공정으로 이행한다.

도 4는 본 발명의 실시예에 따른 반도체 칩의 제 3 제조 공정을 나타내는 도면이다. 제 3 제조 공정에 있어서, 반도체 칩 제조 장치는 반도체 웨이퍼(100)의노출된 부분, 즉 반도체 웨이퍼(100)의 절단 부분 상에 이방성 에칭을 수행한다.

구체적으로는 반도체 칩 제조 장치는 반도체 웨이퍼(100)의 상부에서 노출된 부분으로 고속으로 이온과 플라즈마를 주입한다. 그 결과 노출된 부분의 실리콘은 주입된 이온과 플라즈마에 의해서 제거된다. 이온과 플라즈마는 반도체 웨이퍼(100)의 상부측으로부터 노출된 부분으로의 방향으로 주입된다. 이 때문에 실리콘의 제거는 반도체 웨이퍼(100)의 상부측으로부터 하부측으로의 방향으로 진행한다. 따라서 도 4에서 도시한 바와 같이 레지스트(300)의 외부 에지를 따라서 이방성 에칭된 홈(120)을 형성할 수 있게 된다. 상기 홈(120)은 각각의 절단된 반도체 칩이 노치가 형성된 코너를 가지도록 형성된다.

도 5는 본 발명의 실시예에 따른 반도체 칩의 제 4 제조 공정을 나타내는 도면이다. 제 4 제조 공정에 있어서, 반도체 칩 제조 장치는 반도체 웨이퍼(100) 상의 소자 형성면 상의 레지스트(300)를 제거한 후에 반도체 웨이퍼(100)를 뒤집는다. 또한 반도체 칩 제조 장치는 반도체 웨이퍼(100)의 소자 형성면을 테이프(200)에 부착시켜서 반도체 웨이퍼(100)를 고정한다.

또한 반도체 칩 제조 장치는 상기 제 1 제조 공정에서와 마찬가지로 소자 불형성면 상에 레지스트 막(film)을 형성한다. 상기 레지스트 막을 빛에 노출시켜서, 반도체 칩 제조 장치는 반도체 웨이퍼(100)의 절단 부분 상의 레지스트 막을 제거한다. 반도체 웨이퍼(100)의 절단 부분 상의 레지스트 막이 제거될 때, 예를 들어 도 2의 레지스트(300)와 같이 코너(corner)가 둥글게 마무리된 레지스트(301)를 형성할 수 있다.

도 6은 본 발명의 실시예에 따른 반도체 칩의 제 5 제조 공정을 나타내는 도면이다. 제 5 제조 공정에 있어서, 반도체 칩 제조 장치는 반도체 웨이퍼(100)의 노출된 부분, 즉 반도체 웨이퍼(100)의 절단 부분 상에 등방성 에칭을 수행한다. 구체적으로는 노출된 부분의 실리콘과 함께 레지스트(301) 하부의 반도체 웨이퍼(100)의 부분까지도 함께 기본적으로 모든 방향으로 동일한 속도로 제거되기 때문에, 도 3에서의 제 2 제조 공정과 마찬가지로 반도체 웨이퍼(100)의 측면으로 보았을 때 단면이 그릇(bowl) 형상인 등방성 에칭된 홈(130)을 형성할 수 있게 된다. 따라서 홈(110, 120 및 130)이 반도체 웨이퍼(100)에 형성되므로 본 발명의 실시예에 따른 반도체 칩을 형성할 수 있게 된다.

도 7은 본 발명의 일 실시예에 따른 반도체 칩(500)의 사시도이다. 도 8은 반도체 칩(500)을 측면으로부터 바라본 단면도이다. 도 9는 반도체 칩(500)을 상측으로부터 바라본 사시도이다. 이들 도면에서 알 수 있는 바와 같이, 반도체 칩(500)의 에지는 노치가 형성되어 있거나 둥글게 마무리되어 있다.

상술한 이방성 및 등방성 에칭에 있어서, 반응성 가스로서, 예를 들어 SF₆을 사용할 수 있다. 반응성 가스의 압력 또는 전극에 인가되는 전압을 조절하는 것에 의해서 플라즈마 에칭 또는 스퍼터 에칭과 같은 등방성 또는 이방성 건식 에칭을 수행할 때, 소정의 에칭 형상을 얻을 수 있다.

이와 같이 하여 본 발명의 실시예에 따른 반도체 칩 제조 방법은 반도체 웨이퍼(100)의 표면을 에칭하기 위해서 등방성 에칭 및 이방성 에칭을 채택하게 된다. 그 결과 반도체 웨이퍼(100)에 필요한 절단 시간, 즉 반도체 칩(500)의 제조 시간을 감소시킬 수 있게 된다. 또한 절단날을 사용하여 반도체 웨이퍼(100)를 절단하는 경우와는 달리 절단날의 폭에 대응하는 절단선 폭을 준비할 필요가 없으며, 절단선폭을 줄일 수 있게 된다. 그 결과 반도체 웨이퍼(100) 상의 반도체 칩(500)의 집적도를 향상, 즉 반도체 웨이퍼(100)로부터 더 많은 반도체 칩(500)을 제조할 수 있게 된다. 또한 반도체 웨이퍼(100)의 소자 형성면과 소자 불형성면의 양자로부터 절단 부분에 등방성 에칭이 수행되기 때문에, 소자 형성면과 소자 불형성면의 양자에 대해서 둥글게 마무리된 외부 에지를 가진 반도체 칩(500)을 형성할 수 있게 된다. 그 결과 반도체 칩(500)을 취급할 때 외부 에지의 부서짐을 방지할 수 있게 되고, 따라서 반도체 칩(500)의 수율을 향상시킬 수 있게 된다. 또한 이방성 에칭은 반도체 웨이퍼(100)의 절단 부분의 상측면으로부터 소자 형성면 상의 각각의 레지스트(300)의 코너 및 소자 불형성면 상의 각각의 레지스트(301)의 코너를 둥글게 마무리하도록 수행된다. 따라서 반도체 칩(500)의 측면의 외측 에지를 둥글게 마무리할 수 있게 된다. 그 결과 반도체 칩(500)을 취급할 때 외측 에지의 부서짐을 방지할 수 있게 되며, 따라서 반도체 칩(500)의 수율을 개선할 수 있게 된다.

상술한 실시예에 있어서, 등방성 에칭은 반도체 웨이퍼(100)의 소자 형성면 및 소자 불형성면의 절단 부분에 수행된다. 본 발명의 다른 실시예에 있어서, 등방성 에칭은 소자 형성면과 소자 불형성면 중의 한쪽 만의 절단 부분에 대해 수행할 수 있다. 이와 같은 경우에, 이방성 에칭은 도 4의 제 3 제조 공정에서 반도체웨이퍼(100)가 절단될 때까지 수행된다. 또한 반도체 칩 제조 장치의 픽업 툴(pickup tool)이 반도체 칩(500)을 잡아서 들어 올릴 때, 반도체 칩 제조 장치는 노치가 형성된 외측 에지의 표면을 잡게 된다. 그 결과 취급 중에 외측 에지의 부서짐을 방지할 수 있게 된다. 또한 등방성 에칭을 소자 형성면 및 소자 불형성면 중의 한쪽에만 수행하기 때문에, 반도체 웨이퍼(100)에 필요한 절단 시간을 더 단축할 수 있게 된다.

본 발명은 구체적으로 개시된 실시예에만 제한되지 않으며, 변형 또는 수정은 본 발명의 범위에서 이탈하지 않고도 행해질 수 있다.

본 출원은 2002년 9월 2일자 일본 특허 우선권 출원 제2002-256767호에 기초하고 있으며, 그 전체 내용은 참조에 의해서 본원에 합체된다.

이상과 같은 본 발명에 따르면 반도체 칩을 절단할 때, 등방성 에칭과 이방성 에칭을 사용하여 반도체 웨이퍼의 전체면을 일괄적으로 에칭할 수 있기 때문에, 반도체 칩의 제조 시간을 단축시킬 수 있게 된다. 또한 절단날을 사용하여 반도체 웨이퍼를 절단하는 경우와 같이 절단날의 폭에 대응하는 절단선 폭을 확보할 필요가 없으며, 절단선을 좁게 할 수 있다. 이 때문에 반도체 웨이퍼에 형성되는 반도체 칩의 집적도를 높일 수 있게 된다. 또한 반도체 웨이퍼의 반도체 소자가 형성되는 제 1 표면의 절단 부분과, 이 제 1 표면에 대향하는 제 2 표면의 절단 부분의 적어도 한쪽에 대해서 등방성 에칭을 수행하기 때문에 상기 제 1 표면 및 상기 제 2 표면의 적어도 한쪽의 에지에 노치를 형성할 수 있게 된다. 따라서 반도체 칩을취급할 때 상기 에지의 부서짐을 방지하고, 수율을 개선할 수 있게 된다.

Claims

반도체소자(102)를 지지하는 제 1 표면과 상기 제 1 표면에 대향하는 제 2 표면을 가진 반도체 웨이퍼(100)로부터 반도체 칩(500)을 제조하는 방법에 있어서,

반도체 웨이퍼의 절단 부분 상에 상기 제 1 표면 및 상기 제 2 표면 중의 한쪽 또는 양쪽으로부터 적어도 부분적으로 등방성 에칭을 수행하는 단계와,

상기 제 1 표면 및 상기 제 2 표면의 한쪽 또는 양쪽에 상기 절단 부분의 나머지 부분 상에 이방성 에칭을 수행하여, 반도체 웨이퍼의 절단 부분을 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 제조 방법.
제 1 항에 있어서,

상기 절단 부분이 상기 제 1 표면으로부터 등방성으로 에칭될 때 상기 제 1 표면 상의 상기 절단 부분을 노출하도록 상기 제 1 표면 상에 레지스트(300)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 제조 방법.
제 1 항 또는 제 2 항에 있어서,

상기 절단 부분이 상기 제 2 표면으로부터 등방성으로 에칭될 때 상기 제 2 표면 상의 상기 절단 부분을 노출하도록 상기 제 2 표면 상에 레지스트(301)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 제조 방법.
제 2 항 또는 제 3 항에 있어서,

상기 레지스트(301, 302)는 둥글게 마무리된 코너를 가지는 것을 특징으로 하는 반도체 칩 제조 방법.
반도체 웨이퍼(100)로부터 제조되는 반도체 칩(500)에 있어서,

제 1 표면은 반도체 소자(102)를 지지하며,

제 2 표면은 상기 제 1 표면과 대향하며,

상기 제 1 표면 및 상기 제 2 표면 중의 적어도 하나는 둥글게 마무리된 에지(edge)를 가지는 것을 특징으로 하는 반도체 칩.
제 5 항에 있어서,

노치가 형성된 측면을 더 포함하는 것을 특징으로 하는 반도체 칩.
반도체 웨이퍼(100)로부터 제조된 반도체 칩(500)에 있어서,

복수의 둥글게 마무리된 코너를 가지는 것을 특징으로 하는 반도체 칩.