JP4911883B2 - 光電変換素子の製造方法 - Google Patents

光電変換素子の製造方法 Download PDF

Info

Publication number
JP4911883B2
JP4911883B2 JP2004220470A JP2004220470A JP4911883B2 JP 4911883 B2 JP4911883 B2 JP 4911883B2 JP 2004220470 A JP2004220470 A JP 2004220470A JP 2004220470 A JP2004220470 A JP 2004220470A JP 4911883 B2 JP4911883 B2 JP 4911883B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
substrate
photoelectric conversion
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004220470A
Other languages
English (en)
Other versions
JP2006041263A (ja
Inventor
英俊 鷲尾
達也 高本
一世 中村
直 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004220470A priority Critical patent/JP4911883B2/ja
Publication of JP2006041263A publication Critical patent/JP2006041263A/ja
Application granted granted Critical
Publication of JP4911883B2 publication Critical patent/JP4911883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、基板上に積層された組成の異なる複数の化合物半導体層によって少なくとも1つ以上のpn接合が形成されている光電変換素子の製造方法に関する。
一般に光電変換素子(例えば太陽電池素子)の製造においては、発生電力を向上するためにpn接合端面でのキャリア再結合を抑制することで、光電変換素子の並列抵抗の低下を防ぐ必要がある。基板の上に化合物半導体層によるpn接合が形成されてなる光電変換素子では、pn接合端面でのキャリアの再結合を抑制する目的で、個々の光電変換素子を区分する境界領域(区分領域)にある化合物半導体層を化学処理によりメサエッチングし、メサエッチングした残りの部分(例えば基板部分)を機械的に分離(ダイシング)して個々の光電変換素子を形成する方法が知られている(例えば、特許文献1、特許文献2参照。)。
また、基板が半導体基板で、半導体基板の表面にpn接合からなる光電変換素子が形成されている多接合型光電変換素子においても、基板上に形成された個々の光電変換素子を相互に区分する境界領域に形成された化合物半導体層及びpn接合の一部を事前に化学処理によりメサエッチングしていた。
図7及び図8は従来例1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。
工程S101(図7(A)):基板101の上には、化合物半導体層として、バッファ層102、ベース層103、エミッタ層104がこの順に積層して形成してある。基板101は例えばウエーハ状の形態を有し、バッファ層102、ベース層103、エミッタ層104が周知のプロセスで基板101上に積層して形成される。
工程S102(図7(B)):エミッタ層104の表面(化合物半導体層の最表面)上にフォトレジストからなる保護膜105を塗布形成する(保護膜形成工程)。
工程S103(図7(C)): 後の工程S104(図7(D))で示す切断領域116をその領域に含むようにフォトレジスト(保護膜105)をパターニングすることにより、保護膜開口部117を開口して保護膜115を形成する(パターニング工程)。
工程S104(図7(D)):パターニングした保護膜115をエッチングマスクとして、メサエッチング領域118で、基板101の上に積層形成された化合物半導体層(バッファ層102、ベース層103、エミッタ層104)、またはこの化合物半導体層に加えて基板101の一部を化学処理にてメサエッチング(選択エッチング)する(メサエッチング工程)。これにより、メサエッチング領域118に対応して基板101の表面は露出し、その露出部分に切断領域116を含むように形成される。
このメサエッチング工程により個々の光電変換素子の所定形状(チップ形状)に対応して素子形成領域109が画定される。これにより、基板101、化合物半導体層(バッファ層102、ベース層103、エミッタ層104)は個々の光電変換素子(個々の素子形成領域109)に対応して、基板111、化合物半導体層(バッファ層112、ベース層113、エミッタ層114)を構成する。
メサエッチング工程の後、基板111の裏面に粘着シート120を貼付する(粘着シート貼付工程)。
工程S105(図8(E)):工程S104(メサエッチング工程、粘着シート貼付工程)の後、ウエーハ状の基板111を素子形成領域109相互間の適宜の切断領域116で機械的に切断(フルダイシング)して分離する(素子分離工程)。これにより、ウエーハ状の基板111は1個の光電変換素子の形状であるチップ状態(セル状態)に分離される。
工程S106(図8(F)):工程S105(素子分離工程)の後、切断の完了したチップ状態の基板111を粘着シート120から1つずつ取り出し、保護膜115を剥離する(保護膜剥離工程)。
工程S107(図8(G)):個々に分離した光電変換素子を1つずつ電極形成用装置に投入し、裏面電極110を形成し(電極形成工程)、熱処理を行った(熱処理工程)後に電気的特性を測定評価する(素子測定工程)。
従来例1に係る光電変換素子の製造方法は上述した工程のとおりであるが、次のような問題があった。
パターニング工程では、後の素子分離工程で個々の光電変換素子を分離する領域となる切断領域に予め合わせてパターニングの位置合わせを行う必要があり、製造工程が複雑となり歩留まりが低下するという問題があった。
また、基板の上に形成された化合物半導体層が3層以上である光電変換素子のメサエッチング(選択エッチング)においては、それぞれの化合物半導体層を溶解させるエッチャントの種類が異なる場合があり、同一のエッチャントへ複数回浸漬する必要がある場合があった。
例えば、化合物半導体層102及び104が同一のエッチャントAで溶解される材料であり、化合物半導体層103がそれとは異なるエッチャントBで溶解される材料である場合、化合物半導体層102、103及び104をエッチングして溶解するためには、エッチャントAへの浸漬により化合物半導体層104をエッチングして化合物半導体層103を開口した後、エッチャントBへの浸漬により化合物半導体層103をエッチングして化合物半導体層102を開口する。その後再度エッチャントAへの浸漬を行い化合物半導体層102の所望の部分をエッチングするという作業が必要となり、合計3回の浸漬を実施する必要があり、エッチャントへの浸漬回数が多いという問題だけでなく、エッチャントAに2度浸漬することにより、前の工程でエッチングされた化合物半導体層104の横方向のエッチング量が増し、形状が所望の形状とは異なることとなり、結果として得られる光電変換素子の特性が低下するという問題があった。
図9は従来例2に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。従来例1(図7、図8)と同一の構成部分には同一の符号を付して重複する説明は省略する。なお、従来例1と共通する工程は適宜従来例1を用いて説明する。
工程S110(図9(A)):従来例1の工程S101、S102(保護膜形成工程)、S103(パターニング工程)の後、基板101の裏面に粘着シート120を貼付する(粘着シート貼付工程)。
工程S111(図9(B)):保護膜開口部117の適宜の位置(切断領域116)で化合物半導体層(バッファ層102、ベース層103、エミッタ層104)を機械的に切断(フルダイシング)することにより、個々の光電変換素子(個々の素子区分領域108)に対応させて、基板111、化合物半導体層(バッファ層112、ベース層113、エミッタ層114)を形成する。切断領域116の周囲の化合物半導体層(バッファ層112、ベース層113、エミッタ層114)及び基板111にはダイシングによる影響を受けて生じた結晶欠陥を含むメサエッチング領域119が生成される。
工程S112(図9(C)):素子区分領域108に対応するチップ状の基板111を粘着シート120から剥離し、保護膜115をエッチングマスクとしてメサエッチングを行うことにより、素子形成領域109に対応した所定形状の光電変換素子を形成する。なお、粘着シート120に貼付した状態でメサエッチングする方法も提案されている(例えば、特許文献2参照。)。
工程S113:従来例1の工程S106の一部工程(保護膜剥離工程)、工程S107(電極形成工程、熱処理工程、素子測定工程)を実行する。
従来例2に係る光電変換素子の製造方法は上述した工程のとおりであるが、従来例1での問題に加えて次のような問題があった。
基板を粘着シートに貼付した状態でメサエッチングすると、エッチング液が粘着シートの粘着物と反応することによりエッチング中に粘着シートの粘着力が低下することがある。このような粘着シートの粘着効果の低減により粘着シートと基板との間にエッチング液がしみ込んでしまった場合、エッチング液がしみ込んだ部分だけ基板がエッチングされることから、基板の裏面が平坦ではない光電変換素子(完成品)となる。また、テープの粘着物がエッチング液中にゴミとして介在する結果となり、プロセスの汚染原因になる恐れがあった。
従来例1、従来例2に示すように、従来は1つずつの光電変換素子に分割をした後に、裏面電極を形成する電極形成工程、電極特性安定化のための熱処理工程、光電変換素子の電気的特性を測定評価する測定評価工程を実施していたことから、作業頻度が高い(作業工程が多い)という問題があった。
従来例1、従来例2の他に、ハーフダイシングを実施せずにメサエッチングだけで素子の分離を実施する方法が知られている(例えば、特許文献2参照。)。これによれば、エッチャントへの浸漬回数が多いという問題だけでなく、化合物半導体層の横方向へのエッチング量が増加することから光電変換素子の特性が低下するという問題がある。なお、基板の厚さが200μm以下のウエーハをハーフダイシングすると基板が割れやすいという報告もある(例えば、特許文献3参照。)。
特開平8−274358号公報 特開2002−324767号公報 特開平11−220165号公報
本発明はこのような問題に鑑みてなされたものであり、基板の上に複数層の化合物半導体層が形成されてなる光電変換素子の製造方法において、化合物半導体層をエッチングするエッチング液への浸漬回数を低減するとともに、ウエーハ上に形成した複数の光電変換素子を個々のチップ状(セル状)に分離する工程を光電変換素子の電気的特性を測定する工程の後に実施することにより、光電変換素子の移載や測定などでの作業回数を低減しつつ、特性が良好で製造工程の汚染からも回避できる光電変換素子の製造方法を提供することを目的とする。
本発明に係る光電変換素子の製造方法は、基板と、前記基板の上に積層された第1化合物半導体層と、前記第1化合物半導体層の上に積層された第2化合物半導体層と、前記第2化合物半導体層の上に積層された第3化合物半導体層とを備えた光電変換素子の製造方法であって、前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層を前記基板上に順次積層する工程と、前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層をメサエッチングするときに前記第3化合物半導体層の表面をメサエッチング液から保護するための保護膜を前記第3化合物半導体層の表面に形成する保護膜形成工程と、前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層を切断し、さらに前記基板をハーフダイシングしてメサエッチングされるべきメサエッチング領域を含む素子区分領域を画定する素子区分工程とを備え、前記保護膜形成工程及び素子区分工程を実施した後に、前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層のそれぞれの前記メサエッチング領域に対するメサエッチングを施して素子形成領域を形成するメサエッチング工程と、前記素子形成領域間の切断領域で前記基板を個々に分離する素子分離工程とを備え、前記第1化合物半導体層および前記第3化合物半導体層は第1エッチング液でエッチングされ易い材料で形成され、前記第2化合物半導体層は前記第1エッチング液とは異なる第2エッチング液でエッチングされ易い材料で形成されてあり、前記メサエッチング工程では、前記第1エッチング液で前記第1化合物半導体層および前記第3化合物半導体層の前記メサエッチング領域を同時にエッチングし、前記第2エッチング液で前記第2化合物半導体層の前記メサエッチング領域をエッチングすることを特徴とする。
これにより、基板上に積層された複数の化合物半導体層を切断して基板をハーフダイシングした後に、化合物半導体層のメサエッチングを実施することとしたので、メサエッチングでの同一エッチング液への浸漬を最小回数の1回で済ませることができる。メサエッチングにより結晶欠陥領域を除去して素子特性を改善する場合に、メサエッチングでの同一エッチング液への浸漬を最小回数の1回で済ませることができるので、化合物半導体層で必要以上の過剰なエッチングを生じることがなく、化合物半導体層のエッチング状態を均一にすることができる。その結果として、素子特性が均一で、優れた素子特性を有する光電変換素子を製造することができる。
本発明に係る光電変換素子の製造方法では、前記保護膜はフォトレジストであり、前記メサエッチングの際のエッチングマスクとなるようにフォトレジストをパターニングして保護膜開口部を形成するパターニング工程を備えることを特徴とする。これにより、メサエッチングの際のエッチングマスクを容易に形成することができる。
本発明に係る光電変換素子の製造方法では、前記ハーフダイシング領域は、前記保護膜開口部の内側に形成されることを特徴とする。また、前記保護膜開口部は、前記メサエッチング領域に対応して形成されることを特徴とする。また、前記素子分離工程の前に、前記基板に裏面電極を形成する電極形成工程と、電気的特性を測定する素子測定工程とを備えることを特徴とする。
本発明に係る光電変換素子の製造方法によれば、基板上に積層された複数の化合物半導体層を切断して基板をハーフダイシングした後に、化合物半導体層のメサエッチングを実施することとしたので、第1エッチング液で第1化合物半導体層および第3化合物半導体層のメサエッチング領域を同時にエッチングし、第2エッチング液で第2化合物半導体層のメサエッチング領域をエッチングすることが可能となり、複数のエッチング液を適用してメサエッチングを施すとき、メサエッチングでの同一エッチング液への浸漬を最小回数の1回で済ませることができ、メサエッチングにより結晶欠陥領域を除去して素子特性を改善する場合に、化合物半導体層で必要以上の過剰なエッチングを生じることがなく、化合物半導体層のエッチング状態を均一にすることができることから、均一で優れた素子特性を有する光電変換素子を製造することができるという効果を奏する。
本発明に係る光電変換素子の製造方法によれば、ウエーハ状の基板上に複数の光電変換素子を形成し、ウエーハ状で各光電変換素子の裏面電極を形成し、各光電変換素子の電気的特性を測定評価した後に、個々の光電変換素子への分離分割を実施することとしたので、電極形成用装置への装着回数、電気的特性測定装置への装着回数、製造工程での移載作業を削減でき、製造工程を簡略化することができるという効果を奏する。
本発明に係る光電変換素子の製造方法によれば、粘着シートに貼付した状態でメサエッチングをすることがないので、エッチング工程などでの汚染を生じることがないという効果を奏する。
以下、本発明の実施の形態について図を参照しながらより詳細に説明する。なお、いずれの図も光電変換素子の製造工程の一部のみを示しており、製造工程の全てを示すものではない。つまり、本発明の実施の形態を説明するのに必要な製造工程のみを示している。
<実施の形態1>
図1及び図2は、本発明の実施の形態1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。
工程S1(図1(A)):基板1の上には、化合物半導体層として、例えば、第1化合物半導体層としてのバッファ層2、第2化合物半導体層としてのベース層3、第3化合物半導体層としてのエミッタ層4がこの順に積層して形成してある。基板1は例えばウエーハ状の形態を有し、バッファ層2、ベース層3、エミッタ層4が周知のプロセスで基板1上に積層して形成される。バッファ層2に接して形成したベース層3を第1導電型化合物半導体により構成し、エミッタ層4は第2導電型化合物半導体により構成する。
基板1としては、Ge、GaP、GaAsなどを用いることができる。基板1の厚さは適宜エッチングなどにより調整が可能であり、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を形成した後に適宜エッチングして薄くしても良い。
化合物半導体層としては、例えば、バッファ層2、ベース層3、エミッタ層4からなる3層構造としたが、これに限るものでなく例えば2層構造、4層構造などであっても良いことは言うまでもない。また、バッファ層2、ベース層3、エミッタ層4の他に、BSF(Back Surface Field:裏面電界)層、窓層、多接合型光電変換素子のトンネル接合層、多接合型光電変換素子の他のベース層、他のエミッタ層などの化合物半導体層を含むことができる。
つまり、基板1の上に積層形成された化合物半導体層は組成の異なる複数の化合物半導体層であり、複数の化合物半導体層によって少なくとも1つのpn接合が形成されていれば良い。また、複数の化合物半導体層は、少なくとも、第1のエッチング液でエッチングされ易くかつ第2のエッチング液でエッチングされ難い層と、第2のエッチング液でエッチングされ易くかつ第1のエッチング液でエッチングされ難い層とを含むものであれば良い。
工程S2(図1(B)):積層形成された化合物半導体層(バッファ層2、ベース層3、エミッタ層4)の最表面(エミッタ層4の表面)を以降の化学処理(メサエッチング)から保護するために化合物半導体層の最表面(エミッタ層4の表面)上に保護膜5を塗布形成する(保護膜形成工程)。保護膜5は後の工程で化合物半導体層(バッファ層2、ベース層3、エミッタ層4)をエッチングするエッチャントに対する耐性を有するものであれば良く、フォトレジストであれば処理が容易、確実になる。
工程S3(図1(B)):工程S2(保護膜形成工程)の後、基板1の裏面(化合物半導体層形成面と反対の面)に粘着シート20を貼付する(粘着シート貼付工程)。粘着シート20は基板1の強度を保持できるものであれば良い。なお、後述するように工程S3は工程S2の前に実施しても良い。
工程S4(図1(C)):化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を機械的に切断(ダイシング)し、さらに基板1の一部を同様に切断する。つまり、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を切断して基板1をハーフダイシングすることによりハーフダイシング領域6を形成する(素子区分工程)。ハーフダイシング領域6の側面には、以降のメサエッチング工程でエッチングされるべきメサエッチング領域7が生成される。メサエッチング領域7はダイシング(機械的な切断)による影響を受けて化合物半導体層の結晶欠陥などを多く含むことからpn接合端面でのキャリア再結合を抑制するために以降のメサエッチング工程でエッチング除去されるべき領域である。
また、ハーフダイシング領域6により、個々の光電変換素子の所定形状(チップ形状またはセル形状)に対応して素子区分領域8が画定される。これにより、基板1、保護膜5及び化合物半導体層(バッファ層2、ベース層3、エミッタ層4)は個々の光電変換素子(個々の素子区分領域8)に対応して基板11、保護膜15、化合物半導体層(バッファ層12、ベース層13、エミッタ層14)を構成する。なお、素子区分領域8は基板11の最終的なチップサイズ(またはセルサイズ)よりやや大きいサイズに形成される。また、この工程では基板11は、ウエーハ状に連結した状態を維持している。
図では、模式的に基板1のハーフダイシングの深さとして基板1の厚さの約半分程度まで切断した状態を示したが、基板1上に形成された化合物半導体層(バッファ層2、ベース層3、エミッタ層4)が完全に切断されていれば良く、基板1の切断量(切断深さ)が本発明の効果に影響を及ぼす事はない。但し、余り切断しすぎると基板としての強度、形状を維持しにくくなるため、基板1の切断量は化合物半導体層(バッファ層2)との接触面から約20μm程度の深さまでが適当であることを実験により確認している。なお、このときの基板の厚さは100〜200μm程度である。また、ダイシング装置としては周知のダイシングマシーンを用いることができる。
なお、工程S2ないし工程S4の実施順序は特に限定するものではなく、基板1の裏面に粘着シート20を貼付し、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を機械的に切断し、さらに基板1を機械的にハーフダイシングしてハーフダイシング領域6を形成した後に、化合物半導体層の最表面(化合物半導体層4の表面)上に保護膜5を形成しても良い。しかし、保護膜5(保護膜15)の形成の容易性、確実性を考慮すれば、工程S4(素子区分工程)は工程S2(保護膜形成工程)の後に実施することが望ましい。
また、本実施の形態では、保護膜5を所定の形状に予めパターニングするパターニング工程の必要が無く、工程を簡略化することができるという効果を奏する。
なお、ハーフダイシングするときに粘着テープ20を基板1の裏面に貼り付ける方法を示したが、ダイシング装置によっては粘着テープ20を必要としないものもある。基板1の一部だけを機械的に切断(ハーフダイシング)する場合に、粘着テープ20を必要としないダイシング装置を使用すれば、粘着シート20を使用する必要がなくなり、従来例に比較して材料費、製造工程を削減できるという効果を奏する。
工程S5(図1(D)):工程S2(保護膜形成工程)、S4(素子区分工程)を実施した後、ハーフダイシングした基板11を粘着シート20から剥がして、基板11および化合物半導体層(バッファ層12、ベース層13、エミッタ層14)をエッチングできるエッチャント(エッチング液)に浸漬し、ハーフダイシング領域6(素子区分領域8)によりパターニングされた保護膜15をエッチングマスクとしてメサエッチング領域7をメサエッチングする(メサエッチング工程)。
つまりダイシングにより形成された化合物半導体層(バッファ層12、ベース層13、エミッタ層14)の切断部分(ハーフダイシング領域6)に対応する表面領域に生成された結晶欠陥を多く含む部分(メサエッチング領域7)、及び基板11の切断部分(ハーフダイシング部分)を化学処理によりエッチングする。これにより、素子区分領域8に比較して光電変換素子のチップサイズにより近いサイズの素子形成領域9が形成される。また、メサエッチングのときに、基板1の裏面側(半導体層が形成されていない側)をエッチング液から保護するために基板1の裏面側に保護膜を形成しても良い。
また、メサエッチングする前にハーフダイシングされた基板11から粘着シート20を剥がし、基板11の裏面に粘着シート20が存在しない状態でエッチング処理を行うことから、基板11の裏面と粘着シート20との間へエッチング液がしみ込み、その部分の基板11がエッチングされて、基板11の裏面が平坦でなくなるという従来例2で説明したような問題はまったく生じない。つまり、基板11の裏面を平坦に形成することができる。
化合物半導体層(バッファ層12、ベース層13、エミッタ層14)としてInGaP、GaAs、InGaAs、InAlPなどを適用した場合に、これらに対するエッチング液としては、塩酸系エッチャント、アンモニア系エッチャント、硫酸系エッチャント、ブロム系エッチャントなどが挙げられる。
本実施の形態によれば、基板の上に形成された化合物半導体層の層数が異なる組成からなる3層以上の場合、それぞれの化合物半導体層を溶解させるエッチャントの種類が異なる場合でも、同一のエッチャントにより溶解する化合物半導体層は積層位置に関係なく切断面部分(ハーフダイシング領域6)から同時にエッチングが進行することにより1回の浸漬によりエッチングすることが可能であり、従来例1、従来例2で必要であった同一のエッチャントへ複数回浸漬する必要が無い。
例えば、バッファ層12及びエミッタ層14が同一のエッチャントAで溶解される材料であり、ベース層13がエッチャントAとは異なるエッチャントBで溶解される材料である場合でも、基板1をエッチャントA及びエッチャントBにそれぞれ1回浸漬(メサエッチング工程としては合計2回浸漬)するだけで、化合物半導体層(バッファ層12、ベース層13、エミッタ層14)のメサエッチング領域7をエッチングすることが可能である。
つまり、本実施の形態では、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を機械的に切断し、さらに基板1を機械的にハーフダイシングしてハーフダイシング領域6を形成した後に、メサエッチングを実施することから、エッチャントへの浸漬回数を低減でき、また化合物半導体層の横方向へのエッチング量を抑制(オーバーエッチングの抑制)をすることができ、均一性の良いメサエッチングを実行でき、光電変換素子の素子特性を均一化することができる。メサエッチングを制御性良く実施することができるので、所望の素子特性を容易に得られ、優れた素子特性を有する光電変換素子とすることができる。また、本実施の形態では、基板1の上に形成された化合物半導体層の層数を問わないので、工程を簡略化することができるという効果を奏する。
なお、本工程S5(メサエッチング工程)では、メサエッチング領域7に存在する化合物半導体層及び基板の種類に応じた適切なエッチャントを指定時間使用することが必要である。つまり、メサエッチング領域7に生成されたダイシングによる加工歪や活性層は除去しなければならない。特に、化合物半導体層または基板の露出部分(メサエッチング領域7)に現れた活性層は、光電変換素子のpn接合端面でのキャリア再結合を抑制するために完全に除去する必要がある。この加工歪や活性層の除去により、光電変換素子の並列抵抗の低下を防ぐことができ、光電変換素子の発生電力を向上することが可能となる。
本実施の形態によるハーフダイシング領域6の側面に露出して生成されたメサエッチング領域7に対応する基板11、化合物半導体層(バッファ層12、ベース層13、エミッタ層14)がInGaAs基板、GaAs基板、Ge基板、InGaAs化合物半導体層、またはGaAs化合物半導体層などの場合は、アンモニア系もしくは硫酸系エッチャントを使用することが好ましい。このときのエッチャントの濃度つまり配合比をNH4 OH:H2 2 :H2 O=1:1:10またはH2 SO4 :H2 2 :H2 O=1:1:10程度とした場合は、エッチング処理時間は60〜90秒程度が好ましい。
また、InGaP基板、またはGaP基板、InGaP化合物半導体層、GaP化合物半導体層などの場合は、塩酸系エッチャントを使用することが好ましい。このとき、エッチャントとして濃塩酸を使用する場合には、エッチング処理時間は30〜60秒程度、エッチャントの配合比をHCl:H2 2 :H2 O=1:1:10程度とした場合は、エッチング処理時間は60〜90秒程度が好ましい。
なお、エッチング処理時間はエッチングする化合物半導体層の厚さや格子定数の違いによる層の種類には影響を受けないことが実験から明らかとなった。
工程S6(図2(E)):工程S5(メサエッチング工程)の後、メサエッチングのエッチングマスクとして用いた保護膜15を剥離する(保護膜剥離工程)。
工程S7(図2(F)):工程S6(保護膜剥離工程)の後、ウエーハ状の基板11を電極形成用装置に投入することにより、光電変換素子の裏面電極10を各素子形成領域9に対応させて形成する(電極形成工程)。裏面電極10の形成方法としては、蒸着、めっきなどの適宜の方法を用いることができる。また、電極材料も光電変換素子の仕様に応じて適宜選定すれば良い。裏面電極10は、メタルマスクなどを利用して、個々の光電変換素子に対応して形成した場合を示すが、実施の形態3(図5(A))で示すように基板11の裏面全面に裏面電極10を形成しても良い。
なお、裏面電極10を形成した後、適宜の熱処理を施して基板11と裏面電極10との間のコンタクト抵抗、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)と図示しない各層電極との間のコンタクト抵抗などを低減し、基板11と裏面電極10との間のコンタクト、化合物半導体層と各層電極との間のコンタクトを確実にする(熱処理工程)。
本実施の形態では、複数の光電変換素子が配置されたウエーハ状の基板11の状態で裏面電極10の形成やそれに伴う熱処理作業を実施する。例えば、裏面電極10を形成するため電極形成用装置へ基板11をセットする場合、基板11を1枚セットする場合も個々に分離した光電変換素子1個をセットする場合もセット時間は同程度となることから、基板11上に光電変換素子が100個設けられている場合、セット時間は約1/100倍で済むこととなる。これは熱処理用治工具へ基板11をセットする場合も同様であり、本実施の形態でのプロセスによれば、作業頻度を削減でき、1個の光電変換素子あたりの作業時間を大きく低減できる。
工程S8(図2(F)):工程S7(電極形成工程、熱処理工程)の後、ウエーハ状の基板11を適宜の測定装置に設定して、光電変換素子の電気的特性を測定評価する(素子測定工程)。本実施の形態では、複数の光電変換素子が配置されたウエーハ状の基板11の状態で各光電変換素子の電気特性の測定評価を実施する。基板11上に存在する複数の光電変換素子を1つずつ測定できる測定システムを使用することにより、測定装置へのセット時間を大幅に短縮でき、結果として各光電変換素子の電気特性の測定時間を大幅に低減できる。
工程S9(図2(F)(G)):工程S8(素子測定工程)の後、ウエーハ状の基板11を素子形成領域9相互間の適宜の切断領域16で切断して分離すること(素子分離工程)により、1個の光電変換素子の形状であるチップ状態(またはセル状態)の光電変換素子(図2(G))を得る。光電変換素子は基板11の表面に化合物半導体層(バッファ層12、ベース層13、エミッタ層14)を備え、基板11の裏面に裏面電極10を備えている。なお、チップ状態の光電変換素子の平面形状は通常は矩形であるがこれに限るものではない。また、光電変換素子は基板11、化合物半導体層の構成を適宜調整することにより、太陽電池素子とすることができる。
ハーフダイシングによる素子区分工程、ハーフダイシング領域の側面からのメサエッチング工程などを備える本実施の形態で製造した光電変換素子の特性は良好であった。また、基板の厚さが200μm以下のウエーハをハーフダイシングすると基板が割れやすいとの報告もある(例えば、特許文献3参照。)が、本実施の形態では問題なくプロセスを完了することができた。使用する製造装置、治工具などにより作業時間は異なるため、一概には比較できないが、ウエーハ状の基板1(11)に形成された光電変換素子の数が3ないし4個以上であれば、従来例1などに比較して本実施の形態の方が作業時間は短縮できる。
<実施の形態2>
図3及び図4は、本発明の実施の形態2に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。実施の形態1(図1、図2)と同一の構成部分には同一の符号を付して重複する説明は省略する。
工程S11(図3(A)):実施の形態1の工程S1と同様であり、詳細な説明は省略する。
工程S12(図3(B)):実施の形態1の工程S2(保護膜形成工程)と同様であり、詳細な説明は省略する。なお、本実施の形態では保護膜5はフォトレジストで形成し、後の工程S13でのパターニングが容易、確実にできるようにしている。
工程S13(図3(C)):後の工程S15(図3(D))で形成するハーフダイシング領域6、メサエッチング領域7をその領域に含み、素子区分領域8を画定するようにフォトレジストをパターニングすることにより、保護膜開口部17を開口して保護膜15pを形成する(パターニング工程)。保護膜15pは後の工程S16(メサエッチング工程)でエッチングマスクとして作用する。
本実施の形態では、保護膜5としてのフォトレジストをパターニングすることにより、光学顕微鏡等による化合物半導体層のメサエッチング領域7のエッチング進行状況の確認が容易となり、メサエッチング工程の制御性、信頼性が高まり、光電変換素子の均一性、信頼性を向上できる。
工程S14(図3(C)):工程S13(パターニング工程)の後、基板1の裏面に粘着シート20を貼付する(粘着シート貼付工程)。
工程S15(図3(D)):化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を機械的に切断(ダイシング)し、さらに基板1の一部を同様に切断する。つまり、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を切断して基板1をハーフダイシングすることによりハーフダイシング領域6を形成する(素子区分工程)。ハーフダイシング領域6の側面には、以降のメサエッチング工程でエッチングされるべきメサエッチング領域7が生成される。基本的には実施の形態1の工程S4と同様である。実施の形態1の場合と異なるのは、実施の形態1が保護膜5も同時にダイシングしているのに対し、保護膜開口部17(保護膜15pが除去されたパターン部)の内側の領域をダイシングして直接化合物半導体層を切断し、基板1をハーフダイシングしてハーフダイシング領域6を形成する点である。
本実施の形態では、保護膜15pとしてのフォトレジストと化合物半導体層の接合面(塗布面)を直接切断(ダイシング)しないことから、化合物半導体層とフォトレジストとの密着力が弱くても、素子区分工程での機械的な切断によりフォトレジストが化合物半導体層から剥がれることは無いので、光電変換素子の受光部分がエッチングされ、光電変換素子の特性が低下するという問題は生じない。
工程S16(図4(E)):ハーフダイシングした基板11を粘着シート20から剥がして、基板11及び化合物半導体層(バッファ層12、ベース層13、エミッタ層14)をエッチングできるエッチャント(エッチング液)に浸漬し、パターニングされた保護膜15pをエッチングマスクとしてメサエッチング領域7(図3(D))をメサエッチングする(メサエッチング工程)。エッチングマスクが異なる点を除いて実施の形態1の工程S5と同様である。
工程S17(図4(F)):工程S16(メサエッチング工程)の後、メサエッチングのエッチングマスクとして用いた保護膜15pを剥離する(保護膜剥離工程)。
工程S18(図4(G)):工程S17(保護膜剥離工程)の後、基板11の裏面に光電変換素子の裏面電極10を形成する(電極形成工程)。実施の形態1の工程S7と同様である。なお、実施の形態1と同様に熱処理工程も実施する。
工程S19(図4(G)):工程S18(電極形成工程、熱処理工程)の後、光電変換素子の電気的特性を測定評価する(素子測定工程)。実施の形態1の工程S8と同様である。
工程S20(図4(G)(H)):工程S19(素子測定工程)の後、ウエーハ状の基板11を素子形成領域9相互間の適宜の切断領域16で切断して分離すること(素子分離工程)により、光電変換素子(図4(H))を製造する。
なお、実施の形態2によっても、実施の形態1と同様な効果を奏することを確認できた。
<実施の形態3>
図5及び図6は、本発明の実施の形態3に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。実施の形態1(図1、図2)、実施の形態2(図3、図4)と同一の構成部分には同一の符号を付して重複する説明は省略する。
工程S21(図5(A)):基板1の上には、化合物半導体層として、バッファ層2、ベース層3、エミッタ層4がこの順に積層して形成してある。また、基板1の裏面には裏面電極10が形成してある(電極形成工程)。裏面電極10は基板1の裏面全面に形成した場合を示すが、メタルマスクなどを利用して光電変換素子ごとに裏面電極10を形成しても良い(実施の形態1、実施の形態2参照)。実施の形態1の工程S1と工程S7(電極形成工程、熱処理工程)を組み合わせた工程である。また、実施の形態2の工程S11と工程18(電極形成工程、熱処理工程)を組み合わせた工程である。
工程S22(図5(B)):実施の形態2の工程S12(保護膜形成工程)と同様であり、詳細な説明は省略する。
工程S23(図5(C)):後の工程S25(素子区分工程)で形成するハーフダイシング領域6、メサエッチング領域7をその領域に含み、素子区分領域8を画定するようにフォトレジストをパターニングすることにより、保護膜開口部17を開口して保護膜15pを形成する(パターニング工程)。保護膜15pは後の工程S26(メサエッチング工程)でエッチングマスクとして作用する。実施の形態2の工程S13(パターニング工程)と同様である。実施の形態2の工程S13と異なるのは、予め裏面電極10が形成されている点である。なお、本実施の形態では、保護膜5としてのフォトレジストをパターニングすることにより、実施の形態2と同様の効果を奏する。
工程S24(図5(D)):工程S23(パターニング工程)の後、基板1の裏面に後の工程S26(メサエッチング工程)の際に裏面電極10をエッチング液から保護するための電極保護膜18を形成し(電極保護膜形成工程)、その表面に粘着シート20を貼付する(粘着シート貼付工程)。なお、電極保護膜18は、保護膜剥離工程(S27)後、メサエッチング工程(工程S26)の直前に形成しても同様の効果を奏する。
本実施の形態では、保護膜15pとしてのフォトレジストと化合物半導体層の接合面を直接切断(ダイシング)しないことから、実施の形態2と同様の効果を奏する。
工程S25(図5(D)):工程S24(電極保護膜形成工程、粘着シート貼付工程)の後、化合物半導体層(バッファ層2、ベース層3、エミッタ層4)を機械的に切断(ダイシング)し、さらに基板1の一部を同様に切断する(素子区分工程)。実施の形態2の工程S15(素子区分工程)と同様である。
工程S26(図6(E)):工程S25(素子区分工程)の後、ハーフダイシングした基板11を粘着シート20から剥がして、基板11及び化合物半導体層(バッファ層12、ベース層13、エミッタ層14)をエッチングできるエッチャントに浸漬し、パターニングされた保護膜15pをエッチングマスクとしてメサエッチング領域7(図5(D)参照)をメサエッチングする(メサエッチング工程)。実施の形態2の工程S16(メサエッチング工程)と同様である。
工程S27(図6(F)):工程S26(メサエッチング工程)の後、メサエッチングのエッチングマスクとして用いた保護膜15pを剥離する(保護膜剥離工程)。実施の形態2の工程S17(保護膜剥離工程)と同様である。さらに電極保護膜18を剥離する(電極保護膜剥離工程)。
工程S28(図6(F)):工程S27(保護膜剥離工程、電極保護膜剥離工程)の後、光電変換素子の電気的特性を測定評価する(素子測定工程)。実施の形態2の工程S19と同様である。
工程S29(図6(F)(G)):工程S28(素子測定工程)の後、ウエーハ状の基板11を素子形成領域9相互間の適宜の切断領域16で切断して分離すること(素子分離工程)により、光電変換素子(図6(G))を製造する。
なお、実施の形態3によっても、実施の形態1、実施の形態2と同様な効果を奏することを確認できた。
本発明の実施の形態1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 本発明の実施の形態1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 本発明の実施の形態2に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 本発明の実施の形態2に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 本発明の実施の形態3に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 本発明の実施の形態3に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 従来例1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 従来例1に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。 従来例2に係る光電変換素子の製造方法を示す各工程での光電変換素子の断面を模式的に示す断面図である。
符号の説明
1、11 基板
2、12 バッファ層
3、13 ベース層
4、14 エミッタ層
5、15、15p 保護膜
6 ハーフダイシング領域
7 メサエッチング領域
8 素子区分領域
9 素子形成領域
10 裏面電極
16 切断領域
17 保護膜開口部
20 粘着シート

Claims (5)

  1. 基板と、前記基板の上に積層された第1化合物半導体層と、前記第1化合物半導体層の上に積層された第2化合物半導体層と、前記第2化合物半導体層の上に積層された第3化合物半導体層とを備えた光電変換素子の製造方法であって、
    前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層を前記基板上に順次積層する工程と、
    前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層をメサエッチングするときに前記第3化合物半導体層の表面をメサエッチング液から保護するための保護膜を前記第3化合物半導体層の表面に形成する保護膜形成工程と、
    前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層を切断し、さらに前記基板をハーフダイシングしてメサエッチングされるべきメサエッチング領域を含む素子区分領域を画定する素子区分工程とを備え、
    前記保護膜形成工程及び素子区分工程を実施した後に、
    前記第1化合物半導体層、前記第2化合物半導体層、および前記第3化合物半導体層のそれぞれの前記メサエッチング領域に対するメサエッチングを施して素子形成領域を形成するメサエッチング工程と、
    前記素子形成領域間の切断領域で前記基板を個々に分離する素子分離工程とを備え、
    前記第1化合物半導体層および前記第3化合物半導体層は第1エッチング液でエッチングされ易い材料で形成され、前記第2化合物半導体層は前記第1エッチング液とは異なる第2エッチング液でエッチングされ易い材料で形成されてあり、
    前記メサエッチング工程では、前記第1エッチング液で前記第1化合物半導体層および前記第3化合物半導体層の前記メサエッチング領域を同時にエッチングし、前記第2エッチング液で前記第2化合物半導体層の前記メサエッチング領域をエッチングすること
    を特徴とする光電変換素子の製造方法。
  2. 前記保護膜はフォトレジストであり、前記メサエッチングの際のエッチングマスクとなるようにフォトレジストをパターニングして保護膜開口部を形成するパターニング工程を備えること
    を特徴とする請求項1に記載の光電変換素子の製造方法。
  3. 前記ハーフダイシング領域は、前記保護膜開口部の内側に形成されること
    を特徴とする請求項2に記載の光電変換素子の製造方法。
  4. 前記保護膜開口部は、前記メサエッチング領域に対応して形成されること
    を特徴とする請求項3に記載の光電変換素子の製造方法。
  5. 前記素子分離工程の前に、
    前記基板に裏面電極を形成する電極形成工程と、
    電気的特性を測定する素子測定工程とを備えること
    を特徴とする請求項1から請求項4までのいずれか一つに記載の光電変換素子の製造方法。
JP2004220470A 2004-07-28 2004-07-28 光電変換素子の製造方法 Expired - Fee Related JP4911883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004220470A JP4911883B2 (ja) 2004-07-28 2004-07-28 光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220470A JP4911883B2 (ja) 2004-07-28 2004-07-28 光電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006041263A JP2006041263A (ja) 2006-02-09
JP4911883B2 true JP4911883B2 (ja) 2012-04-04

Family

ID=35905924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220470A Expired - Fee Related JP4911883B2 (ja) 2004-07-28 2004-07-28 光電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JP4911883B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969086B (zh) * 2010-07-29 2012-11-14 厦门市三安光电科技有限公司 一种防止边缘漏电的聚光太阳电池芯片制作方法
JP6866574B2 (ja) * 2016-05-18 2021-04-28 株式会社リコー エレクトロクロミック化合物及びエレクトロクロミック組成物
KR101953786B1 (ko) * 2017-04-12 2019-03-05 엘지전자 주식회사 화합물 반도체 태양전지 및 이의 제조 방법
US12062733B2 (en) 2019-06-04 2024-08-13 Jusung Engineering Co., Ltd. Substrate for solar cell, solar cell, and solar cell manufacturing method
CN113050308B (zh) * 2021-03-10 2022-05-10 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266851A (ja) * 1987-04-24 1988-11-02 Mitsubishi Monsanto Chem Co 半導体素子分離方法
JP2626220B2 (ja) * 1990-09-17 1997-07-02 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH08274358A (ja) * 1995-04-03 1996-10-18 Japan Energy Corp Iii−v族化合物半導体太陽電池
JPH11220165A (ja) * 1998-01-30 1999-08-10 Toshiba Corp 半導体発光素子の製造方法
JP3807247B2 (ja) * 2001-04-25 2006-08-09 信越半導体株式会社 半導体ウェーハの剥離装置及び化合物半導体チップの製造方法
JP4061037B2 (ja) * 2001-07-11 2008-03-12 シャープ株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2006041263A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4717545B2 (ja) 光電変換素子の製造方法
US9093385B2 (en) Method for processing a semiconductor workpiece with metallization
KR20040020827A (ko) 반도체 칩 및 이의 제조 방법
US9754832B2 (en) Semiconductor wafer and method of producing the same
JP2004165227A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2006344816A (ja) 半導体チップの製造方法
KR101116944B1 (ko) 집적 회로의 제조 방법
KR20170075702A (ko) 반도체 다이 싱귤레이션 방법
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
JP4911883B2 (ja) 光電変換素子の製造方法
JP5394091B2 (ja) 半導体装置の製造方法
JPS63261851A (ja) 半導体素子の製造方法
JP4315744B2 (ja) 積層体及び半導体装置の製造方法
TWI720936B (zh) 化合物半導體元件及其背面銅製程方法
JP6667540B2 (ja) 複数の半導体チップの製造方法、および半導体チップ
JP6582616B2 (ja) 半導体チップの製造方法
JP2002198327A (ja) 半導体装置の製造方法
JP2013149773A (ja) 薄膜化合物太陽電池の製造方法
JP2004363213A (ja) 半導体装置の製造方法
KR20110084829A (ko) 반도체 다이 싱귤레이션 방법
JP4046645B2 (ja) 半導体デバイス及びその製造方法
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
US9165831B2 (en) Dice before grind with backside metal
JPS6048104B2 (ja) 半導体ウエハの分割方法
JP4562381B2 (ja) 化合物半導体太陽電池素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4911883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees