JPH11220165A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH11220165A JPH11220165A JP1982898A JP1982898A JPH11220165A JP H11220165 A JPH11220165 A JP H11220165A JP 1982898 A JP1982898 A JP 1982898A JP 1982898 A JP1982898 A JP 1982898A JP H11220165 A JPH11220165 A JP H11220165A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- etching
- emitting device
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 材料ロスを少なくしてペレットの収率を向上
させ、且つウェハ状態で素子全数のチェックができて量
産性を向上させること。 【解決手段】 通電領域に相当する部分を除去後、選択
エッチングして電流阻止層をウェハ面内に形成する。真
空中で電流阻止層を含むウェハ表面全面にＡｕＺｎを蒸
着し、真空中にＡｒと酸素の混合ガスを導入して加熱し
ながら酸化インジウム錫をＤＣスパッタ装置で形成す
る。ＧａＡｓ基板の裏面にＡｕＧｅ電極を含むＡｕ電極
を蒸着形成した後、Ａｒガス雰囲気中で熱処理を行っ
て、Ａｕ電極をパタ−ニングしてボンディング用電極を
形成する。発光部をレジストで覆い、パターン細線幅を
電極間に形成した後、ドライエッチング装置でドライエ
ッチングして素子間を電気的に分離する垂直方向の溝を
形成する。レジスト剥離後、電気的に分離された素子の
特性チェックを行う。スクライブ装置のダイヤモンド針
でウェハ裏面から素子サイズに罫書き後、ブレイキング
により各素子を完全分離する。
させ、且つウェハ状態で素子全数のチェックができて量
産性を向上させること。 【解決手段】 通電領域に相当する部分を除去後、選択
エッチングして電流阻止層をウェハ面内に形成する。真
空中で電流阻止層を含むウェハ表面全面にＡｕＺｎを蒸
着し、真空中にＡｒと酸素の混合ガスを導入して加熱し
ながら酸化インジウム錫をＤＣスパッタ装置で形成す
る。ＧａＡｓ基板の裏面にＡｕＧｅ電極を含むＡｕ電極
を蒸着形成した後、Ａｒガス雰囲気中で熱処理を行っ
て、Ａｕ電極をパタ−ニングしてボンディング用電極を
形成する。発光部をレジストで覆い、パターン細線幅を
電極間に形成した後、ドライエッチング装置でドライエ
ッチングして素子間を電気的に分離する垂直方向の溝を
形成する。レジスト剥離後、電気的に分離された素子の
特性チェックを行う。スクライブ装置のダイヤモンド針
でウェハ裏面から素子サイズに罫書き後、ブレイキング
により各素子を完全分離する。
Description
【０００１】
【発明の属する技術分野】本発明は発光ダイオードなど
を形成する半導体発光素子の製造方法に係り、特に酸化
インジウム錫等の透明電極を有する化合物半導体発光素
子の素子分離方法に関する。
を形成する半導体発光素子の製造方法に係り、特に酸化
インジウム錫等の透明電極を有する化合物半導体発光素
子の素子分離方法に関する。
【０００２】
【従来の技術】従来から発光ダイオードなどを構成する
化合物半導体素子を分離する方法としては、ダイシン
グ、メサエッチング及びスクライブ（罫書き）などの方
法がある。実用的には、ウェハ状態での各素子の特性チ
ェックを可能にし、或いは各素子に与えるダメージを軽
減するため、上記した各方法を組み合わせた様々な素子
分離手法が採られている。
化合物半導体素子を分離する方法としては、ダイシン
グ、メサエッチング及びスクライブ（罫書き）などの方
法がある。実用的には、ウェハ状態での各素子の特性チ
ェックを可能にし、或いは各素子に与えるダメージを軽
減するため、上記した各方法を組み合わせた様々な素子
分離手法が採られている。
【０００３】ここで、上記した化合物半導体発光素子の
一種である発光ダイオード（ＬＥＤ）を例にあげて、従
来からの素子分離方法について述べる。まず、図１０
（Ａ）に示すようにフォトリソグラフィー等によりウェ
ハ表面の例えば３００μｍ間隔で形成された発光部にレ
ジスト３１を塗布し、電気的に分離する部分を除去した
後、図１０（Ｂ）に示すようにウェットエッチング液で
ｐｎ接合部３４までメサエッチングする。但し、３２は
各素子の電極であり、この電極３２を含んだ個々の素子
範囲が電気的に分離される。この状態で、各発光部が電
気的に分離されたウェハ状態で特性チェックを行った
後、図１０（Ｃ）に示すように、ブレード幅３０μｍで
ダイシングして素子分離するダイサーブレートにより完
全に素子分離してペレットとする。
一種である発光ダイオード（ＬＥＤ）を例にあげて、従
来からの素子分離方法について述べる。まず、図１０
（Ａ）に示すようにフォトリソグラフィー等によりウェ
ハ表面の例えば３００μｍ間隔で形成された発光部にレ
ジスト３１を塗布し、電気的に分離する部分を除去した
後、図１０（Ｂ）に示すようにウェットエッチング液で
ｐｎ接合部３４までメサエッチングする。但し、３２は
各素子の電極であり、この電極３２を含んだ個々の素子
範囲が電気的に分離される。この状態で、各発光部が電
気的に分離されたウェハ状態で特性チェックを行った
後、図１０（Ｃ）に示すように、ブレード幅３０μｍで
ダイシングして素子分離するダイサーブレートにより完
全に素子分離してペレットとする。
【０００４】又、図１１（Ａ）では、例えば３００μｍ
間隔で形成された発光部をメサエッチングで電気的に分
離し、このウェハ状態で特性チェック等を行った後、図
１１（Ｂ）に示すようにスクライブして素子分離する。
図１２では、スクライブのみで素子分離する。
間隔で形成された発光部をメサエッチングで電気的に分
離し、このウェハ状態で特性チェック等を行った後、図
１１（Ｂ）に示すようにスクライブして素子分離する。
図１２では、スクライブのみで素子分離する。
【０００５】
【発明が解決しようとする課題】上記のように化合物半
導体発光素子の素子分離を行う場合、例えば３００μｍ
間隔で形成された発光部をブレード幅３０μｍでダイシ
ングすると、素子サイズは実質２７０μｍのペレットサ
イズとなり、実に２割の材料損失が発生する。その上、
ダイシングによる破砕層をエッチングにより除去する
と、ペレットサイズは更に小さくなり、損失が大きくな
る。ペレットサイズがさらに縮小化されている場合は、
このような厚いブレードでダイシングすると、損失の割
合が益々高くなってくるという問題があった。
導体発光素子の素子分離を行う場合、例えば３００μｍ
間隔で形成された発光部をブレード幅３０μｍでダイシ
ングすると、素子サイズは実質２７０μｍのペレットサ
イズとなり、実に２割の材料損失が発生する。その上、
ダイシングによる破砕層をエッチングにより除去する
と、ペレットサイズは更に小さくなり、損失が大きくな
る。ペレットサイズがさらに縮小化されている場合は、
このような厚いブレードでダイシングすると、損失の割
合が益々高くなってくるという問題があった。
【０００６】また厚さ２００μｍ以下のウェハを電気的
に分離するためにハーフダイシングしようとすると、ダ
イサーブレードの僅かな機械的応力により割れやすくな
るという問題があった。
に分離するためにハーフダイシングしようとすると、ダ
イサーブレードの僅かな機械的応力により割れやすくな
るという問題があった。
【０００７】そこで、材料効率を上げる方法として、図
１１（Ａ）、（Ｂ）に示すようにメサエッチングで電気
的に分離し、このウェハ状態で特性チェック等を行った
後、スクライブ法による素子の完全分離も行われてい
る。この方法では上記ダイシングに比べて材料ロスは少
ないが、これもウェットエッチングの等方性により横方
向もエッチングされるため、その分、ペレット収率が低
下するという問題があった。
１１（Ａ）、（Ｂ）に示すようにメサエッチングで電気
的に分離し、このウェハ状態で特性チェック等を行った
後、スクライブ法による素子の完全分離も行われてい
る。この方法では上記ダイシングに比べて材料ロスは少
ないが、これもウェットエッチングの等方性により横方
向もエッチングされるため、その分、ペレット収率が低
下するという問題があった。
【０００８】更に、材料損失をゼロにする方法として、
図１２に示すようにスクライブだけで素子を完全分離す
る方法がある。しかし、この方法ではｐｎ接合部にへき
開キズが入り信頼性が低下するだけでなく、ウェハ状態
で素子全数を特性チェックすることが困難であるという
問題があった。
図１２に示すようにスクライブだけで素子を完全分離す
る方法がある。しかし、この方法ではｐｎ接合部にへき
開キズが入り信頼性が低下するだけでなく、ウェハ状態
で素子全数を特性チェックすることが困難であるという
問題があった。
【０００９】一方、発光効率向上のために、酸化インジ
ウム錫（ＩＴＯ）等の透明電極を用いた化合物半導体発
光素子が開発されている。このような化合物半導体発光
素子を電気的に分離するには、先ずＩＴＯをエッチング
し、次に化合物半導体材料をエッチングする。ＩＴＯを
ウェットエッチングする材料としては、ＨＣｌ、ＨＦ、
ＮＨ4 Ｆ、王水、Ｆｅ2 Ｃｌ3 があるが、これらはエッ
チングが不安定であるため一定のエッチングレートが得
られず、量産性には不向きであるという問題があった。
また、化合物半導体材料を、ウェットエッチングする材
料は前述の通り等方性のエッチング傾向を示し、深さ方
向のみならず、水平方向にもエッチングされるため、前
記と同様の理由で材料ロスが発生し、素子の収率が低下
するという問題があった。
ウム錫（ＩＴＯ）等の透明電極を用いた化合物半導体発
光素子が開発されている。このような化合物半導体発光
素子を電気的に分離するには、先ずＩＴＯをエッチング
し、次に化合物半導体材料をエッチングする。ＩＴＯを
ウェットエッチングする材料としては、ＨＣｌ、ＨＦ、
ＮＨ4 Ｆ、王水、Ｆｅ2 Ｃｌ3 があるが、これらはエッ
チングが不安定であるため一定のエッチングレートが得
られず、量産性には不向きであるという問題があった。
また、化合物半導体材料を、ウェットエッチングする材
料は前述の通り等方性のエッチング傾向を示し、深さ方
向のみならず、水平方向にもエッチングされるため、前
記と同様の理由で材料ロスが発生し、素子の収率が低下
するという問題があった。
【００１０】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、電気的特性や信
頼性を損なうことなく、材料ロスを少なくしてペレット
の収率を向上させることができ、且つウェハ状態で素子
全数のチェックができて量産性に富んだ半導体発光素子
の製造方法を提供することである。
るためになされたもので、その目的は、電気的特性や信
頼性を損なうことなく、材料ロスを少なくしてペレット
の収率を向上させることができ、且つウェハ状態で素子
全数のチェックができて量産性に富んだ半導体発光素子
の製造方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、光を発生する活性層を含む複
数の化合物半導体層を基板上に積層して形成される半導
体発光素子の製造方法において、前記基板上に連続的に
形成された複数の半導体発光素子を隣接する素子と区分
する境界に沿ってドライエッチングにより各素子を電気
的に分離する深さの溝を形成する工程を含むことにあ
る。
に、第１の発明の特徴は、光を発生する活性層を含む複
数の化合物半導体層を基板上に積層して形成される半導
体発光素子の製造方法において、前記基板上に連続的に
形成された複数の半導体発光素子を隣接する素子と区分
する境界に沿ってドライエッチングにより各素子を電気
的に分離する深さの溝を形成する工程を含むことにあ
る。
【００１２】この第１の発明によれば、ドライエッチン
グにより、各半導体発光素子の素子領域に沿ってｐｎ接
合部が切断される深さの垂直側壁形状の溝が形成され、
各素子は電気的に分離される。この際、横方向のエッチ
ングが抑えられ、基板上に連続的に形成された複数の半
導体発光素子が材料損失少なく電気的に分離される。
又、低い高周波電力でドライエッチングすれば、素子に
対するダメージが少なく、電気的特性や信頼性を損なう
ことなく、各素子は電気的に分離される。
グにより、各半導体発光素子の素子領域に沿ってｐｎ接
合部が切断される深さの垂直側壁形状の溝が形成され、
各素子は電気的に分離される。この際、横方向のエッチ
ングが抑えられ、基板上に連続的に形成された複数の半
導体発光素子が材料損失少なく電気的に分離される。
又、低い高周波電力でドライエッチングすれば、素子に
対するダメージが少なく、電気的特性や信頼性を損なう
ことなく、各素子は電気的に分離される。
【００１３】第２の発明の特徴は、光を発生する活性層
を含む複数の化合物半導体層を基板上に積層し、且つ透
明電極を表面に形成し、前記活性層で発生した光を前記
透明電極を通して外部に取り出す半導体発光素子の製造
方法において、前記基板上に連続的に形成された複数の
半導体発光素子を隣接する素子と区分する境界に沿って
ドライエッチングにより各素子を電気的に分離する深さ
の溝を形成する工程を含むことにある。
を含む複数の化合物半導体層を基板上に積層し、且つ透
明電極を表面に形成し、前記活性層で発生した光を前記
透明電極を通して外部に取り出す半導体発光素子の製造
方法において、前記基板上に連続的に形成された複数の
半導体発光素子を隣接する素子と区分する境界に沿って
ドライエッチングにより各素子を電気的に分離する深さ
の溝を形成する工程を含むことにある。
【００１４】この第２の発明によれば、ドライエッチン
グにより、各半導体発光素子の素子領域に沿ってｐｎ接
合部が切断される深さの垂直側壁形状の溝が酸化インジ
ウム錫などの透明電極の上から形成され、透明電極材料
と化合物半導体材料が同じガス稚、同じ条件で１回で各
素子は電気的に分離される。この際、横方向のエッチン
グが抑えられ、基板上に連続的に形成された複数の半導
体発光素子が材料損失少なく電気的に分離される。又、
低い高周波電力でドライエッチングすれば、素子に対す
るダメージが少なく、電気的特性や信頼性を損なうこと
なく、各素子は電気的に分離される。
グにより、各半導体発光素子の素子領域に沿ってｐｎ接
合部が切断される深さの垂直側壁形状の溝が酸化インジ
ウム錫などの透明電極の上から形成され、透明電極材料
と化合物半導体材料が同じガス稚、同じ条件で１回で各
素子は電気的に分離される。この際、横方向のエッチン
グが抑えられ、基板上に連続的に形成された複数の半導
体発光素子が材料損失少なく電気的に分離される。又、
低い高周波電力でドライエッチングすれば、素子に対す
るダメージが少なく、電気的特性や信頼性を損なうこと
なく、各素子は電気的に分離される。
【００１５】第３の発明の特徴は、前記ドライエッチン
グにより溝を形成した後の前記基板の裏面の前記半導体
発光素子の前記境界に対応した線上をスクライブ装置に
より罫書きした後、ブレイキングして前記各素子を個々
に完全に分離する工程を含むことにある。
グにより溝を形成した後の前記基板の裏面の前記半導体
発光素子の前記境界に対応した線上をスクライブ装置に
より罫書きした後、ブレイキングして前記各素子を個々
に完全に分離する工程を含むことにある。
【００１６】この第３の発明によれば、ドライエッチン
グにより、横方向のエッチングが抑えられて、ウェハ上
に溝を形成し、この溝に対応する基板の裏側の線上を罫
書きした後、ブレイキングにより材料ロスなく個々の半
導体発光素子を完全分離する。
グにより、横方向のエッチングが抑えられて、ウェハ上
に溝を形成し、この溝に対応する基板の裏側の線上を罫
書きした後、ブレイキングにより材料ロスなく個々の半
導体発光素子を完全分離する。
【００１７】第４の発明の特徴は、三塩化ホウ素と塩素
のプラズマガスにより、前記透明電極を含むＩｎＧａＡ
ｌＰ化合物半導体をドライエッチングすることにある。
のプラズマガスにより、前記透明電極を含むＩｎＧａＡ
ｌＰ化合物半導体をドライエッチングすることにある。
【００１８】第５の発明の特徴は、三塩化ホウ素：塩素
＝５０：５（ｓｃｃｍ）、チャンバー圧力１Ｐａ、高周
波出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分間ドライエ
ッチングすることにある。
＝５０：５（ｓｃｃｍ）、チャンバー圧力１Ｐａ、高周
波出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分間ドライエ
ッチングすることにある。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の半導体発光素子の
製造方法に係る第１の実施の形態を説明するためのＬＥ
Ｄの側面図である。本例では、ＩｎＧａＡｌＰ緑色ＬＥ
Ｄを素子分離する方法について説明する。ＩｎＧａＡｌ
Ｐ緑色ＬＥＤはｎ−ＧａＡｓ基板１０の上に、ｎ−Ｇａ
Ａｓバッフア層１１、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐをペアとする１０対からなる反射層１２、ｎ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐクラッド層１３、ｐ−Ｉｎ0.5 （Ｇａ
0.55Ａｌ0.45）0.5 Ｐ活性層１４、ｐ−Ｉｎ0.5 Ａｌ
0.5 Ｐクラッド層１５、ｐ−ＧａＡｓオーミックコンタ
クト層１６、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ電流阻止層１７、
ＡｕＺｎ１８、酸化インジウム錫透明電極１９、ＡｕＺ
ｎ１８及びＡｕ電極２１が積層され、また、ｎ−ＧａＡ
ｓ基板１０の裏側にＡｕＧｅ／Ａｕ裏面電極２０が形成
されることにより、発光素子が構成されている。
に基づいて説明する。図１は本発明の半導体発光素子の
製造方法に係る第１の実施の形態を説明するためのＬＥ
Ｄの側面図である。本例では、ＩｎＧａＡｌＰ緑色ＬＥ
Ｄを素子分離する方法について説明する。ＩｎＧａＡｌ
Ｐ緑色ＬＥＤはｎ−ＧａＡｓ基板１０の上に、ｎ−Ｇａ
Ａｓバッフア層１１、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐをペアとする１０対からなる反射層１２、ｎ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐクラッド層１３、ｐ−Ｉｎ0.5 （Ｇａ
0.55Ａｌ0.45）0.5 Ｐ活性層１４、ｐ−Ｉｎ0.5 Ａｌ
0.5 Ｐクラッド層１５、ｐ−ＧａＡｓオーミックコンタ
クト層１６、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ電流阻止層１７、
ＡｕＺｎ１８、酸化インジウム錫透明電極１９、ＡｕＺ
ｎ１８及びＡｕ電極２１が積層され、また、ｎ−ＧａＡ
ｓ基板１０の裏側にＡｕＧｅ／Ａｕ裏面電極２０が形成
されることにより、発光素子が構成されている。
【００２０】次に本実施の形態のＩｎＧａＡ１Ｐ緑色Ｌ
ＥＤの製造方法について説明する。 （１）ＭＯＣＶＤ法により、ｎ−ＧａＡｓ基板１０上
に、０．５μｍのｎ−ＧａＡｓバッファ層１１、０．０
３６μｍのｎ−ＧａＡｓと０．０４２μｍのｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐをペアとする１０対からなる反射層１２
と、０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１
３、１．０μｍのｐ−Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）
0.5 Ｐ活性層１４、０．６μｍのｐ−Ｉｎ0.5 Ａｌ0.5
Ｐクラッド層１５、０．０１μｍのｐ−ＧａＡｓオーミ
ックコンタクト層１６及び０．２μｍのｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐ電流阻止層１７を順次形成する。
ＥＤの製造方法について説明する。 （１）ＭＯＣＶＤ法により、ｎ−ＧａＡｓ基板１０上
に、０．５μｍのｎ−ＧａＡｓバッファ層１１、０．０
３６μｍのｎ−ＧａＡｓと０．０４２μｍのｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐをペアとする１０対からなる反射層１２
と、０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１
３、１．０μｍのｐ−Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）
0.5 Ｐ活性層１４、０．６μｍのｐ−Ｉｎ0.5 Ａｌ0.5
Ｐクラッド層１５、０．０１μｍのｐ−ＧａＡｓオーミ
ックコンタクト層１６及び０．２μｍのｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐ電流阻止層１７を順次形成する。
【００２１】（２）図２の（Ａ）に示すように、このウ
ェハ表面にレジスト５０を塗布して通電領域に相当する
部分を除去後、熱燐酸又は熱硫酸により、ｎ−Ｉｎ0.5
Ａｌ0．5 Ｐ電流阻止層１７を選択エッチングして、直
径１１０μｍの電流阻止層１７をウェハ面内に１５０μ
ｍ間隔で形成する。
ェハ表面にレジスト５０を塗布して通電領域に相当する
部分を除去後、熱燐酸又は熱硫酸により、ｎ−Ｉｎ0.5
Ａｌ0．5 Ｐ電流阻止層１７を選択エッチングして、直
径１１０μｍの電流阻止層１７をウェハ面内に１５０μ
ｍ間隔で形成する。
【００２２】（３）レジスト除去してウェハを水洗乾燥
させた後、真空中で電流阻止層１７を含むウェハ表面全
面にＡｕＺｎ１８を０．００４μｍ蒸着する。更に真空
中にＡｒ：酸素＝１００：１（圧力比）の割合で混合ガ
スを導入して、２００℃に加熱しながら酸化インジウム
錫透明電極１９をＤＣスパッタ装置で０．１μｍ形成す
る。
させた後、真空中で電流阻止層１７を含むウェハ表面全
面にＡｕＺｎ１８を０．００４μｍ蒸着する。更に真空
中にＡｒ：酸素＝１００：１（圧力比）の割合で混合ガ
スを導入して、２００℃に加熱しながら酸化インジウム
錫透明電極１９をＤＣスパッタ装置で０．１μｍ形成す
る。
【００２３】（４）ＧａＡｓ基板１０の裏面にＡｕＧｅ
電極を０．２μｍを含むウェハ表面に、Ａｕ電極２０を
１．２μｍ蒸着形成した後、Ａｒガス雰囲気中で、４３
０℃で１５分間の熱処理を行う。
電極を０．２μｍを含むウェハ表面に、Ａｕ電極２０を
１．２μｍ蒸着形成した後、Ａｒガス雰囲気中で、４３
０℃で１５分間の熱処理を行う。
【００２４】（５）電流阻止層１７に対応するように、
直径１００μｍのＡｕ電極２１を１５０μｍ間隔でパタ
−ニングして、ボンディング用電極を形成する。
直径１００μｍのＡｕ電極２１を１５０μｍ間隔でパタ
−ニングして、ボンディング用電極を形成する。
【００２５】（６）発光部をレジストでカバーし、ドラ
イエッチングで素子分離するパターン細線幅１０μｍを
電極間に形成する。
イエッチングで素子分離するパターン細線幅１０μｍを
電極間に形成する。
【００２６】（７）図３に示したドライエッチング装置
４０のチャンバー４１内にパターンニングしたウェハ面
を上にして下部電極４２上にセットし、排気管４３より
真空引き後、チャンバー圧１Ｐａ、ＢＣｌ3 ：Ｃｌ2 ＝
５０：５（ｓｃｃｍ）、１３．５６ＭＨｚ高周波電源
（ＲＦ）出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分間ド
ライエッチングして、図２（Ｂ）に示すような溝５２を
形成する。ここで、エッチングチェンバー４１に連通す
る配管４４からＢＣｌ3 がチェンバー４１内に流入し、
エッチングチェンバー４１に連通する配管４５からＣｌ
2 がチェンバー４１内に流入する。上部電極４６と下部
電極４２間を適切な距離とすることにより、プラズマに
より塩素イオンが加速されてウェハ面に衝突し、エッチ
ングが加速される。
４０のチャンバー４１内にパターンニングしたウェハ面
を上にして下部電極４２上にセットし、排気管４３より
真空引き後、チャンバー圧１Ｐａ、ＢＣｌ3 ：Ｃｌ2 ＝
５０：５（ｓｃｃｍ）、１３．５６ＭＨｚ高周波電源
（ＲＦ）出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分間ド
ライエッチングして、図２（Ｂ）に示すような溝５２を
形成する。ここで、エッチングチェンバー４１に連通す
る配管４４からＢＣｌ3 がチェンバー４１内に流入し、
エッチングチェンバー４１に連通する配管４５からＣｌ
2 がチェンバー４１内に流入する。上部電極４６と下部
電極４２間を適切な距離とすることにより、プラズマに
より塩素イオンが加速されてウェハ面に衝突し、エッチ
ングが加速される。
【００２７】次にドライエッチング条件について説明す
る。化合物半導体のドライエッチング用として色々なガ
スがあるが、フロン規制の対象となるガスを使用しない
ことを前提にＢＣｌ3 、Ｃｌ2 ガスを選択した。Ｃｌ2
は反応性を高めるため、ＢＣｌ3 はスパッタ効果を高め
るために適当なガスである。図４〜図８は、高周波（Ｒ
Ｆ）出力、ＢＣｌ3 及びＣｌ2 ガスの流量、チャンバー
圧力を変化させた時のエッチングレートとの相関結果を
示している。
る。化合物半導体のドライエッチング用として色々なガ
スがあるが、フロン規制の対象となるガスを使用しない
ことを前提にＢＣｌ3 、Ｃｌ2 ガスを選択した。Ｃｌ2
は反応性を高めるため、ＢＣｌ3 はスパッタ効果を高め
るために適当なガスである。図４〜図８は、高周波（Ｒ
Ｆ）出力、ＢＣｌ3 及びＣｌ2 ガスの流量、チャンバー
圧力を変化させた時のエッチングレートとの相関結果を
示している。
【００２８】図４はＣｌ2 とＢＣｌ3 の流量比を変化さ
せた場合のエッチングレートとの相関を示している。エ
ッチングレートはＣｌ2 ／（Ｃｌ2 ＋ＢＣｌ3 ）が０．
１から０．５の範囲で、最大値を示した。
せた場合のエッチングレートとの相関を示している。エ
ッチングレートはＣｌ2 ／（Ｃｌ2 ＋ＢＣｌ3 ）が０．
１から０．５の範囲で、最大値を示した。
【００２９】図５はＢＣｌ3 の流量を変化させた場合の
エッチングレートとの相関を示している。流量に比例し
てエッチングレートは増加傾向にあるが、２０ｓｃｃｍ
以上では大きな変化は見られない。
エッチングレートとの相関を示している。流量に比例し
てエッチングレートは増加傾向にあるが、２０ｓｃｃｍ
以上では大きな変化は見られない。
【００３０】図６はＣｌ2 の流量を変化させた場合のエ
ッチングレートとの相関を示している。５ｓｃｃｍの時
に最大のエッチングレートが得られた。
ッチングレートとの相関を示している。５ｓｃｃｍの時
に最大のエッチングレートが得られた。
【００３１】図７はチャンバー圧力とエッチングレート
との相関を示している。エッチングレートは１Ｐａから
５Ｐａで最大値を示している。
との相関を示している。エッチングレートは１Ｐａから
５Ｐａで最大値を示している。
【００３２】図８はＲＦ出力とエッチングレートとの相
関を示している。エッチングレートは出力に比例して高
くなる。
関を示している。エッチングレートは出力に比例して高
くなる。
【００３３】以上の結果より、ＲＦ出力は抑えた方が素
子に対するダメージを少なくすることが出来る。また異
方性エッチングになるようにチャンバー圧力を低くし、
ＢＣｌ3 を増やす方向とした。その結果、条件は、ＢＣ
ｌ3 ：Ｃｌ2 ＝５０：５（ｓｃｃｍ）、チャンバー圧力
１Ｐａ、ＲＦ出力１．０Ｗ／ｃｍ2 とした。この条件
で、５μｍ／５０分ドライエッチングし、ｐｎ接合部５
１を分離した。
子に対するダメージを少なくすることが出来る。また異
方性エッチングになるようにチャンバー圧力を低くし、
ＢＣｌ3 を増やす方向とした。その結果、条件は、ＢＣ
ｌ3 ：Ｃｌ2 ＝５０：５（ｓｃｃｍ）、チャンバー圧力
１Ｐａ、ＲＦ出力１．０Ｗ／ｃｍ2 とした。この条件
で、５μｍ／５０分ドライエッチングし、ｐｎ接合部５
１を分離した。
【００３４】（８）ウェハ表面のレジスト剥離後、電気
的に分離された素子の特性チェックを行う。（ウェハ上
の全素子の特性チェックが可能） （９）スクライブ装置のダイヤモンド針でウェハ裏面か
ら素子サイズに罫書きした後、図２（Ｃ）に示すよう
に、ブレイキングにより各素子を完全分離する。
的に分離された素子の特性チェックを行う。（ウェハ上
の全素子の特性チェックが可能） （９）スクライブ装置のダイヤモンド針でウェハ裏面か
ら素子サイズに罫書きした後、図２（Ｃ）に示すよう
に、ブレイキングにより各素子を完全分離する。
【００３５】本実施の形態によれば、電気的に素子分離
する工程をドライエッチングで行うことで横方向のエッ
チングが抑えられ、再現よく深さ方向のエッチングが可
能となった。透明電極材料（ＩＴＯ）と化合物半導体材
料（ＩｎＧａＡＩＰ）を同じガス種、同じ条件で１回で
垂直側壁形状にエッチングすることが出来た。低い高周
波電力でドライエッチングするのでダメージが少なく、
ウェットエッチング＋ダイシングで行ったデバイスと同
等の特性、信頼性を得た。ｐｎ接合部５１をドライエッ
チングすることで、この後に行われるスクライブで発生
するへき開キズをｐｎ接合部５１に掛からないようにす
ることが出来、信頼性が向上した。横方向のエッチング
量がほとんどないのでウェハ状態で発光素子の収率がア
ップした。
する工程をドライエッチングで行うことで横方向のエッ
チングが抑えられ、再現よく深さ方向のエッチングが可
能となった。透明電極材料（ＩＴＯ）と化合物半導体材
料（ＩｎＧａＡＩＰ）を同じガス種、同じ条件で１回で
垂直側壁形状にエッチングすることが出来た。低い高周
波電力でドライエッチングするのでダメージが少なく、
ウェットエッチング＋ダイシングで行ったデバイスと同
等の特性、信頼性を得た。ｐｎ接合部５１をドライエッ
チングすることで、この後に行われるスクライブで発生
するへき開キズをｐｎ接合部５１に掛からないようにす
ることが出来、信頼性が向上した。横方向のエッチング
量がほとんどないのでウェハ状態で発光素子の収率がア
ップした。
【００３６】これまで、スクライブで素子分離すると、
その前のウェハ状態で特性チェックは出来なかつたが、
本発明によりウェハ状態で素子全数の特性チェックが可
能となった。又、スクライブによる素子分離を組み合わ
せることによりペレット収率が向上した。
その前のウェハ状態で特性チェックは出来なかつたが、
本発明によりウェハ状態で素子全数の特性チェックが可
能となった。又、スクライブによる素子分離を組み合わ
せることによりペレット収率が向上した。
【００３７】図９は本発明の半導体発光素子の製造方法
に係る第２の実施の形態を説明するためのウェハの平面
図である。本例は、第１の実施の形態で説明した（１）
〜（５）までの工程を同様に経た後の工程が異なってい
る。図９（Ａ）において、（１）例えばウェハ９１上に
１ｃｍ置きに、図９（Ｂ）に示すように電極を含む素子
１個分のパターン（アイソレーション幅１０μｍ）を形
成する。（２）ドライエッチング装置のチャンバー内に
前記ウェハ９１のパターンニングした面を上にして電極
上にセットし、真空引き後、チャンバー圧１Ｐａ、ＢＣ
ｌ3 ：Ｃｌ2 ＝５０：５（ｓｃｃｍ）、１３．５６ＭＨ
ｚ高周波電源出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分
間ドライエッチングする。
に係る第２の実施の形態を説明するためのウェハの平面
図である。本例は、第１の実施の形態で説明した（１）
〜（５）までの工程を同様に経た後の工程が異なってい
る。図９（Ａ）において、（１）例えばウェハ９１上に
１ｃｍ置きに、図９（Ｂ）に示すように電極を含む素子
１個分のパターン（アイソレーション幅１０μｍ）を形
成する。（２）ドライエッチング装置のチャンバー内に
前記ウェハ９１のパターンニングした面を上にして電極
上にセットし、真空引き後、チャンバー圧１Ｐａ、ＢＣ
ｌ3 ：Ｃｌ2 ＝５０：５（ｓｃｃｍ）、１３．５６ＭＨ
ｚ高周波電源出力１．０Ｗ／ｃｍ2 で、５μｍ／５０分
間ドライエッチングする。
【００３８】（３）剥離液でウェハ表面のレジスト剥離
後、スクライブ装置のダイヤモンド針でウェハ裏面から
素子サイズに罫書きした後、ブレイキングにより各素子
を完全分離する。
後、スクライブ装置のダイヤモンド針でウェハ裏面から
素子サイズに罫書きした後、ブレイキングにより各素子
を完全分離する。
【００３９】本実施の形態によれば、図９（Ｂ）に示し
たようにパターンニングした後、ドライエッチングによ
り、回りの素子と電気的に分離する素子をサンプル数の
みとし、これらのサンプル素子についてのみ、特性チェ
ックを行う方法（マス目チェック方法）によりウェハ全
体のおおよその特性分布を把握できる。またドライエッ
チングする箇所を減少させることができ、その分、材料
の損失が少なくなって、ペレット素子の収率を第１の実
施の形態より向上させることができる。
たようにパターンニングした後、ドライエッチングによ
り、回りの素子と電気的に分離する素子をサンプル数の
みとし、これらのサンプル素子についてのみ、特性チェ
ックを行う方法（マス目チェック方法）によりウェハ全
体のおおよその特性分布を把握できる。またドライエッ
チングする箇所を減少させることができ、その分、材料
の損失が少なくなって、ペレット素子の収率を第１の実
施の形態より向上させることができる。
【００４０】尚、本発明は上記した実施の形態に限定さ
れるものでなく、各種の化合物半導体の製造の際に適用
して、同様の効果を得ることができる。
れるものでなく、各種の化合物半導体の製造の際に適用
して、同様の効果を得ることができる。
【００４１】
【発明の効果】以上詳細に説明したように、本発明の半
導体発光素子の製造方法によれば、電気的特性や信頼性
を損なうことなく、材料ロスを少なくしてペレットの収
率を向上させることができ、且つウェハ状態で素子全数
のチェックができて量産性を向上させることができる。
導体発光素子の製造方法によれば、電気的特性や信頼性
を損なうことなく、材料ロスを少なくしてペレットの収
率を向上させることができ、且つウェハ状態で素子全数
のチェックができて量産性を向上させることができる。
【図１】本発明の半導体発光素子の製造方法に係る第１
の実施の形態を説明するためのＬＥＤの側面図である。
の実施の形態を説明するためのＬＥＤの側面図である。
【図２】図１に示した半導体発光素子の素子分離方法を
説明する図である。
説明する図である。
【図３】図１に示した半導体素子にドライエッチングを
施すドライエッチング装置の一例を示した概略構成図で
ある。
施すドライエッチング装置の一例を示した概略構成図で
ある。
【図４】Ｃｌ2 とＢＣｌ3 の流量比を変化させた場合の
エッチングレートとの相関を示した特性図である。
エッチングレートとの相関を示した特性図である。
【図５】ＢＣｌ3 の流量を変化させた場合のエッチング
レートとの相関を示した特性図である。
レートとの相関を示した特性図である。
【図６】Ｃｌ2 の流量を変化させた場合のエッチングレ
ートとの相関を示した特性図である。
ートとの相関を示した特性図である。
【図７】チャンバー圧力とエッチングレートとの相関を
示した特性図である。
示した特性図である。
【図８】ＲＦ出力とエッチングレートとの相関を示した
特性図である。
特性図である。
【図９】本発明の半導体発光素子の製造方法に係る第２
の実施の形態を説明するためのウェハの平面図である。
の実施の形態を説明するためのウェハの平面図である。
【図１０】従来の半導体発光素子の素子分離方法を説明
する図である。
する図である。
【図１１】従来の半導体発光素子の他の素子分離方法を
説明する図である。
説明する図である。
【図１２】従来の半導体発光素子の他の素子分離方法を
説明する図である。
説明する図である。
１０ ｎ−ＧａＡｓ基板 １１ ｎ−ＧａＡｓバッフア層 １２ ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ反射層 １３ ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層 １４ ｐ−Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐ活性層 １５ ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層 １６ ｐ−ＧａＡｓオーミックコンタクト層 １７ ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ電流阻止層 １８ ＡｕＺｎ １９ 酸化インジウム錫透明電極 ２０ ＡｕＧｅ／Ａｕ裏面電極 ２１ Ａｕ電極 ５１ ｐｎ接合部 ５２ 溝
Claims (5)
- 【請求項１】 光を発生する活性層を含む複数の化合物
半導体層を基板上に積層して形成される半導体発光素子
の製造方法において、 前記基板上に連続的に形成された複数の半導体発光素子
を隣接する素子と区分する境界に沿ってドライエッチン
グにより各素子を電気的に分離する深さの溝を形成する
工程を含むことを特徴とする半導体発光素子の製造方
法。 - 【請求項２】 光を発生する活性層を含む複数の化合物
半導体層を基板上に積層し、且つ透明電極を表面に形成
し、前記活性層で発生した光を前記透明電極を通して外
部に取り出す半導体発光素子の製造方法において、 前記基板上に連続的に形成された複数の半導体発光素子
を隣接する素子と区分する境界に沿ってドライエッチン
グにより各素子を電気的に分離する深さの溝を形成する
工程を含むことを特徴とする半導体発光素子の製造方
法。 - 【請求項３】 前記ドライエッチングにより溝を形成し
た後の前記基板の裏面の前記半導体発光素子の前記境界
に対応した線上をスクライブ装置により罫書きした後、
ブレイキングして前記各素子を個々に完全に分離する工
程を含むことを特徴とする請求項１又は２記載の半導体
発光素子の製造方法。 - 【請求項４】 三塩化ホウ素と塩素のプラズマガスによ
り、前記透明電極を含むＩｎＧａＡｌＰ化合物半導体を
ドライエッチングすることを特徴とする請求項２記載の
半導体発光素子の製造方法。 - 【請求項５】 三塩化ホウ素：塩素＝５０：５（ｓｃｃ
ｍ）、チャンバー圧力１Ｐａ、高周波出力１．０Ｗ／ｃ
ｍ2 で、５μｍ／５０分間ドライエッチングすることを
特徴とする請求項４記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982898A JPH11220165A (ja) | 1998-01-30 | 1998-01-30 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982898A JPH11220165A (ja) | 1998-01-30 | 1998-01-30 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220165A true JPH11220165A (ja) | 1999-08-10 |
Family
ID=12010166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982898A Pending JPH11220165A (ja) | 1998-01-30 | 1998-01-30 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220165A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2006041263A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 光電変換素子の製造方法及び光電変換素子 |
| KR100606551B1 (ko) | 2005-07-05 | 2006-08-01 | 엘지전자 주식회사 | 발광소자 제조방법 |
| JP2012190802A (ja) * | 2004-03-25 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置の製造方法 |
| KR101312404B1 (ko) * | 2011-01-20 | 2013-09-27 | 갤럭시아포토닉스 주식회사 | 전류 저지 패턴들을 갖는 발광 다이오드 및 발광 다이오드 패키지 |
| JP2013197340A (ja) * | 2012-03-21 | 2013-09-30 | Stanley Electric Co Ltd | 半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタ |
-
1998
- 1998-01-30 JP JP1982898A patent/JPH11220165A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359399A (ja) * | 2001-05-31 | 2002-12-13 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2012190802A (ja) * | 2004-03-25 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置の製造方法 |
| US8674369B2 (en) | 2004-03-25 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| JP2006041263A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 光電変換素子の製造方法及び光電変換素子 |
| KR100606551B1 (ko) | 2005-07-05 | 2006-08-01 | 엘지전자 주식회사 | 발광소자 제조방법 |
| KR101312404B1 (ko) * | 2011-01-20 | 2013-09-27 | 갤럭시아포토닉스 주식회사 | 전류 저지 패턴들을 갖는 발광 다이오드 및 발광 다이오드 패키지 |
| JP2013197340A (ja) * | 2012-03-21 | 2013-09-30 | Stanley Electric Co Ltd | 半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| TWI506810B (zh) | 發光二極體之製造方法 | |
| EP2261949B1 (en) | LED having vertical structure | |
| US8871613B2 (en) | Semiconductor die singulation method | |
| JPH10275936A (ja) | 半導体発光素子の製法 | |
| US9356188B2 (en) | Tensile separation of a semiconducting stack | |
| US10840419B2 (en) | Nitride semiconductor light-emitting device and manufacture method therefore | |
| KR102262228B1 (ko) | 광전자 반도체칩을 제조하기 위한 방법 | |
| CN104934312A (zh) | 等离子切割方法及等离子切割装置 | |
| KR20060125079A (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
| JP2000261042A (ja) | 半導体発光素子及びその製造方法 | |
| US8003418B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
| WO2015035736A1 (zh) | 一种半导体发光器件的制备方法 | |
| JPH11220165A (ja) | 半導体発光素子の製造方法 | |
| JPH11354841A (ja) | 半導体発光素子の製法 | |
| JP3344056B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH0817803A (ja) | 窒化ガリウム系化合物半導体のドライエッチング方法 | |
| JPH10209506A (ja) | 半導体発光素子の製法 | |
| JP4013664B2 (ja) | 半導体発光素子の製造方法 | |
| JPH11126924A (ja) | 窒化ガリウム系化合物半導体素子の製造方法 | |
| CN106560916B (zh) | 元件芯片的制造方法 | |
| TWI814690B (zh) | 微型發光二極體結構及顯示面板裝置 | |
| KR100303790B1 (ko) | 고밀도 엘이디 어레이 제조 방법 | |
| CN116053924A (zh) | 一种方便解理摆条的半导体激光器芯片及其制作方法 | |
| CN117790650A (zh) | 一种led芯片转移方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |