JPS6048104B2 - 半導体ウエハの分割方法 - Google Patents

半導体ウエハの分割方法

Info

Publication number
JPS6048104B2
JPS6048104B2 JP55010791A JP1079180A JPS6048104B2 JP S6048104 B2 JPS6048104 B2 JP S6048104B2 JP 55010791 A JP55010791 A JP 55010791A JP 1079180 A JP1079180 A JP 1079180A JP S6048104 B2 JPS6048104 B2 JP S6048104B2
Authority
JP
Japan
Prior art keywords
sheet
adhesive
etching
semiconductor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55010791A
Other languages
English (en)
Other versions
JPS56107563A (en
Inventor
好隆 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP55010791A priority Critical patent/JPS6048104B2/ja
Publication of JPS56107563A publication Critical patent/JPS56107563A/ja
Publication of JPS6048104B2 publication Critical patent/JPS6048104B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 本発明は工程が簡素で自動化に適した半導体ウェハの
分割方法に関する。
従来、半導体ウェハの分割においては、検査工程、分
割工程、分割後のエッチング工程、分割された素子の取
り出し工程の4つの工程が必要である。
これらの工程のうち分割する事によつて生じた機械的あ
るいは電気的な歪と切りくすとを除去するために行なう
分割後のエッチング工程は、分割された後の半導体素子
がバラバラに離れていたのでは処理しにくい。このため
特公昭52−26115号公報では半導体ウェハの下面
に耐酸性薄帯を貼付し、この耐酸性薄帯を引張つて(エ
キスパンドという事もある)半導体素子を分離形成し、
その後にそのまま切開面をエッチングするとよい事が示
されている。しカル乍ら、この方法によれば耐酸性薄帯
が半導体と強く接着しているためにエッチング終了後に
トリクレンとかトルエンなどの特別な溶剤を用いなけれ
ば半導体素子が取り出せない。 本発明は半導体素子を
エッチングするに際してシートに付着している貼着剤の
貼着力を弱め、エッチング後に特別の溶剤を用いる事な
く半導体素子の取り出しを可能にするものである。
本発明ならびに本発明に至るに必要とした実験を詳細
に説明する。
ます各実験に共通する条件(工程)を述べる。半導体ウ
ェハとしてはガリウム燐(GaP)発光ダイオードを用
いた。これは他の半導体(例えばシリコン)に比べても
ろく、又切り出す素子の大きさが一般に小さい、さらに
結晶のへき開方向とPN接合の成長方向が一致しないの
で、スクライブ後の切断分割に際して斜めに割れ、いわ
ゆるバリが生じる等の理由から、エッチング液には強酸
が必要であり、シートの貼着剤の貼着力(JIS−Z−
1529)は強くなくてはならない等最もきびしい条件
が与えられるからである。またシートはあらかじめ貼着
剤が付着しているものを対象とした。 以下、図に従つ
て工程を説明する。
まずaに示す如く、PN接合1と電極2、3、3・・・
・・・・・・・・・・・・を有したガリウム燐のウェハ
4を一面に貼着剤5を付着してなるシート6に貼着固定
する。次にbに示す如く回転刃やワイヤリングカッタ等
によりスクライブ溝(図示せず)又はダイシング溝7,
7・・・ ・・・・を入れ、ウェハ4を複数の素子に
切断分解しやすくする。次にこのウェハ4の上に保護シ
ートをかぶせるとかあるいはシート6を裏返す等して、
上からローラ等で適当に加圧しcに示す如く各素子41
,41・ ・・・・に分離する。前述した如く、ガ
リウム燐においてはこの工程で割れた所にはバリ8,8
・・・ ・・・・が生じる。次にシート6を機械的に
四方又は全周方向に引張る(必要とあれば専用の治具が
市販されているからそれを利用すればよいが円形の台座
を用いると容易に行なえる)と、dに示す如シート6が
のび、素子41,41・ ・・・はお互いに離れる
。このままエッチング液に浸漬し、特に工程bで生じた
機械的あるいは電気的な歪(いずれも洩れ電流の成因と
なるので発光効率が低下する)や切りくずの除去しきれ
なかつたもの、および工程cで生じたバリ8,8・・・
・・・・を溶解除去させる。エッチング液はよく知
られているように種類によつて、半導体結晶の成長方位
により蝕刻速度が異なる上、特に突出部や何らかの歪を
有する所は速く蝕刻されるので、エッチング液の薬剤を
半導体結晶の材質と成長方位にあわせてうまく選べは表
面に被覆を設けなくとも切断面のみをエッチングする事
ができる。エッチング条件は素子のエッチングが終了す
るための温度及び時間を基準とする。eはエッチング終
了後の状態をあられす図で、左半分は本発明にとつて最
も好ましいもの、右半分一は好ましくないものを図示し
た。左半分では、エッチングにより貼着剤5の貼着力が
弱められており素子41,41・ ・・・はまだ
シート6に貼着しているが、ピンセットやコレットで容
易に離脱できる状態にある。この時露出した貼着剤はお
.おむね溶解している。一方右半分ては貼着剤5は変質
したりあるいは素子4「が既にシート6から離脱してお
り、最も好ましくないのは図示していないが、貼着剤5
の貼着力が全く衰えない状態にある。上記の工程におい
て、ウェハ4の一方の電極2がウェハ全面でつながつて
いると、aの工程でウェハ4をシート6に貼着する時、
ウェハ4の周縁の一部に導電性接着剤等を塗布しておく
事により、下側となつている電極の端子出しができる。
従つてbの工程で各素子が独立した時にプローバー等に
より全数検査を行なう事もできる。この時にはダイシン
グ溝7,7・・・ ・・・はPN接合1より深けれ
ばよいから、持ち運びや検査器のセットに不便を生ずる
事があれば一度は浅く切り検査後深く切るという2段階
にしてもよい。ウェハ4は直径50Tr$L厚さ400
P7T1.のものを用い、素子41,41・・・ ・
・・・は一辺が300μmlになるように切断分離した
又、エッチング液はガリウム燐用エッチング液(H2S
O4+H2O+H2O2)と過酸化水素水(H2O2)
の2種類を用い、それぞれ常温および加熱又は煮沸の条
件を与えた。実験第1群従来例の確認として一般に半導
体エキスパンド用として市販されているシート(例えは
TR−J,.TR−10−B..TR−K(いずれも商
品名)で上記実験を行なつた。
これらのシートでは貼着力゛は1乃至5k9/25萌と
強く、いずれもエッチングあるいは煮沸エッチング程度
では貼着剤がやや白濁するのみで強い貼着力を維持し続
けた。従つてエッチング終了後素子を取ろうとすると極
めて困難で、強い力を加えると素子が欠けたりシートが
破けたりしたので本発明には利用できない。実験第2群
耐酸性物質をシート材料に用いたポリエステルテープ、
ダンプロンテープ、ポリオレフィン系テープを用いて実
験したところ、ポリエステルテープは高温エッチングで
貼着剤が脆質化し、ダンプロンテープは乾燥中に貼着剤
や時にはシートにもひび割れが生じ、さらにポリオレフ
ィン系テープではエッチング中に素子がシートから離脱
をはじめた。
従つていずれも好ましいものではない。実験第3群金属
の表面保護用シートであるSPV−224(商標、日東
電工)を用いた所煮沸エッチングで貼着剤がやや白濁し
たが異常はなく、エッチング後は真空コレットで容易に
素子を取り上げる事ができた。
これと同様の効果を求めてTH−25(商標一ツカサ商
会)で実験したがH2O2煮沸エッチングで貼着剤が白
濁し粘着力はそれほど低下していなかつた。これらの実
験をもとにシートを検討した結果次のような傾向が分か
つた。
シート材質は塩化ビニルでもポリエステルでもよいが、
シート材質と貼着剤の材質との相互関係が大きく影響す
るので塩化ビニルをシート材質としアクリル系接着剤を
貼着剤を選ぶのがよい。但し、アクリル系感圧接着剤は
好ましくないものが多い。伸び率(破断時)は塩化ビニ
ルをシート材質に選べば概ね200%あるので充分であ
る。貼着力は150乃至600y/2577rIn程度
で弱耐酸性のものが好ましい。尚、切断の時(図のbの
工程)で刃の厚みが厚く、ダイシング溝7,7・・・・
・・の広さが充分なとき(例えばシリコン半導体
等の場合)はシート6を引張る(図のdの工程)のは不
要てあるから伸び率は小さくてよい。以上の如く本発明
は、半導体ウェハをシート上に貼着し、その後半導体ウ
ェハを複数の半導体素子に切断分割し、そのままあるい
はシートを引張つてのばしてからエッチング液に浸漬し
て半導体素子の切断面をエッチングすると共に、シート
に付着している貼着剤の貼着力を弱め、エッチング終了
後はシートに貼着している半導体素子をシートから離脱
しやすいようにならしめたものであるから、エッチング
後の溶剤が不要で工程が簡素となり、検査工程やダイレ
クトマウント法等の自動化が行ないやすい半導体ウェハ
の分割方法が提供できる。
【図面の簡単な説明】
図は本発明の実験に用いた半導体ウェハの分割方法の各
工程を示す説明図である。 4・・・・・・ウェハ、5・・・・・・貼着剤、6・・
・・・・シート、7・・・・・・ダイシング溝、41,
41・ ・・,41″・・・・素子。

Claims (1)

  1. 【特許請求の範囲】 1 半導体ウェハを弱耐酸性貼着剤を有するシート上に
    貼着し、その後半導体ウェハを複数の半導体素子に切断
    分割し、そのままあるいはシートを引張つてのばしてか
    ら半導体を蝕刻しかつシートの貼着剤に作用するエッチ
    ング液に浸漬して、半導体素子の切断面のエッチングす
    ると共にシートに付着している貼着剤の貼着力を弱め、
    エッチング終了後はシートに貼着している半導体素子を
    シートから離脱しやすいようにならしめた事を特徴とす
    る半導体ウェハの分割方法。 2 前記シートはアクリル系接着剤を有する塩化ビニル
    系のものからなる事を特徴とする前記特許請求の範囲第
    1項記載の半導体ウェハの分割方法。
JP55010791A 1980-01-30 1980-01-30 半導体ウエハの分割方法 Expired JPS6048104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55010791A JPS6048104B2 (ja) 1980-01-30 1980-01-30 半導体ウエハの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55010791A JPS6048104B2 (ja) 1980-01-30 1980-01-30 半導体ウエハの分割方法

Publications (2)

Publication Number Publication Date
JPS56107563A JPS56107563A (en) 1981-08-26
JPS6048104B2 true JPS6048104B2 (ja) 1985-10-25

Family

ID=11760156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55010791A Expired JPS6048104B2 (ja) 1980-01-30 1980-01-30 半導体ウエハの分割方法

Country Status (1)

Country Link
JP (1) JPS6048104B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE55238B1 (en) * 1983-08-03 1990-07-04 Nat Starch Chem Corp Carrier film with conductive adhesive for dicing of semiconductor wafers
JPH0616524B2 (ja) * 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
US5179035A (en) * 1989-09-15 1993-01-12 U.S. Philips Corporation Method of fabricating two-terminal non-linear devices
US5762744A (en) * 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
US5413659A (en) * 1993-09-30 1995-05-09 Minnesota Mining And Manufacturing Company Array of conductive pathways
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures

Also Published As

Publication number Publication date
JPS56107563A (en) 1981-08-26

Similar Documents

Publication Publication Date Title
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US3897627A (en) Method for manufacturing semiconductor devices
US3152939A (en) Process for preparing semiconductor members
US5185295A (en) Method for dicing semiconductor substrates using a laser scribing and dual etch process
US20030077878A1 (en) Method for dicing a semiconductor wafer
JPH025447A (ja) 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造
WO2007015354A1 (ja) 光電変換素子の製造方法および光電変換素子
JP2004165227A (ja) Iii族窒化物系化合物半導体素子の製造方法
US4033027A (en) Dividing metal plated semiconductor wafers
JP3166122B2 (ja) ワークプレートを使用して結晶を切断する方法
JPS6048104B2 (ja) 半導体ウエハの分割方法
US4126931A (en) Method of passivating high-voltage power semiconductor devices
JP4911883B2 (ja) 光電変換素子の製造方法
JPS58138086A (ja) 半導体デバイスの製造方法
JP2006156567A (ja) 表面保護テープおよび半導体装置の製造方法
JPS6323334A (ja) 半導体素子処理方法
JPH0974076A (ja) 発光半導体ウエハの個別分離方法
JPH01108008A (ja) 半導体ウェハの切断方法
JPH03245536A (ja) 半導体装置の製造方法
JPH0447960Y2 (ja)
JPS6156434A (ja) 半導体基板の切り出し方法
JPS5840840A (ja) 半導体装置およびその製造方法
JPH04340251A (ja) 半導体装置の製造方法
JPS61268031A (ja) 半導体装置の製造方法
JPH0444335A (ja) 半導体装置の製造方法