JPS58138086A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPS58138086A JPS58138086A JP57020399A JP2039982A JPS58138086A JP S58138086 A JPS58138086 A JP S58138086A JP 57020399 A JP57020399 A JP 57020399A JP 2039982 A JP2039982 A JP 2039982A JP S58138086 A JPS58138086 A JP S58138086A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- wafer
- laser
- cleavage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハー上に構成された多数の半導体デ
バイスをへき開により分離する半導体デバイスの製造方
法に関する。
バイスをへき開により分離する半導体デバイスの製造方
法に関する。
第１図は従来の半導体レーザのへき開方法を説明する図
である。１はレーザ用半導体ウェハー。
である。１はレーザ用半導体ウェハー。
２はレーザ用ストライプ構造、３は微小な傷口。
４は活性層、５は銅板、６はへき開用円柱治具である。
一般に、半導体ウェハー上に多数構成されている半導体
デバイスを個々の半導体デバイスに分離する方法の１つ
にへき開法がある。このへき開法は特に半導体レーザに
はへき開断面を共娠器として利用するので不可欠である
。このへき開法について半導体レーザへの応用を例とし
て説明する。
デバイスを個々の半導体デバイスに分離する方法の１つ
にへき開法がある。このへき開法は特に半導体レーザに
はへき開断面を共娠器として利用するので不可欠である
。このへき開法について半導体レーザへの応用を例とし
て説明する。
従来の半４本レーザのへき開法では、第１図に示すよう
に、へき開直前まで完成したレーザ相半４体ウェハー１
を飼犬ば銅板５に貼り付けた後へき開開始点を与えるた
めに微小な傷口（以下、傷口とい５）乙なダイヤモンド
スクライバ等テレーザ用半導体ウェハー１上に形成する
。その後、この鋼板５Ｇ−へき開用円柱治具６に押し当
てて傷口３の付近に引張応力を集中させレーザ用半導体
ウェハー１のへき開を起させ１個々の半導体デバイスに
分離する。この従来のへき開法は次の欠点がある。
に、へき開直前まで完成したレーザ相半４体ウェハー１
を飼犬ば銅板５に貼り付けた後へき開開始点を与えるた
めに微小な傷口（以下、傷口とい５）乙なダイヤモンド
スクライバ等テレーザ用半導体ウェハー１上に形成する
。その後、この鋼板５Ｇ−へき開用円柱治具６に押し当
てて傷口３の付近に引張応力を集中させレーザ用半導体
ウェハー１のへき開を起させ１個々の半導体デバイスに
分離する。この従来のへき開法は次の欠点がある。
（１） へき開を起しやすくするためにレーザ用半導
体ウェハー１な極めて薄くしておかねばならないので、
レーザ用半導体ウェハー１が取扱い中に′極めて割れや
すく、不必要な部分で分離されてしまう。これが生産性
な向上する障害となる。
体ウェハー１な極めて薄くしておかねばならないので、
レーザ用半導体ウェハー１が取扱い中に′極めて割れや
すく、不必要な部分で分離されてしまう。これが生産性
な向上する障害となる。
（２）鋼板５全１曲げることによって応力を加えるので
、レーザ用半導体ウェハー１の各部分に不必要なひずみ
応力が発生してしまへ。この応力が半導体デバイスの特
性に悪影響な与える。
、レーザ用半導体ウェハー１の各部分に不必要なひずみ
応力が発生してしまへ。この応力が半導体デバイスの特
性に悪影響な与える。
本発明の目的は、半導体デバイスに不必要な応力を加え
ることなく確実に半導体ウェハーをへき開でき、そのた
め生産性な向上できる半導体デバイスの製造方法な提供
することである。
ることなく確実に半導体ウェハーをへき開でき、そのた
め生産性な向上できる半導体デバイスの製造方法な提供
することである。
以下に図面を参照して本発明について詳細に説明する。
第２図は本発明の半導体デバイスの製造方法の実施例な
示す図である。１ないし４は第１図と同様であり、７．
９及び１２はへき開断面、８はシリコ／ウェハー、１０
は電極、１１はへき開用溝。
示す図である。１ないし４は第１図と同様であり、７．
９及び１２はへき開断面、８はシリコ／ウェハー、１０
は電極、１１はへき開用溝。
１６は半導体レーザ素子である。第１の半導体ウニ・・
−であるレーザ用字導体ウエノ・−１は例えば３５０、
ｇｍ程度の十分な厚さを持っており、取扱い中に割れる
心配のない状態にある。第２の半導体ウェハーであるシ
リコンウェハー８は極めて電気伝導度の高いものを使用
し、その両面に金属電極１０を取り付けて合金化し、更
に一方の面には化学エツチング防止膜な取り付けておく
。貼り付けな行なうための接着材は、導電ペーストある
いははんだ等の！気伝導度の良い材料であって合金化工
程に耐えるもので慶、ればどんなものでも使用できる。
−であるレーザ用字導体ウエノ・−１は例えば３５０、
ｇｍ程度の十分な厚さを持っており、取扱い中に割れる
心配のない状態にある。第２の半導体ウェハーであるシ
リコンウェハー８は極めて電気伝導度の高いものを使用
し、その両面に金属電極１０を取り付けて合金化し、更
に一方の面には化学エツチング防止膜な取り付けておく
。貼り付けな行なうための接着材は、導電ペーストある
いははんだ等の！気伝導度の良い材料であって合金化工
程に耐えるもので慶、ればどんなものでも使用できる。
第２図（ａｔに示すように、活性層４の側の表面の加工
なすべて完了したレーザ用半導体ウェハー１に、必要な
間隔？もってダイヤモンドスクライバ等で微小な傷口３
を形成する。次に、第２図（ｂｌに示すよちに、レーザ
用半導体ウェハー１の１方のへき開断面７とシリコンウ
ェハー８の一方のへき開断面９とが平行になるよ５にし
て、レーザ用半導体ウェハー１とシリコンウニ・・−８
とを貼り合わせる。レーザ用半導体ウェハー１は通常互
いに垂直な２方向のへき開方向な持つ面方位のウェー・
−が使用され゛るので１本実施例で使用しているように
シリコンウニ・・−８にも同じ性質のへき開時性を持つ
ウェハーを使用することがｗｌましい。シリ、 コンウ
ェハー８が互いに垂直な２方向のへき開方向をもつ場合
には、へき開断面９に垂直なへき開断面１２がレーザ用
半導体９エバー１上のレーザ用ストライプ構造２に平行
になるように貼り合わせてもよい。レーザ用ストライプ
構造２はへき開断面７と垂直になるように形成されてい
るので。
なすべて完了したレーザ用半導体ウェハー１に、必要な
間隔？もってダイヤモンドスクライバ等で微小な傷口３
を形成する。次に、第２図（ｂｌに示すよちに、レーザ
用半導体ウェハー１の１方のへき開断面７とシリコンウ
ェハー８の一方のへき開断面９とが平行になるよ５にし
て、レーザ用半導体ウェハー１とシリコンウニ・・−８
とを貼り合わせる。レーザ用半導体ウェハー１は通常互
いに垂直な２方向のへき開方向な持つ面方位のウェー・
−が使用され゛るので１本実施例で使用しているように
シリコンウニ・・−８にも同じ性質のへき開時性を持つ
ウェハーを使用することがｗｌましい。シリ、 コンウ
ェハー８が互いに垂直な２方向のへき開方向をもつ場合
には、へき開断面９に垂直なへき開断面１２がレーザ用
半導体９エバー１上のレーザ用ストライプ構造２に平行
になるように貼り合わせてもよい。レーザ用ストライプ
構造２はへき開断面７と垂直になるように形成されてい
るので。
前述の２つの方法は同一の結果が得られる。この際に、
第２図ｔｂｌにクロスハツチノブで示すよ５に。
第２図ｔｂｌにクロスハツチノブで示すよ５に。
レーザ用半導体ウェー・−１の傷口３を構成した一部分
が外部からみえるように１７て、前述のように貼り付け
ればへき開を起させるべき位置が常に確認でき１作業性
が良い。次に、第２図（ｂｌに示す状態のまへ、レーザ
用字導体つエノ・−１の裏面から化学エツチングをはと
こして７一ザ用半導体ウェハー１の厚さを薄くしてへき
開を生じやすくする。
が外部からみえるように１７て、前述のように貼り付け
ればへき開を起させるべき位置が常に確認でき１作業性
が良い。次に、第２図（ｂｌに示す状態のまへ、レーザ
用字導体つエノ・−１の裏面から化学エツチングをはと
こして７一ザ用半導体ウェハー１の厚さを薄くしてへき
開を生じやすくする。
この時、裏面のみをエツチングするには選択性エツチン
グ液を用いてもよいし前記エッチフグ防止膜を使用して
もよい。または、研磨によって薄くする方法も使用可能
である。以上のように１本発明では、厚いシリコンウエ
ノ・−８にレーザ用半導体ウェハー１を貼り付けた状態
で７一ザ用半導体ウェハー１を薄くすればよいので、レ
ーザ用半導体ウェハー１の不必要な場庚でへき開を生じ
る心配がなく、取扱いが極めて容易になる。
グ液を用いてもよいし前記エッチフグ防止膜を使用して
もよい。または、研磨によって薄くする方法も使用可能
である。以上のように１本発明では、厚いシリコンウエ
ノ・−８にレーザ用半導体ウェハー１を貼り付けた状態
で７一ザ用半導体ウェハー１を薄くすればよいので、レ
ーザ用半導体ウェハー１の不必要な場庚でへき開を生じ
る心配がなく、取扱いが極めて容易になる。
前記エンチング工程な経た後化学的おるいは物理的方法
によってエンチング防止膜な取り除いたうえで、第２図
（ｃ）に示すように、Ｖ−ザ用半導体ウェハー１の裏面
に電極１０を蒸着し合金化する。
によってエンチング防止膜な取り除いたうえで、第２図
（ｃ）に示すように、Ｖ−ザ用半導体ウェハー１の裏面
に電極１０を蒸着し合金化する。
この後、第２図（ｄｉに示すよへに、ダイ、シングツ−
等を用いて予め形成【、である傷口乙の位置にあわせて
、へき開断面９と平行になるよ５にシリコンウェハー８
をへき開するための溝１１を形成する。
等を用いて予め形成【、である傷口乙の位置にあわせて
、へき開断面９と平行になるよ５にシリコンウェハー８
をへき開するための溝１１を形成する。
シリコンウェハー８に形成する溝１１の深さを調整する
ことによってこのシリコンウエノＳ−１へき開する時に
必要な力が変化するので、レーザ用半導体ウェハ−１に
へき開を生ぜしめる時に発生する衝撃力の大きさを調整
することができる。従って、シリ・コノウェハー８に形
成する溝１１の深さを調整することにより材料に応じた
最適のへき開条件な決定できる。
ことによってこのシリコンウエノＳ−１へき開する時に
必要な力が変化するので、レーザ用半導体ウェハ−１に
へき開を生ぜしめる時に発生する衝撃力の大きさを調整
することができる。従って、シリ・コノウェハー８に形
成する溝１１の深さを調整することにより材料に応じた
最適のへき開条件な決定できる。
ソノ後、第２図（ｅ）に示すように、シリコンウェハー
８に力を加えることにより溝１１よりへき開す生ぜしめ
、このシリコンウェハー８にへき開が発生した時の衝撃
力によって同時にレーザ用半導体ウェハー１にもへき開
な生じさせる。レーザ用半導体ウェー・−１は非常に薄
いので極めて容易にへき開が生じる。また、大部分の力
はシリコンウェハー８に加わりへき開の瞬間を除いてレ
ーザ用半導体ウェハー１には不必要な力が加わらないの
で、完成後の半導体素子に悪影響が及ぶことはない。へ
き開した後に、第２図（ｆｌに示すように、ダイシ／グ
ツ−等を用いてレーザ用半導体ウェハ−１ｆ個々のレー
ザ素子に分離し、半導体レーザ素子１６が完成する。こ
の時、残ったシリコンウェハー８の一部はそのまヘマウ
ントとして用いることができる。レーザ素子１３を直接
ヘッダーに取付ける場合にはシリコンウェハー８の一部
は放熱器として作用し、半導体レーザ素子１３の性能を
改善することに役立つ。尚、第２図（ｆ）で昧、実際に
はかくれて見えない部分も理解な容易にするため点線で
示されている。
８に力を加えることにより溝１１よりへき開す生ぜしめ
、このシリコンウェハー８にへき開が発生した時の衝撃
力によって同時にレーザ用半導体ウェハー１にもへき開
な生じさせる。レーザ用半導体ウェー・−１は非常に薄
いので極めて容易にへき開が生じる。また、大部分の力
はシリコンウェハー８に加わりへき開の瞬間を除いてレ
ーザ用半導体ウェハー１には不必要な力が加わらないの
で、完成後の半導体素子に悪影響が及ぶことはない。へ
き開した後に、第２図（ｆｌに示すように、ダイシ／グ
ツ−等を用いてレーザ用半導体ウェハ−１ｆ個々のレー
ザ素子に分離し、半導体レーザ素子１６が完成する。こ
の時、残ったシリコンウェハー８の一部はそのまヘマウ
ントとして用いることができる。レーザ素子１３を直接
ヘッダーに取付ける場合にはシリコンウェハー８の一部
は放熱器として作用し、半導体レーザ素子１３の性能を
改善することに役立つ。尚、第２図（ｆ）で昧、実際に
はかくれて見えない部分も理解な容易にするため点線で
示されている。
以上、実施例として半導体レーザ素子の製造工程を用い
て本発明につい℃説明したが、へき開を用いて製造でき
る他の半４体デバイスに対しても本発明の方法を応用で
きることは言うまでもない。
て本発明につい℃説明したが、へき開を用いて製造でき
る他の半４体デバイスに対しても本発明の方法を応用で
きることは言うまでもない。
また、シリコ／ウェー・−８の代りに、へき開な生じる
結晶性ウェハーで導電性のものであれば何でも使用でき
る。例えば、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ 等通常の半
導木琴結晶であれは何でも使用できる。
結晶性ウェハーで導電性のものであれば何でも使用でき
る。例えば、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ 等通常の半
導木琴結晶であれは何でも使用できる。
更に、前述の実施例では、導電性シリコンウェハー８？
使用し、完成後にそのまへマウントとして使用し、だが
、前述の貼り付は工程の前にレーザ用半導体ウェハー１
とシリコンウェハー８との間に例えば熱軟化性の樹脂等
？挿入し、完成後に加熱することによりシリコンウェハ
ー８・とレーザ用半導体ウェハー１とを分離できるよう
にすることも容易に実施できる。この場合には、前述の
合金化処理は完成後“に行なえばよい。
使用し、完成後にそのまへマウントとして使用し、だが
、前述の貼り付は工程の前にレーザ用半導体ウェハー１
とシリコンウェハー８との間に例えば熱軟化性の樹脂等
？挿入し、完成後に加熱することによりシリコンウェハ
ー８・とレーザ用半導体ウェハー１とを分離できるよう
にすることも容易に実施できる。この場合には、前述の
合金化処理は完成後“に行なえばよい。
本ｉ明の効果としては、半導体レーザ素子のへき開が極
めて容易かつ一確実に行なえそのため歩留りが良く優れ
た生産性が得られること、完成後のレーザ素子に悪影響
を与える８１１以上の力をへき開工程で加える必要がな
くそのため良好な特性の半導体デバイスを製造できるこ
と等がある。
めて容易かつ一確実に行なえそのため歩留りが良く優れ
た生産性が得られること、完成後のレーザ素子に悪影響
を与える８１１以上の力をへき開工程で加える必要がな
くそのため良好な特性の半導体デバイスを製造できるこ
と等がある。
第１図は従来のレーザ用半導体ウェハーのへき開方法を
示す図、第２図は本発明の半導体デバイスの製造方法の
実施例を示す図である。 １：レーザ相半導体ウエノ・−２：レーザ用ストライプ
構造６：微小な傷口 ４：活 性 層５：
銅 板 ６：へき開用円柱治具７：レ
ーザ相半導体ウエノ・−のへき開断面８：シリコンウエ
ノヘ−９，１２ニジｌ］コンウエノ九−のへきｍ１０：
ｔ 極 １１：へき開用溝１３：半導
体レーザ素子 ｊｌ、２［２］ （Ｂ） 夷２図 （Ｃ） Ｉ
示す図、第２図は本発明の半導体デバイスの製造方法の
実施例を示す図である。 １：レーザ相半導体ウエノ・−２：レーザ用ストライプ
構造６：微小な傷口 ４：活 性 層５：
銅 板 ６：へき開用円柱治具７：レ
ーザ相半導体ウエノ・−のへき開断面８：シリコンウエ
ノヘ−９，１２ニジｌ］コンウエノ九−のへきｍ１０：
ｔ 極 １１：へき開用溝１３：半導
体レーザ素子 ｊｌ、２［２］ （Ｂ） 夷２図 （Ｃ） Ｉ
Claims (1)
- 【特許請求の範囲】 ＋１１ 多数の半導体デバイスが表面上に構成されて
いる第１の半導体ウニ・・−に第２の半導体ウニ・・−
？貼り付ける工程と、前記第２の半導体ウエノ・−にそ
の厚さよりも浅い深さを有し所定のへき開方向に平行な
複数の溝を構成する工程と、前記第２の半導体ウェハー
に力を加えて前記第２の半導体ウニ・・−をへき関しこ
の衝撃力により前記第１の半導体ウェハーを同時にへき
開する工程とから成ることを特徴とする半導体デバイス
の製造方法。 （２１（１）において、前記貼り付ける工程の後に、第
１の半導体ウェハーのへき開を容易にするために。 裏面からの化学エツチングあるいは研磨により前記第１
の半導体ウェハーな薄くする工程を含むことを特徴とす
る半導体デバイスの製造方法。 （３１（１）において、前記貼り付ける工程の前に前記
第１の半導体ウェハーと前記第２の半導体ウニ／％＋＋
との間に後に容易に除去できる材料を介挿する工程と、
半導体デバイス完成後に前記材料を除去することにより
前記第１の半導体ウェハーと前記第２の半導体ウェハー
とを分離する工程とを含むことを特徴とする半導体デバ
イスの製造方法。 （４） （１１において、前記貼り付ける工程が、多
数の半導体デバイスが構成されている第１の半導体ウェ
ハーの表面の一部が外部から見える状態で該表面と前記
第２の半導体ウェハーとが貼り付けられる工程から成る
ことを特徴とする半導体デバイスの製造方法− （５１（１１において、半導体デバイス完成後に前記第
２の半導にウェハーを半導体デバイスのマウント。 とじてそのま〜使用するために、前記貼り付ける工程の
前に前記第２の半導体ウェハーとして電気伝導度の良い
半導体な準備する工程と、前記第２の半導体ウェー・−
に必要な電極を形成する工程と。 電気伝導度の良い材料を用いて前記第１の半導体ウェハ
ーと第２の半導体ウエノ・−とを貼り付ける工程な含む
ことな特徴とする半導体デバイスの製遣方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020399A JPS58138086A (ja) | 1982-02-10 | 1982-02-10 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020399A JPS58138086A (ja) | 1982-02-10 | 1982-02-10 | 半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58138086A true JPS58138086A (ja) | 1983-08-16 |
Family
ID=12025937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57020399A Pending JPS58138086A (ja) | 1982-02-10 | 1982-02-10 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138086A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926784A2 (en) * | 1997-12-27 | 1999-06-30 | Hewlett-Packard Company | Method of fabricating opto-electronic devices |
| JP2002343995A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 集積型薄膜素子およびその製造方法 |
| JP2010045076A (ja) * | 2008-08-08 | 2010-02-25 | Sanyo Electric Co Ltd | 発光素子の形成方法 |
| JP2013009015A (ja) * | 2012-10-10 | 2013-01-10 | Sony Corp | 集積型薄膜素子の製造方法 |
| JP2013009016A (ja) * | 2012-10-10 | 2013-01-10 | Sony Corp | 集積型薄膜素子の製造方法 |
| WO2014026951A1 (de) * | 2012-08-13 | 2014-02-20 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiter-laserelements und halbleiter-laserelement |
| DE112013006065B4 (de) * | 2012-12-18 | 2019-04-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement |
-
1982
- 1982-02-10 JP JP57020399A patent/JPS58138086A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926784A2 (en) * | 1997-12-27 | 1999-06-30 | Hewlett-Packard Company | Method of fabricating opto-electronic devices |
| EP0926784A3 (en) * | 1997-12-27 | 2000-06-14 | Hewlett-Packard Company | Method of fabricating opto-electronic devices |
| JP2002343995A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 集積型薄膜素子およびその製造方法 |
| JP2010045076A (ja) * | 2008-08-08 | 2010-02-25 | Sanyo Electric Co Ltd | 発光素子の形成方法 |
| WO2014026951A1 (de) * | 2012-08-13 | 2014-02-20 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiter-laserelements und halbleiter-laserelement |
| JP2015529020A (ja) * | 2012-08-13 | 2015-10-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体レーザ素子を製造する方法および半導体レーザ素子 |
| US9450376B2 (en) | 2012-08-13 | 2016-09-20 | Osram Opto Semiconductors Gmbh | Method of producing a semiconductor laser element, and semiconductor laser element |
| DE102012107409B4 (de) | 2012-08-13 | 2022-06-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiter-Laserelements |
| JP2013009015A (ja) * | 2012-10-10 | 2013-01-10 | Sony Corp | 集積型薄膜素子の製造方法 |
| JP2013009016A (ja) * | 2012-10-10 | 2013-01-10 | Sony Corp | 集積型薄膜素子の製造方法 |
| DE112013006065B4 (de) * | 2012-12-18 | 2019-04-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US20030094674A1 (en) | Semiconductor wafer | |
| JP2004053850A (ja) | デバイスチップの製造方法 | |
| JPS58138086A (ja) | 半導体デバイスの製造方法 | |
| JPS63261851A (ja) | 半導体素子の製造方法 | |
| JPH04262589A (ja) | 光半導体装置の製造方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| JP3379518B2 (ja) | 圧電素子の製造方法 | |
| JP4186581B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3272766B2 (ja) | ガンダイオードの製造方法 | |
| JPH0897496A (ja) | 半導体レーザ及びその製造方法 | |
| JP2001023947A (ja) | 半導体基板のエッチング方法、半導体薄膜の製造方法および半導体基板保持装置 | |
| JPH03159153A (ja) | 半導体基板の分割方法 | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| JPS5936923A (ja) | ウエハ補強法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 | |
| JPH08316174A (ja) | ガラス付き半導体ウエハの切断方法 | |
| JPH01248682A (ja) | 半導体装置の製造方法 | |
| JPH03166750A (ja) | 半導体装置の製造方法 | |
| JPH10247629A (ja) | 半導体ウエハの製造方法及び半導体ウエハ並びにこの半導体ウエハを用いた太陽電池 | |
| JPS5840840A (ja) | 半導体装置およびその製造方法 | |
| JPH02218109A (ja) | 珪素層を絶縁層に形成する方法 | |
| JP2004200432A (ja) | 半導体装置及びその製造方法 | |
| JPS59232475A (ja) | 半導体素子の製造方法 | |
| JPS61201508A (ja) | 圧電振動子ウエハ |