JPH03166750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03166750A JPH03166750A JP1304908A JP30490889A JPH03166750A JP H03166750 A JPH03166750 A JP H03166750A JP 1304908 A JP1304908 A JP 1304908A JP 30490889 A JP30490889 A JP 30490889A JP H03166750 A JPH03166750 A JP H03166750A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- gaas
- semiconductor
- fixing tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000010453 quartz Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＧａＡｓ半導体基板を用いた電力増幅用の半
導体装置の製造における半導体基板を分割する方法に関
するものである。
導体装置の製造における半導体基板を分割する方法に関
するものである。
ＧａＡｓ半導体基板を用いた電力増幅用の半導体装置で
ある、ショットキー接合型電界効果トランジスタ（以下
、ＦＥＴと略す）は、半導体装置から多量の熱を放散す
るために、熱伝導の悪いＧａＡｓ基板を数十μｍまで薄
く削り、かつその裏面には熱伝導のよい金属（数十μｍ
以上の厚さ）を設けている。
ある、ショットキー接合型電界効果トランジスタ（以下
、ＦＥＴと略す）は、半導体装置から多量の熱を放散す
るために、熱伝導の悪いＧａＡｓ基板を数十μｍまで薄
く削り、かつその裏面には熱伝導のよい金属（数十μｍ
以上の厚さ）を設けている。
ＧａＡｓ半導体基板を用いた低雑音用ＦＥＴの従来の製
造工程は次のようなものであった。
造工程は次のようなものであった。
Ｇ ａ Ａ ｓ半導体からなる基板１１の表面上にゲー
ト電極ｌ２、ドレイン電極１３およびソース電極ｌ４を
形成し、次に基板ｌ１の裏面を削り１００μｍ程度の厚
さとする。（第２図（ａ））必要に応じて裏面に薄い金
属層ｌ５を形威して、裏面に固定テープ１６を貼付る。
ト電極ｌ２、ドレイン電極１３およびソース電極ｌ４を
形成し、次に基板ｌ１の裏面を削り１００μｍ程度の厚
さとする。（第２図（ａ））必要に応じて裏面に薄い金
属層ｌ５を形威して、裏面に固定テープ１６を貼付る。
基板ｌ１の表面にスクライブｌ７と呼ばれるひっかき傷
を形成する。〈第２図（ｂ））そのスクライブｌ７に沿
って基板１１を個々のＦＥＴ１１ａ〜１１ｄに分割する
。最後に、固定テープｌ６からＦＥＴ１１ａ〜ｌｉｄを
取外し、洗浄等を行う。
を形成する。〈第２図（ｂ））そのスクライブｌ７に沿
って基板１１を個々のＦＥＴ１１ａ〜１１ｄに分割する
。最後に、固定テープｌ６からＦＥＴ１１ａ〜ｌｉｄを
取外し、洗浄等を行う。
しかしながら、上記の従来の工程により電力増幅用ＦＥ
Ｔを製造した場合、次のような問題から製造歩留まりが
向上しない。
Ｔを製造した場合、次のような問題から製造歩留まりが
向上しない。
すなわち、ＧａＡｓ基板が数十μｍと薄いため、個々の
ＦＥＴに分割する前に基板を破損してしまう。加えて、
各ＦＥＴに分割するときに、比較的厚い金属層が基板に
ついているため、ＧａＡｓ基板は分割されても金属層が
完全に分割されない。また、ＦＥＴの大きさが２ｍｍ角
以上と大きいため、スクライブに沿わずに割れてしまう
ことも多い。
ＦＥＴに分割する前に基板を破損してしまう。加えて、
各ＦＥＴに分割するときに、比較的厚い金属層が基板に
ついているため、ＧａＡｓ基板は分割されても金属層が
完全に分割されない。また、ＦＥＴの大きさが２ｍｍ角
以上と大きいため、スクライブに沿わずに割れてしまう
ことも多い。
スクライブ以外の方法で基板を分割する方法として、ダ
イシングソーにより基板を機械的に切削加工して分割す
る方法もある。しかしこの場合は、ＧａＡｓ部分と金属
層部分では最適な切削条件が違っており、両者を同時に
最適な条件で切断することは困難である。
イシングソーにより基板を機械的に切削加工して分割す
る方法もある。しかしこの場合は、ＧａＡｓ部分と金属
層部分では最適な切削条件が違っており、両者を同時に
最適な条件で切断することは困難である。
本発明の目的は、電力増幅用ＦＥＴを製造において、歩
留まりよく薄い基板を分割する製造方法を提供すること
にある。
留まりよく薄い基板を分割する製造方法を提供すること
にある。
〔課題を解決するための手段］
本発明は、ＧａＡｓ半導体からなる基板の一主面（おも
て面）上に複数の半導体装置を構成する電極を形成する
工程、該一主面（おもて面）を貼り付け板に固定する工
程、該他の主面（うら面）上に切断領域を除いて金属層
を形成する工程、該切断領域の上記ＧａＡｓ半導体から
なる基板をエッチングにより除去し上記複数の半導体装
置を分離する工程、上記他の主面（うら面）上に固定テ
ープを貼り付ける工程、上記一主面（おもて面）の貼り
付け板への固定を取り去る工程、上記半導体装置を上記
固定テープから取り去る工程を順次行うことを要旨とす
るものである。
て面）上に複数の半導体装置を構成する電極を形成する
工程、該一主面（おもて面）を貼り付け板に固定する工
程、該他の主面（うら面）上に切断領域を除いて金属層
を形成する工程、該切断領域の上記ＧａＡｓ半導体から
なる基板をエッチングにより除去し上記複数の半導体装
置を分離する工程、上記他の主面（うら面）上に固定テ
ープを貼り付ける工程、上記一主面（おもて面）の貼り
付け板への固定を取り去る工程、上記半導体装置を上記
固定テープから取り去る工程を順次行うことを要旨とす
るものである。
貼り付け板に基板が固定された状態で分割されるので、
分割時の基板の破損がない。同時に、固定テープに転写
された状態で分割された半導体装置を取り扱うことがで
きるので、分割後の基板の破損がない。
分割時の基板の破損がない。同時に、固定テープに転写
された状態で分割された半導体装置を取り扱うことがで
きるので、分割後の基板の破損がない。
以下、本発明の実施例を第ｌ図により詳細に説明する。
ＧａＡｓ半導体基板１ （直径２インチ、厚さ４５０μ
ｍ）のおもて面に、高周波出力ＩＷ、櫛型構造のゲート
構造であり、ゲート長０． ５μｍのＦＥＴ（ショット
キー接合型電界効果トランジスタ）のゲート電極２、ド
レイン電極３およびソース電極４を形威する。なお、同
一基板１上には約６０００個のＦＥＴが形成されている
が、単純化して図示する。
ｍ）のおもて面に、高周波出力ＩＷ、櫛型構造のゲート
構造であり、ゲート長０． ５μｍのＦＥＴ（ショット
キー接合型電界効果トランジスタ）のゲート電極２、ド
レイン電極３およびソース電極４を形威する。なお、同
一基板１上には約６０００個のＦＥＴが形成されている
が、単純化して図示する。
この基板ｌのおもて面を、融点が約８０℃のワックス６
を用いて平坦な表面を有する直径３インチの石英板５（
貼り付け板）に密着して固定する。その後、基板１の厚
さ３０μｍとなるまでうら面を研磨加工により削る。
（第ｌ図（ａ）） ソース電極４をうら面で接続するために基板１を貫通す
るビアホール７ （直径１０μｍ）をエッチングにより
形成する。その後、うら面上に金属層８（金、厚さ３０
μｍ）を電気めっき法により形成する。ただし、この時
、個々の各ＦＥＴ１ａ Ｎｌｄの境界に相当する約ｌｏ
μｍ幅の領域（切断領域）１０はレジスト９で保謹され
ており、その部分は金属層８が形成されない。（第１図
（ｂ）） レジスト９を除去後、エッチングにより、切断領域１０
の基板部分を除去する。この時、ＧａＡｓ半導体基板１
のエッチング速度は金属層８のそれよりも十分に大きい
エッチング条件を選ぶことができるので、特別のマスク
などは必要ない。この切断領域１０を完全に除去するこ
とで基板１を各ＦＥＴ１ａ〜１ｄに分割することができ
る。なお、エッチングに反応性イオンエッチングを用い
ることで切断領域１０の幅を小さくすることができる。
を用いて平坦な表面を有する直径３インチの石英板５（
貼り付け板）に密着して固定する。その後、基板１の厚
さ３０μｍとなるまでうら面を研磨加工により削る。
（第ｌ図（ａ）） ソース電極４をうら面で接続するために基板１を貫通す
るビアホール７ （直径１０μｍ）をエッチングにより
形成する。その後、うら面上に金属層８（金、厚さ３０
μｍ）を電気めっき法により形成する。ただし、この時
、個々の各ＦＥＴ１ａ Ｎｌｄの境界に相当する約ｌｏ
μｍ幅の領域（切断領域）１０はレジスト９で保謹され
ており、その部分は金属層８が形成されない。（第１図
（ｂ）） レジスト９を除去後、エッチングにより、切断領域１０
の基板部分を除去する。この時、ＧａＡｓ半導体基板１
のエッチング速度は金属層８のそれよりも十分に大きい
エッチング条件を選ぶことができるので、特別のマスク
などは必要ない。この切断領域１０を完全に除去するこ
とで基板１を各ＦＥＴ１ａ〜１ｄに分割することができ
る。なお、エッチングに反応性イオンエッチングを用い
ることで切断領域１０の幅を小さくすることができる。
その後、金属層８の表面（すなわち、基板ｌのうら面）
に厚さ約２００μｍの固定テープ１１（古河電気工業社
製、ＵＣ− １ ８ ２ ７）を付着させる。この固定
テープ１ｌは合成樹脂製のテープ上に粘着剤が塗布され
ているもので、紫外線光の照射によりその付着力が低下
する特性を持っている。（第１図（Ｃ）） 石英板５および基板１を約９０℃の温水中に約１０分間
浸漬することによりワックス６が除去されて、ＦＥＴ１
ａ〜１ｄがそのうら面を固定テープ１ｌに固定された状
態で石英板５より取り外される。各ＦＥＴ１ａ〜１ｄは
有機洗浄後、固定テープ１１を伸展拡張することで各Ｆ
ＥＴ１ａ〜ｌｄ間の間隔を広げる。（第１図（ｄ））紫
外線光を照射して固定テーブ１ｌの粘着力を低下させて
から、ＦＥＴ１ａ〜１ｄをビンセットなどにより取り外
す。
に厚さ約２００μｍの固定テープ１１（古河電気工業社
製、ＵＣ− １ ８ ２ ７）を付着させる。この固定
テープ１ｌは合成樹脂製のテープ上に粘着剤が塗布され
ているもので、紫外線光の照射によりその付着力が低下
する特性を持っている。（第１図（Ｃ）） 石英板５および基板１を約９０℃の温水中に約１０分間
浸漬することによりワックス６が除去されて、ＦＥＴ１
ａ〜１ｄがそのうら面を固定テープ１ｌに固定された状
態で石英板５より取り外される。各ＦＥＴ１ａ〜１ｄは
有機洗浄後、固定テープ１１を伸展拡張することで各Ｆ
ＥＴ１ａ〜ｌｄ間の間隔を広げる。（第１図（ｄ））紫
外線光を照射して固定テーブ１ｌの粘着力を低下させて
から、ＦＥＴ１ａ〜１ｄをビンセットなどにより取り外
す。
以上の工程により基板を分割した場合の歩留まりは約９
８％であった。
８％であった。
なお、本実施例では貼り付け板として石英板を用いたが
、ＧａＡｓ半導体基板よりも大面積で充分に平坦な表面
であり、充分な剛性を持ったものであれば他のものでも
よい。また、固定テープは、ＦＥＴのうら面に対して充
分な付着力があり、伸展拡張できるものであればよい。
、ＧａＡｓ半導体基板よりも大面積で充分に平坦な表面
であり、充分な剛性を持ったものであれば他のものでも
よい。また、固定テープは、ＦＥＴのうら面に対して充
分な付着力があり、伸展拡張できるものであればよい。
〔発明の効果］
以上説明したように、本発明は、ＧａＡｓ半導体からな
る基板の一主面（おもて面）上に複数の半導体装置を構
或する電極を形成する工程、該一主面（おもて面）を貼
り付け板に固定する工程、該他の主面（うら面）上に切
断領域を除いて金属層を形成する工程、該切断領域の上
記ＧａＡｓ半導体からなる基板をエッチングにより除去
し上記複数の半導体装置を分離する工程、上記他の主面
（うら面）上に固定テープを貼り付ける工程、上記一主
面（おもて面）の貼り付け板への固定を取り去る工程、
上記半導体装置を上記固定テープから取り去る工程を順
次行うことことを要旨とするものである。
る基板の一主面（おもて面）上に複数の半導体装置を構
或する電極を形成する工程、該一主面（おもて面）を貼
り付け板に固定する工程、該他の主面（うら面）上に切
断領域を除いて金属層を形成する工程、該切断領域の上
記ＧａＡｓ半導体からなる基板をエッチングにより除去
し上記複数の半導体装置を分離する工程、上記他の主面
（うら面）上に固定テープを貼り付ける工程、上記一主
面（おもて面）の貼り付け板への固定を取り去る工程、
上記半導体装置を上記固定テープから取り去る工程を順
次行うことことを要旨とするものである。
したがって、本発明により、電力増幅用ＦＥＴを製造に
おいて、薄い基板を破損することなく高い歩留まりで個
々の半導体素子に分割することができる。
おいて、薄い基板を破損することなく高い歩留まりで個
々の半導体素子に分割することができる。
第１図は、本発明の一実施例であるＦＥＴの製造工程を
示した図、第２図は、従来のＦＥＴの製造工程を示した
図である。 図において、 ｌ・・・ＧａＡｓ半導体基板、 ２・・・ゲート電極、３・・・ドレイン電極、４・・・
ソース電極、 ５・・・石英板（貼り付け板）、 ６・・・ワックス、７・・・ビアホール、８・・・金属
層、９・・・レジスト １０・・・切断領域、１１・・・固定テープ。
示した図、第２図は、従来のＦＥＴの製造工程を示した
図である。 図において、 ｌ・・・ＧａＡｓ半導体基板、 ２・・・ゲート電極、３・・・ドレイン電極、４・・・
ソース電極、 ５・・・石英板（貼り付け板）、 ６・・・ワックス、７・・・ビアホール、８・・・金属
層、９・・・レジスト １０・・・切断領域、１１・・・固定テープ。
Claims (1)
- ＧａＡｓ半導体からなる基板の一主面上に複数の半導
体装置を構成する電極を形成する工程、該一主面を貼り
付け板に固定する工程、該他の主面上に切断領域を除い
て金属層を形成する工程、該切断領域の上記ＧａＡｓ半
導体からなる基板をエッチングにより除去し上記複数の
半導体装置を分離する工程、上記他の主面上に固定テー
プを貼り付ける工程、上記一主面の貼り付け板への固定
を取り去る工程、上記半導体装置を上記固定テープから
取り去る工程を順次行うことを特徴とした半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490889A JP2829064B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30490889A JP2829064B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166750A true JPH03166750A (ja) | 1991-07-18 |
| JP2829064B2 JP2829064B2 (ja) | 1998-11-25 |
Family
ID=17938747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30490889A Expired - Lifetime JP2829064B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829064B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544669A (ja) * | 1999-05-07 | 2002-12-24 | ギーゼッケ ウント デフリエント ゲーエムベーハー | スマートカードに組み込むための薄化チップ取扱方法 |
| WO2010035703A1 (ja) * | 2008-09-29 | 2010-04-01 | 電気化学工業株式会社 | 半導体部材製造方法及び粘着テープ |
| US9368405B2 (en) | 2014-01-31 | 2016-06-14 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device |
| JP2017157875A (ja) * | 2017-06-20 | 2017-09-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164336A (ja) * | 1986-12-26 | 1988-07-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1989
- 1989-11-27 JP JP30490889A patent/JP2829064B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164336A (ja) * | 1986-12-26 | 1988-07-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544669A (ja) * | 1999-05-07 | 2002-12-24 | ギーゼッケ ウント デフリエント ゲーエムベーハー | スマートカードに組み込むための薄化チップ取扱方法 |
| WO2010035703A1 (ja) * | 2008-09-29 | 2010-04-01 | 電気化学工業株式会社 | 半導体部材製造方法及び粘着テープ |
| US9368405B2 (en) | 2014-01-31 | 2016-06-14 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device |
| JP2017157875A (ja) * | 2017-06-20 | 2017-09-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829064B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455945B1 (en) | Semiconductor device having a fragment of a connection part provided on at least one lateral edge for mechanically connecting to adjacent semiconductor chips | |
| KR940022799A (ko) | 디엠디(dmd)를 절단한 후의 웨이퍼 처리방법 | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| US6214639B1 (en) | Method of producing a semiconductor device | |
| JPH03166750A (ja) | 半導体装置の製造方法 | |
| CN102163542A (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
| JPH0430558A (ja) | 半導体装置の製造方法 | |
| JPH0536825A (ja) | 半導体チツプの切り出し方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JPS63164336A (ja) | 半導体素子の製造方法 | |
| JPS6048104B2 (ja) | 半導体ウエハの分割方法 | |
| JPH05206267A (ja) | 半導体装置の製造方法 | |
| JPH10270387A (ja) | 半導体装置の製造方法 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| TWI783395B (zh) | 晶圓薄化方法 | |
| JPS5936923A (ja) | ウエハ補強法 | |
| JP2000223444A (ja) | 半導体製造方法 | |
| JPS6156434A (ja) | 半導体基板の切り出し方法 | |
| CN114093816A (zh) | 一种利用缓坡状背面进行igbt晶圆加工的方法 | |
| JPS5961073A (ja) | 半導体装置の製造方法 | |
| JPH0444335A (ja) | 半導体装置の製造方法 | |
| JP2859412B2 (ja) | 半導体装置の製造方法 | |
| JPH0222841A (ja) | 半導体装置の製造方法 | |
| JP3197884B2 (ja) | 実装方法 | |
| JPH03149911A (ja) | 弾性表面波素子の製造方法 |