JPH025447A - 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 - Google Patents

半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造

Info

Publication number
JPH025447A
JPH025447A JP63323187A JP32318788A JPH025447A JP H025447 A JPH025447 A JP H025447A JP 63323187 A JP63323187 A JP 63323187A JP 32318788 A JP32318788 A JP 32318788A JP H025447 A JPH025447 A JP H025447A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
wafer
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63323187A
Other languages
English (en)
Inventor
Richard Shyr
リチャード　シャイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JPH025447A publication Critical patent/JPH025447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体デバイスの製造方法ならびにその製
造方法に使用する可撓性ウェファに関するもので、特に
半導体整流器並びに高・低電圧半導体デバイスの製造方
法に関し、極めて低コストな製造技術を提供することに
ある。
［従来の技術］ 従来の半導体整流器の製造方法は、次のような工程によ
って製造されている。
第１に、シリコンウェファは、目的とする適用に望まし
いｐ−ｎ層をもつように拡散によってドープされる。
第２に、ウェファは　”ダイス”の技術て周知のように
、個々のチップをつくるため切断又は食刻（サンドブラ
スト）される。各チップは小ｐ−ｎ接合を形成するｐ−
ｎ層の部分を含んでいる。
切断操作は、ダイヤモンド刃をもつ円盤状鋸歯な用いて
行なう。この円盤状鋸歯は、ウェファの肉厚に約２／３
貫通して切断する０次に、ウェファを切断線に沿って個
々のチップに切断する。サンドブラスト工程は、ワック
スを用いて開始し、望ましいシリコンチップ形状のステ
ンレス鋼の抵抗素子をウェファの表面に接着する０次に
、サンドブラストは、ウェファを所望のチップに分割す
るため、抵抗素子の端の周囲のウェファを介し溝部をつ
くる。鋸歯切断操作による切断工程と、サントブラスト
工程は、シリコンチップの端を粗面に形成する。
第３に、銀メッキの銅盤は、電極を形成するため、個々
のシリコンチップの対向面に銀ハンダでハンダ付けされ
る。
第４に、電極化チップは、切断工程又はサントブラスト
工程のいづれかによって粗面にしたチップの側面を円滑
にするため化学エツチング処理を行なう。この化学エツ
チング工程では、個々の電極化したシリコンチップは、
ふつ化水素酸と、硝酸と、酢酸の混合物を含有するビー
カーの中に入れて、ビーカーを攪拌する。次に、電極化
チップを過酸化水素で水洗いし、付加的化学電解浴に浸
して、同タイプのリンス剤て水洗いする。
第５に、個々の電極化したチップを個々の金型に挿入し
て、シラスト樹脂（シラスト”（Ｓｉｌａｓｔｉｃ）は
ダウケミカル社の商標）等のシリコン樹脂を電極化した
チップ側面の周囲の金型に注入して、シリコンチップの
露出端を不活性にする。第６に、上記シラスト樹脂を加
熱により硬化する。
上記工程には、いくつかの問題点がある。第３工程から
第６エ程までの間に、シリコンチップ又は電極化された
チップは、個々に取扱かはねばならない個別の小片であ
る。個々のチップを金型に挿入する第５工程中は、特に
面倒て費用が高くつく、また、セルの極性が反対になり
、かつ対応するエラーかチップの次の利用で生じてしま
うという取扱い上のエラーか頻発する。その上、チップ
を電気的にテストすることは厄介である。なぜなら、そ
れらを互いに分離して、個別に取扱わねばならないから
である。
さらに、上述の従来製造方法の化学エッチング工程は、
いく・つもの浴に浸す必要かあり、電極とハンダからシ
リコンチップにいたるまで銀汚染となってしまう。汚染
は、電極か銀メッキされていない場合より深刻でないか
、かかる銀汚染は、最終製品の逆電流漏出電流と高温特
性を劣化させる。また、それぞれの銅電極に対する銀メ
ッキはコスト高となる６ ［発明の構ｆＲ，］ この発明は、特に多数の半導体デバイスの製造方法に関
するもの１゛、その製造方法は、半導体ウェファを基板
１４に配設し・１基板１−に配設した半導体ウェファを
多数のチ・シブに分割して、各チップ間に空間を形成し
・、チップ間の空間を、チップの端部に確実に接着かつ
その端部を不活性化する可撓性物質で充填ずろ、諸工程
からなるものである。この方法によれば、不活性化は、
好ましくは、ウェファ段階Ｔ−発生するのかよい。
さらに、個々のチップの接合エツチングは、隣接チップ
間の唯ＩＥり（換言すれば、■字形）溝をつくる機械的
溝切り等によりウェファをチップに分割し１次に、なお
ウェファ形状を保っているチップを化学的にエツチング
することにより行なわれる。
さらに、この発明に係る製造方法は、可撓的に接着した
チップを基板から分離し、そして、チップ端部の可撓性
接着・不活性物質の層を保持しなから、チップを互いに
分割させる工程を具える。
半導体ウェファを基板上に配設する工程は、ワックスの
仲介層によりウェファを基板に接着する工程からなるも
ので、ワックス（ｊ基板な可撓性接着チップから分離す
る工程中に溶解もし・〈は化学的に分解される。−１−
記製造方法により、シリコンチップは、チップを互いに
分離する工程まてグループとして取扱われる。このグル
ープ取扱いは、従来の製造方法の取扱いと比較して簡単
かつ費用は低廉である。さらに、チップ相互はかかる物
質により接着されるのて、極性のエラーを回避すること
かてきる。
この発明は、さらに上記製造方法によって得られる多数
チップ構造体を提供するものである。この多数チップ構
造体は、互いに離間した多数の半導体チップからなるも
ので、唯一の層内でチップを互いに接着するために適し
た樹脂て配設されている。このチップ構造体は、チ・ツ
ブの電気的特性を処理、テストするのに望ましい形状と
なっている。
この発明に係る半導体デバイスの製造方法の一実施例に
よれば、半導体ウェファを基板上に配設し、基板上に配
設し・た半導体ウェファを多数のチップに分割して、チ
ップ間に空間を形成し、さらに基板上に配設したチップ
の端をエツチングする、諸工程からなる。エツチングは
、複数の酸の配合て行なわれ、ウェファは耐酸性のワッ
クス仲介層により基板に配設することかできる。
［実施例］ 添付図面に基づき、この発明の実施例について説明する
。
第１図は、この発明に係る半導体デバイスの製造方法で
使用するウェファ構造体１０を示す。このウェファ構造
体１０は、ｐ−ｎ層をつくるため拡散によってドープさ
れる。シリコン（又は他の材料）ウェファ１２かうなる
ものである、ウエファ１２の両面は、電極１４と１６に
形成するためメッキ８される。実施例ては、このメッキ
は３段階工程て行なわれる。最初に、シリコンウェファ
の両面は、無電解法でニッケルメッキされる。次に、ニ
ッケル表面は、無電解法て金メッキされる。最後に、金
メッキ面は、電解法でさらに金メッキされる。この実施
例ては、電極１４と１６はウェファ１２の全面をおおう
。
第２図と第３図に示すこの発明に係る次の工程は、ワッ
クスなどの接着剤の仲介層によってウェファ１２をガラ
ス基板１８に接着するものである。これを実現するため
、ガラス基板は、真空チップつて押えられ、約１２５℃
に加熱される。次に、固形状のワックスか、基板の上に
載置され、加熱はワックスか溶融するまで保持される。
次にウェファ１２は溶融したワックスの頂部に載置され
、ワックス層か肉厚１−１０ミリになるまて押圧される
。最後に、基板とワックスとウエファ１２を冷却する。
留意すべき点は、形状は極小薄片（ｓｃａｌｅ）に引き
延ばされるものてない。そして、ガラス基板は電極１４
と１６より相当に肉厚のあるウェファ１２よりかなり厚
みがある。
次の工程は、第４図と第５図に示すとおり、ウェファ構
造体１０をセル３３に分割し、それによってシリコンウ
ェファはチップ２２に分割され、電極１４と１６はチッ
プ上の電極部１４”と１６′に分割される。チップは、
しかるべき適用に合致するよう寸法形成されており、上
述のｐ−ｎ層をもつ、この実施例では、溝部２４は、電
極１４と１６を介して全体的に、しかしワ・ンクス層２
０を介して部分的にのみカットするダイヤモンド刃の円
盤鋸歯によって１機械的に切削される。
このダイヤモンド刃は、傾斜溝の輪郭をもち、整流器、
又は、他の末端製品用の高放電電圧を発生させる。
この傾斜溝は、機械的に形成されているので、第４図に
示すウェファ／基板構造体を化学エツチング浴に浸し、
機械切削工程中多少粗面に形成したシリコンチップ２２
の側面を円滑にする。化学エツチング浴は、フッ化水素
酸、硝酸とリン酸が組成比４：８：３の混合液からなり
、浸液時間は、約４０秒である。その後、セル組成物を
非イオン水でみずあらいして、空気中て乾燥する。注目
すべき点は、この化学エツチング工程は、次のような理
由で従来の方法で用いた化学エツチング工程より極めて
迅速かつ簡単である。
第１に、この発明の金メッキは、混合液に対し不活性で
あり、それ故シリコンチップを清浄にするためいくつか
の浴とリンスに浸す必要はない。
また、汚染したエツチング混合液をトラップすることが
できる空隙を示すこの発明の工程てはハンダ層は存在し
ない。さらに、第４図の構造体は、先行技術の構造体よ
り層が少なく、傘状端部の表面は、先行技術のそれより
粗くはない。
この発明の他の実施例によれば、溝は化学エツチング法
によってカットされる。実施例では、この化学エツチン
グ法は、水酸化ナトリウム又は水酸化アンモニウム又は
エチレンシアメン基又は他の強酸基のいずれから構成し
、これを８０℃と略沸騰温度の間で加熱する。この化学
エツチング法は、所望のセルサイズに適したマスクを必
要とし、このマスクはウェファ１２上の個々の電極から
構成される。かかる電極は、ウェファ１２の頂部と底部
に酸化層をつくることにより形成される。この時、望ま
しいセルを区画する孔部は、ウェファ１２の一面の酸化
層の中に形成され、他面の全ての酸化物は全て除去され
る０次に、ウェファの露出部は、ニッケルてメッキされ
、次に金がニッケル層にメッキされる。最後に、酸化物
は緩衝されたＨＦ酸によって除去され１、ウェファをエ
ツチングして溝を形成する。
機械切断手段あるいは化学エツチング手段によって溝部
を形成した後、ＲＴＶシリコン樹脂２８を溝切りされた
ウェファ上にゴムローラーにより塗布する。かくて、こ
のシリコン樹脂は第６図に示すように溝部２４に充填さ
れる。ＲＴＶシリコン樹脂２８は、また電極部１４′を
被覆する。この塗布工程は、湿度１０％以下の窒素大気
中の室温で行なわれる。このゴムローラーは、８０デユ
ロメ一タ硬度をもつ、ＲＴＶシリコン樹脂２８は、酸化
鉄とアセトキシ−シランからなり、アセトキシ硬化メカ
ニズムを形成し、またウェファ１２への接着性を失うこ
となくかつ損傷することなく、少なくとも３５０℃、望
ましくは４００　”Ｃの温度に耐えうるタイプの樹脂で
ある。高温特性は、樹脂の酸化鉄分によって付与されて
いる。好ましいシリコンゴム化合物は、ダウケミカル社
によって製造された部品Ｎｏ、７１１７−１０５のＲＴ
Ｖである。また、他の望ましい樹脂は、商標（：ｅｍｕ
ｓｉｌＮＧ　：１８３０を持ち、東独、ヌンクリッッの
ケミーヴエルク社によって製造されたものである。
シリコン樹脂２８を塗布した後、触媒として湿気を含む
室温で約４８時間のあいだ硬化する。実施例では、湿気
触媒は２０％ないし５０％の相対湿度をもつ、かかる硬
化によりシリコン樹脂とシリコンチップ２２間に良好な
接着をもたらす。次に、電極１４°に接着するシリコン
樹脂２８層を除去する。このような除去は、シリコン樹
脂が金によく接着しない故に容易である。そして、かか
る除去は、簡単な消しゴムを用いて機械的緩衝工程によ
り実現できる。その結果は第７図に図示されている。
次の工程は、ガラス基板を除去して、第８図と第９図に
示す可撓性ウェファ構造体を形成する。
除去は、最初に基板１８、シリコン樹脂２８、ワックス
層２０とウェファ１２を約１２５℃に加熱して、次に、
ウェファ１２とシリコン樹脂２８を基板から剥離するこ
とによって達成される。ガラス基板の除去の後、シリコ
ンチップ２２は硬化した可撓性シリコン樹脂２８によっ
て互いに接着したままとなる。また、電極部１６°とシ
リコン樹脂２８に接着する残留ワックス層があり、第１
０図に示す可撓性ワックス３２を形成させるためトリク
ロルエチレンを１−１−１の比率て沸騰させる浴の中に
浸すことにより除去される。この発明の他の実施例によ
れば、ガラス基板１８とワックスは、第７図に示す構造
体をトリクロルエチレン浴に浸すことによって除去され
る。
可撓性ウェファ３２は、セル３３を電気的にテストする
上で好都合な形になっている。何故ならセルは、互いに
周知の位置にあり、同じ極性を示し、テストプレートに
簡単に装着できるからである。留意すべき点は、シリコ
ンチップ２２は、可撓性ウェファ３２の中て互いに接着
されるので、時間と費用を節約するグループとして取扱
うことができる。シリコン樹脂２８とシリコンチップ２
２の端の間の接着は、極めて強く、それ故、可撓性ウェ
ファ３２は優れた耐久性をもっている。
次に、この発明によれば、ハンダ３４か第１１図に示す
それぞれのセル３３の電極部１４゛と１６°に付与され
る。これを実現するため、可撓性ウェファ３２全体を、
液体鉛−亜鉛のハンダ又は鉛−亜鉛−銀のハンダの高温
浴（約３６０℃）に漬けることかできる。あるいは、鉛
−銀−インジウムを円盤形に予め型をつくってもよい、
さらに、そのような円盤型をセル３３の各電極部１４’
と１６°にあててもよい、注目すべき点は、これらの工
程のいずれも先行技術と比較すると簡単である。何故な
ら、これらの工程では、全てのセルが可撓性ウェファ３
２の中て共に接合され、従来の方法で必要としたハンダ
の準備にあたり個々のセルを一定方向に配向したり装着
する必要はない。留意すべき点は、ハンダ浴の熱による
シリコンチップ２２のサイズの変化は、シリコン樹脂２
８の可撓性により調整される。それ故、熱ショックによ
るシリコンチップ２２の破損の危険はほとんどない。
次に、被覆したハンダ３４をもつ可撓性ウェファ３２は
、接着テープのごとき接着表面に配設され、セルはダイ
ス操作で互いに分離される。このダイス操作は、レーザ
ビーム又は多数の鋸歯状刃又は他の機械的切削工程によ
り行なうことができる。いずれのダイス操作でも、シリ
コン樹脂２８の薄層３５は、第１２図に示すとおりシリ
コンチップ２２を不活性にするため個々のセル３３の端
部に沿って残存される。この時、ダイスされたセルは、
シリコンチップ２２の設計と適用範囲に従って、整流器
又は整流器ブリッジ等に組立てる用意ができる。
上記工程によって説明したとおり、シリコンウエファ工
２をガラス基板に配設するために使用するワックス２０
は、幾つかの条件を満していなければならない。すなわ
ち、ワックス２０は、シリコンウェファ１２をガラス基
板１８に接着するため金電極１６に良好に接着しなけれ
ばならない。
接着は十二分に強力でなければならず、それ故にウェフ
ァはダイヤモンド刃によってシリコンチップ２２に切断
される時に決して振動することはない。ワックス２０は
、エツチング用酸に対し化学的に＃酸でなければならず
、この実施例では、エツチング用酸は、ふつ化水素酸と
、硝酸と、酢酸の混合浴からなる。ワックス２０は、ま
た、トリクロエチレン等の薬剤又はＲＴＶシリコン樹脂
２８に打撃を与えないタイプのものでなければならない
。これらの条件を満足させるため、ワックス２０はニュ
ーヨーク、ハリソンのデュラム社の商標のＶｅｓｔｏｗ
ａｘ　Ａ−２３５の混合物、あるいは、ニューヨーク、
プルツクリンのコーニングラバー社の製品ＣＷ−２１０
を使用すればよい。Ｖｅｓｔｏｗａｘのワックスは、剛
性と、耐酸性と、明確な輪郭をもち。
一方、　Ｃｌ−２１０のワックスは、金に対する強力な
接着力をもつ。９０〜１１０℃で溶解し、次に機械的に
配合したＶｅｓｔｏｗａｘのワックス４部とＣｌ−２１
０のワックス１部は、ワックス２０に対し適応した組成
物であることが判明した。
以上、この発明を好ましい実施例にそくして説明したが
、その具体的構成は、発明の範囲に反しない限り種々変
更することができる０例えば、ウェファ１２は、ゲルマ
ニュームウェファや異なるタイプのシリコウェファでも
よく、それによって異ったタイプの半導体セルを形成す
ることができる。例えば１、かかるウェファは、トラン
ジスタ、サイリスタ、ＭＯＳ−ＦＥＴ　、その他の半導
体デバイスからなる。
［発明の効果］ 上述したとおり、この発明に係る半導体デバイスの製造
方法は、半導体ウェファを基板上に配設し、基板上に配
設した半導体ウェファを多数のチップに分割して、各チ
ップ間に空間を形成し、チップ間の空間を、チップの端
部に確実に接着かつその端部を不活性にする可撓性物質
で充填する、以上の工程からなるもので、極めて簡単か
つ低コストの製造方法である。かかる製造方法により、
極めて高性能の半導体デバイスを得ることができる。
【図面の簡単な説明】
第１図は、この発明の一実施例に係る半導体デバイスの
製造方法において使用した電極メッキシリコウェファか
らなるウェファ構造体の斜視図、第２図は、ガラス基板
上に配設した第１図ウェファ構造体の斜視図、第３図は
、第２図３−３線断面図、第４図は、ウェファを個々の
ダイスを区画するため溝切りされた後の第２図ウェファ
構造体の斜視図、第５図は、第４図５−５線のダイス・
基板構造体の一部断面図、第６図は、ダイスを分離する
溝にシリコン樹脂を充填後の第５図構造体の一部断面図
、第７図は、シリコンダイスの上面を被覆するシリコン
樹脂を除去した後の第６図構造体の一部断面図、第８図
は、基板を除去した後の第７図ダイス構造体の斜面図、
第９図は、第８図９−９線断面図、第１θ図は、ダイス
の底部に被覆された残留ワックス層を除去後の第９図ダ
イス構造体の断面図、第１１図は、シリコンダイスの電
極部にハンダを付けた後の第１θ図ダイス構造体の断面
図、第１２図は、個々のダイスを互いに分離した後の第
１１図ダイス構造体の断面図である。 図において、 ＩＯ・・・・・・　　ウェファ構造体 １２　…　・・・　シリコウェファ １４．１６　−−−　−−−　　電極 １８　・・・・・・　　基板 ２０　・・・　・・・　ワックス層 ２２　・・・　・・・　シリコンチップ２Ｂ　　−−−
−−−シリコン樹脂 ３２　・・・　・・・　可撓性ウェファ３３　・・・　
・・・　セル

Claims (52)

    【特許請求の範囲】
  1. （１）多数の半導体デバイスの製造方法であって、前記
    製造方法は、 半導体ウエファを基板上に配設し、 基板状に配設した前記半導体ウエファを多 数のチップに分割して、各チップ間に空間を形成し、 チップ間の前記空間をチップに接着する物 質で充填する、 以上の工程よりなる半導体デバイスの製造 方法。
  2. （２）前記チップと前記チップに接着する物質から、基
    板を分離する手段を具えた請求項１記載の半導体デバイ
    スの製造方法。
  3. （３）半導体ウエファを基板上に配設する前記工程は、
    接着仲介層によって前記ウエファを基板に接着する工程
    からなる請求項１記載の半導体デバイスの製造方法。
  4. （４）半導体ウエファを多数のチップに分割する前記工
    程は、ウエファ内に多数の溝を切削する工程からなり、
    前記溝はウエファ全体に延伸し、かつ少なくとも一部に
    は接着仲介層に延伸している請求項３記載の半導体デバ
    イスの製造方法。
  5. （５）前記切削工程は、前記溝を刃で切削する工程から
    なり、前記溝を傘状に形成した請求項４記載の半導体デ
    バイスの製造方法。
  6. （６）前記分割手段は、傘状溝をウエファ内に化学的に
    エッチングする工程からなる請求項１記載の半導体デバ
    イスの製造方法。
  7. （７）チップ間の空間に充填する物質は、チップの端を
    不活性にするシリコン樹脂からなる請求項１記載の半導
    体デバイスの製造方法。
  8. （８）前記シリコン樹脂は、硬化すると可撓性をもつ請
    求項７記載の半導体デバイスの製造方法。
  9. （９）請求項８記載の半導体デバイスの製造方法におい
    て、シリコン樹脂を湿気環境の中て硬化させる工程を具
    えた半導体デバイスの製造方法。
  10. （１０）シリコン樹脂は、２０〜５０％の相対湿度をも
    つ環境て硬化される請求項９記載の半導体デバイスの製
    造方法。
  11. （１１）シリコン樹脂は、少なくとも３５０℃の耐加熱
    性を有して、チップに対する接着を喪失しないように形
    成された請求項９記載の半導体デバイスの製造方法。
  12. （１２）シリコン樹脂は、酸化鉄とアセトキシレンから
    構成された請求項１１記載の半導体デバイスの製造方法
    。
  13. （１３）請求項２記載の半導体デバイスの製造方法にお
    いて、ウエファを基板上に配設する前にウエファの反対
    面を電極メッキする手段をもち、前記分割工程は、電極
    メッキ部を、チップの対向面を覆う電極部に分割する工
    程からなる半導体デバイスの製造方法。
  14. （１４）接着物質を添付したチップ間の空間に充填する
    前記充填工程は、チップの露出電極部の少なくとも一部
    を基板で覆う工程を含むものである請求項１３記載の半
    導体デバイスの製造方法。
  15. （１５）前記接着物質はゴムローラを用いて、露出電極
    部とチップ間の空間に塗布され、その接着物質を分割し
    た半導体ウエファ全体に引き伸ばすようにした請求項１
    ４記載の半導体デバイスの製造方法。
  16. （１６）請求項１５記載の半導体デバイスの製造方法に
    おいて、前記接着物質はシリコン樹脂からなる半導体デ
    バイスの製造方法。
  17. （１７）請求項１６記載の半導体デバイスの製造方法に
    おいて、機械的緩衝工程により、シリコン樹脂を電極部
    から除去する工程を具えた半導体デバイスの製造方法。
  18. （１８）前記除去工程は、消しゴムを使ってシリコン樹
    脂を電極部から消去する工程からなる請求項１７記載の
    半導体デバイスの製造方法。
  19. （１９）請求項１記載の半導体デバイスの製造方法にお
    いて、ウエファをシリコンで形成する工程を具えた半導
    体デバイスの製造方法。
  20. （２０）請求項３記載の半導体デバイスの製造方法にお
    いて、前記接着物質はワックスからなり、かつ、基板を
    、チップ並びに加熱してワックスを溶融してチップに接
    着する物質から分離する工程を具えた半導体デバイスの
    製造方法。
  21. （２１）請求項２０記載の半導体デバイスの製造方法に
    おいて、残留ワックスを化学的に溶解するためにトリク
    ロルエチレン使用する半導体デバイスの製造方法。
  22. （２２）請求項２記載の半導体デバイスの製造方法にお
    いて、ウエファを基板に配設する工程前にウエファの反
    対面に電極を形成し、次に、配設、分割、充填および分
    離の諸工程が完了した後に、ハンダを電極に付与する工
    程をそなた半導体デバイスの製造方法。
  23. （２３）前記ハンダは、分離工程後チップと接着物質を
    ハンダ浴に浸すことによって付与される請求項２２記載
    の半導体デバイスの製造方法。
  24. （２４）前記接着物質は、シリコン樹脂からなる請求項
    ２３記載の半導体デバイスの製造方法。
  25. （２５）前記シリコン樹脂は、チップに対する接着性を
    喪失することなく、ハンダ浴により少なくとも３５０℃
    までの加熱に耐えうるタイプの樹脂である請求項２４記
    載の半導体デバイスの製造方法。
  26. （２６）請求項２２記載の半導体デバイスの製造方法に
    おいて、接着物質層をチップの端に保持しなから、チッ
    プ同志を互いに分離する工程を具えた半導体デバイスの
    製造方法。
  27. （２７）前記接着物質は、シリコン樹脂からなる請求項
    ２５記載の半導体デバイスの製造方法。
  28. （２８）請求項２記載の半導体デバイスの製造方法にお
    いて、接着物質層をチップの端に保持しながら、チップ
    相互を互いに分離する工程を具えた半導体デバイスの製
    造方法。
  29. （２９）チップ相互を互いに分離する前記工程は、チッ
    プ間の接着物質を機械的に切削する工程からなる請求項
    ２８記載の半導体デバイスの製造方法。
  30. （３０）チップ相互を互いに分離する前記工程は、チッ
    プ間の接着物質をレーザービームで切離する工程からな
    る請求項２８記載の半導体デバイスの製造方法。
  31. （３１）請求項１記載の半導体デバイスの製造方法にお
    いて、不純物をウエファに拡散して、ｐ−ｎ層を形成す
    る工程を具えた半導体デバイスの製造方法。
  32. （３２）請求項１記載の半導体デバイスの製造方法にお
    いて、チップ間の空間を充填する前にチップの端を酸で
    エッチングする工程を具えた半導体デバイスの製造方法
    。
  33. （３３）前記酸は、ふっ化水素酸と、硝酸と、酢酸の混
    合物である請求項３２記載の半導体デバイスの製造方法
    。
  34. （３４）請求項３２記載の半導体デバイスの製造方法に
    おいて、前記配設工程は、ワックス仲介層によってウエ
    ファを基板に接着する工程を具え、前記ワックスは、エ
    ッチング工程に使用する酸に耐え、かつチップに接着す
    る接着物質に打撃を与えないタイプのものてある半導体
    デバイスの製造方法。
  35. （３５）チップに接着する接着物質は、シリコン樹脂で
    あり、また前記ワックスはトリクロルエチレンに溶解す
    るタイプのものである請求項３４記載の半導体デバイス
    の製造方法。
  36. （３６）請求項３記載の半導体デバイスの製造方法にお
    いて、前記接着物質は、ワックスで構成し、さらにワッ
    クス層を化学的に溶解することによって、チップとチッ
    プに接着する物質から基板を分離する工程を具えた半導
    体デバイスの製造方法。
  37. （３７）前記ワックス層は、トリクロルエチレンを使用
    して化学的に溶解する請求項３６記載の半導体デバイス
    の製造方法。
  38. （３８）平面状に配設した多数の半導体チップと、これ
    ら多数の半導体チップ間相互の間隙に充填されて、各半
    導体チップを平面状に接続している可撓性樹脂とからな
    る可撓性ウエファ構造。
  39. （３９）前記チップ層と前記可撓性樹脂は、それぞれ別
    個でかつ集積したユニットを形成していることを特徴と
    する請求項３８記載の可撓性ウエフア構造。
  40. （４０）前記可撓性樹脂は、チップの端を不活性にする
    シリコン樹脂からなる請求項３９記載の可撓性ウエファ
    構造。
  41. （４１）前記シリコン樹脂は、チップへの接着を喪失す
    ることなく、少なくとも３５０℃までの加熱に耐えうる
    タイプのものである請求項４０記載の可撓性ウエファ構
    造。
  42. （４２）前記シリコン樹脂は、酸化鉄とアセトキシレン
    からなる請求項４１記載の可撓性ウエフア構造。
  43. （４３）前記シリコン樹脂は、室温の湿気環境に露出し
    て硬化する請求項４２記載の可撓性ウエフア構造。
  44. （４４）請求項４０記載の可撓性ウエファ構造において
    、チップの反対面に電極を形成した可撓性ウエファ構造
    。
  45. （４５）前記電極は金である請求項４４記載の可撓性ウ
    エファ構造。
  46. （４６）請求項４４記載の可撓性ウエファ構造において
    、電極上にハンダを形成した可撓性ウエファ構造。
  47. （４７）多数の半導体デバイスの製造方法であって、前
    記製造方法は、 電極を半導体ウエファの両面に形成し、 基板とウエファに接着するワックス仲介層 を介して、ウエファを基板状に配設し、 ウエファ全体に溝を形成することによっ て、基板上に配設したウエファを多数のチップに分割し
    、 前記溝を、チップの端に接着する樹脂で充 填し、 前記樹脂を硬化し、 前記ワックスを硬化した樹脂とチップから 除去し、それによってチップと硬化した樹脂は、基板か
    ら独立した個別ユニットを形成し、さらに、前記別個の
    ユニットを、多数チップの一つからなるセルに分割する
    、 以上の工程からなる半導体デバイスの製造 方法。
  48. （４８）請求項４７記載の半導体デバイスの製造方法に
    おいて、ワックスを除去する前記工程は、ワックスを化
    学的に溶解する工程からなる半導体デバイスの製造方法
    。
  49. （４９）前記個別ユニットをセルに分割する前記工程は
    、チップの端を不活性にするため硬化した樹脂層をチッ
    プの端の周囲に保持しながらチップ相互を互いに分離す
    る工程からなる請求項４７記載の半導体デバイスの製造
    方法。
  50. （５０）請求項４７記載の半導体デバイスの製造方法に
    おいて、前記除去工程後であってしかも前記分離工程前
    に、高温ハンダ液を、チップと硬化樹脂ユニットに塗布
    する工程を具えた半導体デバイスの製造方法。
  51. （５１）請求項４７記載の半導体デバイスの製造方法に
    おいて、前記充填工程に先立ち、溝をエッチングして円
    滑にするようにした半導体デバイスの製造方法。
  52. （５２）前記樹脂は、硬化すると可撓性を有する請求項
    ４７記載の半導体デバイスの製造方法。
JP63323187A 1988-01-27 1988-12-21 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 Pending JPH025447A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US143,916 1980-04-25
US07/143,916 US4904610A (en) 1988-01-27 1988-01-27 Wafer level process for fabricating passivated semiconductor devices

Publications (1)

Publication Number Publication Date
JPH025447A true JPH025447A (ja) 1990-01-10

Family

ID=22506252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323187A Pending JPH025447A (ja) 1988-01-27 1988-12-21 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造

Country Status (5)

Country Link
US (1) US4904610A (ja)
EP (1) EP0325704A3 (ja)
JP (1) JPH025447A (ja)
KR (1) KR0135609B1 (ja)
IN (1) IN170397B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5890303A (en) * 1995-12-27 1999-04-06 Hitachi Construction Machinery Co., Ltd. Hydraulic by-pass circuit for a hydraulic shovel
JP2000077518A (ja) * 1998-08-25 2000-03-14 Commiss Energ Atom サブストレ―ト基板の領域の物理的絶縁プロセス
JP2000252235A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置及び半導体装置の製造方法
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69006353T2 (de) * 1990-05-25 1994-06-23 Ibm Verfahren und Vorrichtung zum Spalten von Halbleiterplatten und Bekleiden der gespalteten Facetten.
JP2504607B2 (ja) * 1990-06-14 1996-06-05 株式会社東芝 半導体製造装置及び製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
JPH07111254A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
KR100471936B1 (ko) * 1996-06-04 2005-09-09 미쓰비시 마테리알 가부시키가이샤 웨이퍼의세정·박리방법및장치
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
CN1106036C (zh) * 1997-05-15 2003-04-16 日本电气株式会社 芯片型半导体装置的制造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6190947B1 (en) * 1997-09-15 2001-02-20 Zowie Technology Corporation Silicon semiconductor rectifier chips and manufacturing method thereof
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US5989932A (en) * 1998-07-28 1999-11-23 Lucent Technologies, Inc. Method and apparatus for retaining and releasing laser bars during a facet coating operation
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6102267A (en) * 1998-12-10 2000-08-15 Lucent Technologies, Inc. Method and apparatus for non-contact pulsating jet cleaving of a semiconductor material
TW406319B (en) 1998-12-22 2000-09-21 Gen Semiconductor Of Taiwan Lt Method of manufacturing inactivated semiconductor devices
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
DE10029035C1 (de) * 2000-06-13 2002-02-28 Infineon Technologies Ag Verfahren zur Bearbeitung eines Wafers
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6878573B2 (en) * 2001-06-19 2005-04-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP4316186B2 (ja) * 2002-04-05 2009-08-19 シャープ株式会社 半導体装置及びその製造方法
US6605547B1 (en) * 2002-05-23 2003-08-12 Tektronix, Inc. Electrical standoff having a transmission structure and method of manufacture
JP3793125B2 (ja) * 2002-07-18 2006-07-05 富士通株式会社 デバイスチップの製造方法
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP2004214359A (ja) * 2002-12-27 2004-07-29 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US8778780B1 (en) * 2005-10-13 2014-07-15 SemiLEDs Optoelectronics Co., Ltd. Method for defining semiconductor devices
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
JP2008053500A (ja) * 2006-08-25 2008-03-06 Disco Abrasive Syst Ltd ウエーハの分割方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5259336B2 (ja) * 2008-10-23 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8624348B2 (en) 2011-11-11 2014-01-07 Invensas Corporation Chips with high fracture toughness through a metal ring
TWI450325B (zh) * 2012-03-22 2014-08-21 Alpha & Omega Semiconductor 一種支援從晶圓背面實施切割的晶片封裝方法
US9129959B2 (en) 2012-08-21 2015-09-08 Infineon Technologies Ag Method for manufacturing an electronic module and an electronic module
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826475A (ja) * 1971-08-11 1973-04-07
JPS4939310A (ja) * 1972-08-14 1974-04-12
JPS49115662A (ja) * 1973-03-07 1974-11-05
JPS509553A (ja) * 1973-05-30 1975-01-31
JPS55107235A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Method of fabricating semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3689993A (en) * 1971-07-26 1972-09-12 Texas Instruments Inc Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks
JPS5218069B2 (ja) * 1972-08-09 1977-05-19
US3860448A (en) * 1973-04-25 1975-01-14 Gen Motors Corp Method of applying silicone passivants to etch moats in mesa device wafers
DE2327878C3 (de) * 1973-06-01 1978-09-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
US4075049A (en) * 1976-09-01 1978-02-21 Minnesota Mining And Manufacturing Company Method of preparing retroreflective sheeting
NL7609815A (nl) * 1976-09-03 1978-03-07 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS5575236A (en) * 1978-12-04 1980-06-06 Nec Corp Method of fabricating semiconductor device
JPS55124244A (en) * 1979-03-20 1980-09-25 Matsushita Electric Ind Co Ltd Method of fabricating chip component
JPS56167351A (en) * 1980-05-27 1981-12-23 Citizen Watch Co Ltd Manufacture of integrated circuit
JPS5758332A (en) * 1980-09-24 1982-04-08 Fujitsu Ltd Manufacture of semiconductor device
JPS5759349A (en) * 1980-09-29 1982-04-09 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS5760844A (en) * 1980-09-30 1982-04-13 Nec Corp Semiconductor device
JPS5792845A (en) * 1980-12-01 1982-06-09 Mitsubishi Electric Corp Manufacture of semiconductor element
JPS58196031A (ja) * 1982-05-11 1983-11-15 Nec Home Electronics Ltd 半導体装置の製造方法
JPS6143660A (ja) * 1984-08-07 1986-03-03 Shin Etsu Chem Co Ltd 室温硬化性オルガノシロキサン組成物
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen
US4740477A (en) * 1985-10-04 1988-04-26 General Instrument Corporation Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics
JPH06181650A (ja) * 1992-12-18 1994-07-05 Toshio Yamamura 苗木、成木、さし木、種育苗等の根部包装材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826475A (ja) * 1971-08-11 1973-04-07
JPS4939310A (ja) * 1972-08-14 1974-04-12
JPS49115662A (ja) * 1973-03-07 1974-11-05
JPS509553A (ja) * 1973-05-30 1975-01-31
JPS55107235A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Method of fabricating semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5890303A (en) * 1995-12-27 1999-04-06 Hitachi Construction Machinery Co., Ltd. Hydraulic by-pass circuit for a hydraulic shovel
JP2000077518A (ja) * 1998-08-25 2000-03-14 Commiss Energ Atom サブストレ―ト基板の領域の物理的絶縁プロセス
JP2000252235A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置及び半導体装置の製造方法
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法

Also Published As

Publication number Publication date
EP0325704A2 (en) 1989-08-02
KR890012356A (ko) 1989-08-25
EP0325704A3 (en) 1990-03-21
KR0135609B1 (ko) 1998-04-25
IN170397B (ja) 1992-03-21
US4904610A (en) 1990-02-27

Similar Documents

Publication Publication Date Title
JPH025447A (ja) 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造
JP4286497B2 (ja) 半導体装置の製造方法
US5279991A (en) Method for fabricating stacks of IC chips by segmenting a larger stack
US4722130A (en) Method of manufacturing a semiconductor device
CN1054437C (zh) 微机械器件的制造方法
CN105280473A (zh) 减少单颗化半导体片芯中残余污染物的方法
US4033027A (en) Dividing metal plated semiconductor wafers
KR20070110261A (ko) 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법
US8425713B2 (en) Bonding apparatus, method for preventing dissolving of adhesive agent, and bonding method
US4086375A (en) Batch process providing beam leads for microelectronic devices having metallized contact pads
US20150044856A1 (en) Method of separating semiconductor die using material modification
JPH04261028A (ja) 半導体基体を基板に固定する方法
US3579816A (en) Method of producing semiconductor devices
US20190295877A1 (en) Method of debonding work-carrier pair with thin devices
US3947303A (en) Method for producing a surface stabilizing protective layer in semiconductor devices
JPH10270387A (ja) 半導体装置の製造方法
JPS6048104B2 (ja) 半導体ウエハの分割方法
JP3602718B2 (ja) ダイシング法
JP2002190553A (ja) 樹脂封止型半導体素子及びその製造方法
JP3185256B2 (ja) 表面弾性波素子製造方法
JPH0621219A (ja) 半導体装置の製造方法
JPH1187203A (ja) 基板の貼り合わせ方法
JP3197884B2 (ja) 実装方法
JPH04340251A (ja) 半導体装置の製造方法
CN118571846A (zh) 半导体器件及其制造方法