DE2327878C3 - Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente - Google Patents

Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente

Info

Publication number
DE2327878C3
DE2327878C3 DE2327878A DE2327878A DE2327878C3 DE 2327878 C3 DE2327878 C3 DE 2327878C3 DE 2327878 A DE2327878 A DE 2327878A DE 2327878 A DE2327878 A DE 2327878A DE 2327878 C3 DE2327878 C3 DE 2327878C3
Authority
DE
Germany
Prior art keywords
electrodes
etching
semiconductor
mixture
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2327878A
Other languages
English (en)
Other versions
DE2327878A1 (de
DE2327878B2 (de
Inventor
Juergen 5868 Letmathe Messerschmidt
Rigobert 4785 Belecke Schimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2327878A priority Critical patent/DE2327878C3/de
Priority to US474865A priority patent/US3891483A/en
Publication of DE2327878A1 publication Critical patent/DE2327878A1/de
Publication of DE2327878B2 publication Critical patent/DE2327878B2/de
Application granted granted Critical
Publication of DE2327878C3 publication Critical patent/DE2327878C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Description

Flußsäure bekannt, das beispielsweise zum Heraustren nen von Siliziumschriben aus einer mit einer Maskierungsschicht aus Gold überzogenen Siliziumplatte anwendbar ist Die Goldschicht wird bei den herausgetrennten Halbleiterscheiben als Kontaktelektrode ver- s wendet
Die Anwendung einer Ätzlösung aus z. B. 50 VoI-% rauchender Salpetersäure von 86%, 25 Vol-% Eisessig und 25 Vol-% Flußsäure von 48% Konzentration, bekannt als Dash-Beize, zum Abtragen von Silizium, ist ι« von A. F. Bogenschütz in »Ätzpraxis für Halbleiter«, München, 1967, S. 93 und 94 beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren mit den im Oberbegriff des Anspruchs 1 angegebenen Verfahrensschritten derart auszubilden, IS daß es die Herstellung von Halbleiterbauelementen ermöglicht, die bei hoher Sperrspannung einen äußerst kleinen Sperrstroxi aufweisen, und daß die Ausbeute an solchen Halbleiterbauelementen gegenüber der, die bei den einzelnen oben angeführten bekannten Verfahren erreicht wird, wesentlich erhöht ist
Nach der Erfindung wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung des Verfahrens gelöst
Bei einer Ausgestaltung des Verfahrens nach der Erfindung werden die Nickel- und die Silberschicht galvanisch aufgebracht und weisen Schichtdicken von je 4 ± 1 μΐη auf. Dabei werden die Elektroden entweder vollständig mit diesen Schichten bedeckt oder die Beschichtung wird auf solche Oberflächenteile der Elektroden beschränkt, die nach dem Anbringen der Elektroden durch Lötung die freie Oberfläche der Elektroden bilden und vor einem Ätzangriff geschützt werden sollen.
Für die Ätzlösung aus dem Säuregemisch eignet sich besonders eine Zusammensetzung des Gemisches aus 2 Volumenteilen rauchender Salpetersäure, I Volumenteil 40%iger Flußsäure und 1 Volumenteil konzentrierter Essigsäure. Mit diesem Säuregemisch wird bei einer Temperatur von etwa 18 bis 20° C zwischen 15 und 300 Sekunden lang, je nach Art des Halbleitermaterials des Halbleiterbauelementes und der Vorbehandlung der Oberfläche der Halbleiterscheibe, geätzt
Nach einer bevorzugten Ausführungsweise des Ätzverfahrens wird die Nachbehandlung bei einer Anfangstemperatur von 55 bis 60° C begonnen und ohne ein weiteres Erwärmen während einer Einwirkungsdauer von 4 bis 5 Minuten mit einer Lösung aus einem Gemisch aus 1 Volumenteil konzentriertes Ammoniumhydroxid, 1 Volumenteil 30%iges Wasserstoffperoxid, so und 4 Volumenteilen vollentsalztes Wasser fortgeführt.
Mit dem Verfahren gemäß der Erfindung, das sich besonders bei der Herstellung von Hochspannungsdioden mit einem Halbleiterkörper aus Silizium bewährt hat, wird ein hinreichender Schutz von Kupferelektroden während der Ätzung erreicht, weil die die Kupferelektroden bedeckende Silberschicht weitgehend ätzbeständig ist und daher im wesentlichen erhalten bleibt Bei der darauf folgenden Nachbehandlung mit der ammoniakalischen Wasserstoffperoxid-Lösung, bei der die Silberschicht vollständig aufgelöst und das Silber als Komplex gebunden wird, schützt dann die Nickelschicht die Kupferelektroden vor einem Angriff dieses Lösungsmittels. Unter den oben aufgeführten Arbeitsbedingungen löst sich die Silberschicht in kurzer Zeit, etwa nach einer Minute, vollständig auf. Eine Nickelschicht, die galvanisch aufgebracht oder stromlos aufgebracht und galvanisch verstärkt wurde, widersteht dieser Nachbehandlung.
Eine Absorption von Ionen von Kupfer, Silber oder Nickel, die trotz der beschriebenen Behandlungsweise in Lösung gegangen sind, sowie eine Absorption von Ionen anderer Störstoffe findet an der Halbleiteroberfläche nicht statt weil durch die Nachbehandlung diese Stoffe komplex gebunden und auf diese Weise entfernt werden, ohne schädlichen Einfluß auf die elektrischen Eigenschaften der Halbleiterbauelemente auszuüben. Es werden somit Oberflächen hoher Stabilität und Halbleiterbauelemente mit sehr niedrigem Sperrstrom erhalten.
Nach dem Verfahren gemäß der Erfindung hergestellte Halbleiterbauelemente haben, wie schon gesagt, bei hoher Sperrspannung sehr geringen Sperrstrom. So zeigen die Mittelwerte aus Versuchsreihen bei Sperrspannungen von 15 000 V unmittelbar nach dem Ätzen ohne Nachbehandlung Sperrströme in einer Höhe von 10 μA und nach eine Nachbehandlung Sperrströme von 0,1 uA, die Sperrströme sind mithin etwa um zwei Zehnerpotenzen geringer.
An Hand des nachstehend beschriebenen Ausführungsbeispiels, das die Herstellung von Hochspannungsdioden mit einem Halbleiterkörper aus Silizium betrifft, wird das Verfahren nach der Erfindung näher erläutert
Ein Paket aus mehreren, z. B. 18 Siliziumscheiben, die alle eine Dicke von etwa 220 μιτι aufweisen und durch Kleben oder Legieren z.B. mittels Aluminium oder alimiumhaltiger Schichten oder mittels Löten leitend miteinander verbunden sind, wird durch Sägen in kleine Säulen mit quadratischen Deckflächen zerteilt An die Deckflächen werden dann zwei Elektroden aus Kupfer gelötet auf die zuvor galvanisch zuerst eine Nickelschicht und auf die Nickelschicht eine Silberschicht mit jeweils einer Stärke von 4 ± 1 μηι Schichtdicke aufgebracht wurden.
Diese Kupferelektroden werden entweder mit Hilfe von Weich- oder Hartloten an den Deckflächen der Säulen angelötet, oder über Zwischenlagen aus Wolfram, Molybdän, Aluminium oder Aluminiumlegierung auflegiert.
Die gelöteten Säulen werden nun mit einem Salpetersäure-Flußsäure-Essigsäure-Gemisch etwa 60 Sekunden lang geätzt Ist diese Ätzung beendet so wird schnell das Säuregemisch mit einer größeren Menge vollentsalzten Wassers verdünnt und verdrängt Im Anschluß an die Ätzung werden die mit Elektroden kontaktierten Säulen während einer Dauer von 4 bis 5 Minuten einer Nachbehandlung unterzogen. Die hierfür vorgesehene ammoniakalische Wasserstoffperoxid-Lösung wird hergestellt, indem 4 Volumenteile vollentsalztes Wasser auf etwa 70°C erwärmt und mit 1 Volumenteil konzentrierter Ammoniumhydroxid-Lösung versetzt werden. Bei etwa 65° C wird in diese Lösung 1 Volumenteil 30%iges Wasserstoffperoxid eingerührt, wobei die Temperatur auf etwa 6O0C abfällt Die so hergestellte Lösung wird dann innerhalb von etwa 30 Sekunden zur Nachbehandlung der frisch geätzten Halbleiteroberflächen eingesetzt Lagern oder Wiedererwärmen der Lösung ist untunlich, da dann die Konzentration der Ammoniumionen zu gering und ihre Wirkung beeinträchtigt werden könnten.
Während der Nachbehandlung werden trotz oder infolge der Ätzung noch vorhandene störende Fremdstoffe von der Halbleiteroberfläche entfernt. Vorteilhafter Weise gelingt es außerdem, die zwischen den Siliziumscheiben befindlichen und zum Legieren erforderlichen Alumiumschichten, die von der Ätzlösung
nicht angegriffen werden und nach der Ätzung und der Entfernung der äußeren Siliziumschichten an den Siliziumscheiben am Rande der Siliziumscheiben noch überstehen, gleichzeitig in einem Arbeitsgang mit der Entfernung der Silberschicht durch die ammoniakalische Wasserstoffperoxid-Lösung aufzulösen und zu entfernen.

Claims (16)

Patentansprüche:
1. Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente mit niedrigem Sperrstrom und hoher Sperrspannung, bei dem die Elektroden mit einem gegen die Einwirkung einer Ätzlösung aus einem Gemisch aus Salpetersäure, Flußsäure und Essigsäure widerstandsfähigen Metallüberzug abgedeckt werden und die mit Elektroden versehene Halbleiterscheibe mit der die Halbleiteroberfläche von Fremdstoffen reinigenden Ätzlösung aus dem Gemisch aus Salpetersäure, Flußsäure und Essigsäure geätzt wird, dadurch gekennzeichnet, daß auf die Elektroden zuerst eine Nickelschicht und auf diese eine Silberschicht aufgebracht werden und dann die Elektroden an die Halbleiterscheibe angelötet werden, und daß die mit Elektroden versehene Halbleiterscheibe nach der Ätzung mit der Ätzlösung aus dem Gemisch aus Salpetersäure, Flußsäure und Essigsäure mit vollentsalztem Wasser gespült und anschließend mit einer die Silberschicht von den Elektroden entfernenden Lösung aus einem Gemisch aus Wasserstoffperoxid und Ammoniumhydroxid behandelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an die Halbleiterscheiben Elektroden angelötet werden, die vor der Lötung mit einer Nickelschicht und einer Silberschicht auf solchen Oberflächenteilen bedeckt wurden, die nach der Lotung die freie Oberfläche der Elektroden bilden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Kupferelektroden angelötet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Halbleiterscheiben aus Silizium geätzt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Säulen mit einer Vielzahl von Siliziumscheiben geätzt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Säulen aus einer Vielzahl von Siliziumscheiben bestehen, die durch Legieren mittels Aluminium oder aliminiumhaitiger Legierungen untereinander verbunden sind und an deren Deckflächen die Kupferelektroden angelötet oder über auf den Deckflächen befindlichen Zwischenlagen aus Aluminium, Wolfram oder Molybdän anlegiert sind.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Nickelschicht auf die Kupferelektroden galvanisch aufgebracht wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Nickeischicht in einer Schichtdicke von 4 ± 1 μίτι auf die Kupferelektroden aufgebracht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Silberschicht auf die Nickelschicht der Kupferelektroden galvanisch aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Silberschicht in einer Schichtdicke von 4 ± 1 μηι auf die Nickelschicht aufgebracht wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß mit einem Säuregemisch aus 2 Volumenteilen rauchender Salpetersäure, 1 Volumenteil 40%iger FluQsäure und 1 Volumenteil konzentrierter Essigsäure geätzt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß bei einer Temperatur von etwa 18 bis 200C geätzt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß 15 bis 300 Sekunden lang geätzt wird.
14. Verfahren nach Anspruch 13, dadurch gekenns zeichnet, daß die Nachbehandlung bei einer
Temperatur von 55 bis 600C begonnen wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß mit siner Losung aus einem Gemisch aus 1 Volumenteil konzentriertes Ammoniumhydroxid, 1 Volumenteil 30%iges Wasserstoffperoxid und 4 Volumenteilen vollentsalztem Wasser nachbehandelt wird.
16. Verfahren nach Anspruch 15, dadurch ge kennzeichnet, daß während einer Dauer von 4 bis
IS 5 Minuten nachbehandelt wird.
Es ist bekannt, daß während der Fertigung von Halbleiterbauelementen, insbesondere von Halbleiterbauelementen, die für Hochspannungen ausgelegt sind, die Oberflächen einer Ätzbehandlung unterzogen werden. Diese Ätzbehandlung hat unter anderem die Aufgabe, unerwünschter Fremdstoffe, die von den Oberflächen absorbiert werden, zu entfernen und auf diese Weise die elektrischen Eigenschaften der Halbleiterbauelemente zu stabilisieren. Es hat sich nämlich gezeigt, daß durch die Absorption von Fremdstoffen —
zumal in Bereichen, in denen pn-0bergänge an die Oberfläche treten — die Kennwerte der Halbleiterbauelemente in ungünstiger Weise verändert und beispielsweise die Rückströme erhöht werden.
Um eine hohe Ausbeute an Halbleiterbauelementen mit niedrigen Rückströmen bei hohen Sperrspannungen zu erhalten, wird daher bekanntlich eine Ätzbehandlung der Halbleiteroberflächen angewandt, wobei als Ätzmittel Säuren oder Säurengemische, wie z. B. ein Salpetersäure-Flußsäure-Essigsäure-Gemisch, oder Laugen, z. B.
heiße Kalilauge, benutzt werden. Trotz dieser Behandlung werden jedoch nicht immer Halbleiterbauelemente mit niedrigen und stabilen Rückströmen erhalten, was vermutlich darauf zurückzuführen ist, daß Metallionen, die während der Ätzreaktionen gebildet werden, wiederum von den Halbleiteroberflächen absorbiert werden.
Die Erfindung betrifft ein Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente mit niedrigem Sperrstrom und
so hoher Sperrspannung der im Oberbegriff des Anspruchs 1 angegebenen Art.
Ein derartiges Verfahren ist aus der AT-PS 2 27 839 bekannt
Durch die DE-AS 11 19 625 ist ein Ätzverfahren bekannt, bei dem eine aus Wasserstoffperoxid, Ätzkali und einem Komplexbildungsmittel bestehende Ätzlösung verwendet wird. Durch das Komplexbildungsmittel wird das Abscheiden von aus den Elektroden stammendem Metall in Form einer schwer löslichen Verbindung auf der Halbleiteroberfläche und zugleich auch die Zersetzung des Wasserstoffperoxids durch die katalytische Einwirkung von Schwermetallionen verhindert. Die Elektroden sind bei diesem Verfahren ohne Schutzüberzug der Ätzlösung ausgesetzt.
h"» Ferner ist aus dem »Journal of the electrochemical Society« Bd. 109 (1962), Nr. 1 (Jan.), S. 37-42 ein Verfahren zum Ätzen von Silizium mit Hilfe einer Ätzlösung aus einem Gemisch aus Salpetersäure und
DE2327878A 1973-06-01 1973-06-01 Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente Expired DE2327878C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2327878A DE2327878C3 (de) 1973-06-01 1973-06-01 Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
US474865A US3891483A (en) 1973-06-01 1974-05-30 Method for etching semiconductor surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2327878A DE2327878C3 (de) 1973-06-01 1973-06-01 Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente

Publications (3)

Publication Number Publication Date
DE2327878A1 DE2327878A1 (de) 1974-12-19
DE2327878B2 DE2327878B2 (de) 1978-02-16
DE2327878C3 true DE2327878C3 (de) 1978-09-28

Family

ID=5882746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2327878A Expired DE2327878C3 (de) 1973-06-01 1973-06-01 Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente

Country Status (2)

Country Link
US (1) US3891483A (de)
DE (1) DE2327878C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004826A1 (de) * 2006-01-31 2007-08-09 Infineon Technologies Ag Metall- und Cyanid-Ionen-freie Ätzlösung zur nasschemischen Strukturierung von Metallschichten in der Halbleiterindustrie

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652334A (en) * 1986-03-06 1987-03-24 General Motors Corporation Method for patterning silicon dioxide with high resolution in three dimensions
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3806287A1 (de) * 1988-02-27 1989-09-07 Asea Brown Boveri Aetzverfahren zur strukturierung einer mehrschicht-metallisierung
DE10346855A1 (de) * 2003-08-18 2005-03-17 Robert Bosch Gmbh Einpressdiode mit versilbertem Drahtanschluss
KR101627815B1 (ko) * 2015-04-21 2016-06-08 인천대학교 산학협력단 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB894255A (en) * 1957-05-02 1962-04-18 Sarkes Tarzian Semiconductor devices and method of manufacturing them
GB1139154A (en) * 1967-01-30 1969-01-08 Westinghouse Brake & Signal Semi-conductor devices and the manufacture thereof
US3490140A (en) * 1967-10-05 1970-01-20 Bell Telephone Labor Inc Methods for making semiconductor devices
US3537919A (en) * 1968-05-22 1970-11-03 Fairchild Camera Instr Co Method of fabrication of gunn effect devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004826A1 (de) * 2006-01-31 2007-08-09 Infineon Technologies Ag Metall- und Cyanid-Ionen-freie Ätzlösung zur nasschemischen Strukturierung von Metallschichten in der Halbleiterindustrie
DE102006004826B4 (de) * 2006-01-31 2013-12-05 Qimonda Ag Metall- und Cyanid-Ionen-freie Ätzlösung zur nasschemischen Strukturierung von Metallschichten in der Halbleiterindustrie und deren Verwendung in einem Ätzverfahren

Also Published As

Publication number Publication date
DE2327878A1 (de) 1974-12-19
US3891483A (en) 1975-06-24
DE2327878B2 (de) 1978-02-16

Similar Documents

Publication Publication Date Title
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE2123595A1 (de) Halbleiteranordnung
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE1090327B (de) Verfahren zur Herstellung von Elektrodenanschluessen bei Halbleiteranordnungen mit wenigstens einer Legierungselektrode
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE2545153C2 (de) Verfahren zum Freilegen einer metallischen Leiterschicht
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE19942885A1 (de) Halbleiter-Bauelement
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE1947026B2 (de) Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen
WO2022156928A1 (de) Verfahren zur strukturierung von metall-keramik-substraten und strukturiertes metall-keramiksubstrat
DE2243682A1 (de) Verfahren zur metallisierung von bauteilen
DE2340479C3 (de) Ätzmittel für Am By. Halbleiterkörper und seine Verwendung
DE1196793B (de) Verfahren zum Kontaktieren von Halbleiter-koerpern fuer Halbleiterbauelemente
DE1621342A1 (de) Verfahren zum Herstellen von Aufdampfkontakten mit Kontakthoehen groesser 10 mum,insbesondere fuer Planarbauelemente
DE2104804A1 (de) Verfahren zum Atzen eines passivier baren Metalls
DE1464687A1 (de) Verfahren zum AEtzen von Haibleiteranordnungen
DE1489017C2 (de) Verfahren zum Herstellen ohmscher Kontakelektroden für Halbleiterbauelemente
DE1514668B2 (de) Verfahren zum herstellen von chrom- silber-kontakten auf halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences
8327 Change in the person/name/address of the patent owner

Owner name: EUPEC EUROPAEISCHE GESELLSCHAFT FUER LEISTUNGSHALB

8339 Ceased/non-payment of the annual fee