DE1464687A1 - Verfahren zum AEtzen von Haibleiteranordnungen - Google Patents

Verfahren zum AEtzen von Haibleiteranordnungen

Info

Publication number
DE1464687A1
DE1464687A1 DE19631464687 DE1464687A DE1464687A1 DE 1464687 A1 DE1464687 A1 DE 1464687A1 DE 19631464687 DE19631464687 DE 19631464687 DE 1464687 A DE1464687 A DE 1464687A DE 1464687 A1 DE1464687 A1 DE 1464687A1
Authority
DE
Germany
Prior art keywords
base
etching
tin
semiconductor body
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631464687
Other languages
English (en)
Other versions
DE1464687B2 (de
Inventor
Just Dr Dieter
Richard Ruefenacht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1464687A1 publication Critical patent/DE1464687A1/de
Publication of DE1464687B2 publication Critical patent/DE1464687B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

  • Verfahren zum Ätzen von Halbleiteranordnungen. Die Erfindung betrifft-ein Verfahren zum Ätzen von Halbleiteranordnungen, die mittels eines Lotes auf einem Sockel befestigt sind und mit diesem in ein Ätzmittel nach dem Auflöten eingetaucht werden. Während der Herstellung werden Halbleiterbauelemente gewöhnlich mehreren Ätzbehandlungen unterworfen. Diese haben vorwiegend die Aufgabe, die Oberfläche des Halbleiterkörpers von Verunreinigungen zu befreien und gegebenenfalls mit Schutzschichten zu überziehen. Die Ätzbehandlungen sind während des Herstellungsverfahrens besonders dann notwendig, wenn durch einen vorhergehenden Verfahrensschritt, zum Beispiel einen Lötvorgang, die Gefahr besteht, daß die Oberfläche des Halbleiterkörpers verunreinigt worden ist. Aus diesem Grunde kann eine Ätzbehandlung zum Beispiel nach dem Auflöten des aktiven Halbleiterkörpers auf einen Sockel notwendig sein. Bei dieser Ätzbehandlung befindet sieh der Halbleiterkörper'\ mit dem Sockel und dem Lot im Ätzmittel. Es wurde'festgestellt, daß eine derartige Ätzung häufig zu keinen befriedigenden Ergebnissen führt. Die elektrischen Werte der Halbleiteranordnung werden schlechter als vor dem Auflöten auf den Sockel. Man ist daher gelegentlich dazu übergegangen, die letzte Ätzung des aufgesockelten Halbleiterkörpers zu vermeiden. Zu diesem Zweck werden jedoch zum Beispiel Zwischen stücke zwischen dem Halbleiterkörper und dem Sockel benötigt, deren Verwendung zusätzliche Verfahrensschritte bei der Herstellung erfordert und damit die Herstellung verteuert. Die Erfindung gibt ein Ätzverfahren an, bei dem eine brauchbare Ätzung des aufgesockelten Halbleiterkörpers vorgenommen werden kann und zusätzliche Verfahrensschritte, die die Herstellung des Halbleiterbauelementes verteuern, nicht notwendig sind. Erfindungsgemäß werden alle großflächig mit dem Ätzmittel in Berührung gelangenden Metallteile so ausgewählt, daß ihr Standard-Bezugs-EMK-Wert zwischen 0 und 0,5 Volt liegt. Die Erfindung geht von der Beobachtung aus, daß insbesondere bei der Verwendung von Kupfersockeln, die aus Gründen der guten Wärmeleitfähigkeit des Kupfers bevorzugt werden, die Ätzung des auf den Kupfersockel aufgelöteten Halbleiterkörpers, zum Beispiel aus Silizium, keine Verbesserung der elektrischen Kenndaten bringt. Untersuchungen haben ergeben, daß für das Versagen der Ätzung elektrochemische Vorgänge maßgebend sind. Kupfer ist gegenüber Silizium ein edleres Metall. Es ist bekannt, daß sich in einer Lösung das edlere Metall am unedlen abscheidet. Man nennt diesen Vorgang Zementierung.
  • Er wird auch zum Verkupfern von unedlen Metallen ausgenützt. Im Falle der Ätzung von Silizium in Anwesenheit von Kupfer überzieht sich der Silizium-Halbleiterkörper mit einer dünnen Kupferschicht, die die reinigende Einwirkung des Ätzmittels auf die Siliziumoberfläche verhindert und außerdem die Gefahr einer unerwünschten Verunreinigung der Oberfläche des Halbleiterkörpers mit sich bringt. Es wird damit gerade der entgegengesetzte Effekt erzielt, der mit der Ätzung bezweckt wird. Die Oberfläche des Halbleiterkörpers wird durch das Kupfer zusätzlich verunreinigt und nicht von bereits vorhandenen Verunreinigungen gesäubert. Man könnte aus dem Vorstehenden die Folgerung ziehen, daß als Sockelmaterial ein unedleres Metall als das Halbleitermaterial verwendet werden muß.'Auch damit ist jedoch keine einwandfreie Ätzung gewährleistet. Wenn man zum Beispiel einen Aluminiumsockel verwendet oder einen mit einer Aluminiumschicht überzogenen Kupfersockel, so macht sich nachteilig bemerkbar, daß von zwei in einem Ätzmittel befindlichen Metallen das unedlere bevorzugt angegriffen wird. Bei einer auf einem Aluminiumsockel aufgelöteten Halbleiteranordnung aus Silizium würde also vorwiegend das Aluminium des Sockels geätzt, die Oberfläche des Siliziumkörpers dagegen, für den die Ätzung vorwiegend bestimmt ist, kaum angegriffen. im ersten Falle, bei dem der Sockel aus Kupfer, also aus einem edleren Metall als der Halbleiterkörper besteht, genügt bereits die geringe Lösung des Kupfers, um den Siliziumkörper mit einer Kupferschicht zu überziehen, die ein weiteres Einwirken des Ätzmittels auf dem Silizium.. körper erschwert. Im zweiten Falle, in dem der Sockel aus dem gegenüber dem Halbleitermaterial unedleren Metall Aluminium bezeht, genügt dagegen die geringe Einwirkung des Ätzmittels auf das edlere Silizium nicht, um eine genügende Reinigung der Oberfläche zu erreichen. Aus diesen Untersuchungen kann gefolgert werden, daß die Auswahl des Sockelmaterials im Verhältnis zu dem verwendeten Halbleitermaterial von entscheidender Bedeutung ist. Um genau definierte Werte zu erhalten, bietet sich dazu die elektrochemische Spannungsreihe an. Bekanntlich nehmen Metalle beim Eintauchen in eine Lösung durch Abgabe von Elektronen ein Potential an. Wenn man eine Wasserstoffelektrode als Bezugselektrode annimmt, so weisen die einzelnen Metalle gegenüber dieser Wasserstoffelektrode ein sogenanntes Normalpotential auf. Die Spannungswerte werden als Standard-Bezugs-EMK-Werte-bezei.chnet. Die Erfindung gibt die Auswahlregel an, daß die Anwesenheit von Metallen mit Standard-Bezugs= EMK-Werten zwischen 0 und - 0,5 Volt eine wirkungsvolle Ätzbehandlung des verwendeten Halbleitermaterials nicht stört.
  • Die gleichen Verhältnisse wie bei der Wahl des Sockelmaterials sind auch bezüglich der Wahl des Lötmittels, mit dem der Halbleiterkörper auf den Sockel aufgelötet wird, zu berücksichi.igen. Die nach der Erfindung gegebene Auswahlregel .1u3 urosc sorgfältiger beachtet werden, je größer die dem Ätzmittel ausgesetzte Fläche des Metallteils ist. Vorwiegend trifft das für den Sockel und das Lötmittel zu. Kleinere Metallteile, zum Beispiel Zuleitungsdrähte, können gegebenenfalls von den angegebenen Standard-Bezugs-EMK-Werten abweichen. Besonders deutlich wird der Wert der .Erfindung anhand des folgenden Beispiels: Aus Gründen einer guten Wärmeableitung soll eine aus Silizium bestehende Halbleiterdiode mit einem Kupfersockel verbunden werden. Die nach dem Auflöten auf den Kupfersockel durchgeführte Ätzung zeigt keine Wirkung. Die Halbleiteranordnung ist gegenüber dem Zustand vor dem Aufsockeln in ihren elektrischen Werten verschlechtert.
  • Die Verhältnisse werden verbessert, wenn der Kupfersockel vernickelt wird und der Silizium-Halbleiterkörper mittels eines Zinn-Bleilotes auf dem vernickelten Kupfersockel befestigt wird. Unter Berücksichtigung der in der Erfindung angegebenen Lehre lassen sich diese Unterschiede eindeutig erklären. Kupfer besitzt ein Normalpotential von + 0,35'Volt, während Nickel ein Normalpotential von - 0,25 Volt besitzt. Das Normalpotential von Blei beträgt - 0,13 Volt und das von Zinn - 0,16 Volt. Als weitere Sockelmaterialien eignen sich zum Beispiel Stahlsorten, da Eisen ein Normalpotential von - 0,44 Volt aufweist. Ferner eignen sich als Sockelmaterial Eisen-Kobalt-Nickel-Verbindungen. Als Lötmaterialien sind alle Blei-Zinn-Verbindungen brauchbar. Wenn der Silberanteil nicht zu groß ist, können auch Silber-Zinn-Verbindungen verwendet werden, da Silber ein Normalpotential von 0,80 besitzt. Durch entsprechende Mischung von Materialien mit an sich zu hohem Normalpotential mit solchen, deren Normalpotential innerhalb der angegebenen Grenzen liegt, kann man verschiedene Lötmaterialien geeignet herstellen, zum Beispiel auch Gold-Zinn-Lote.

Claims (3)

  1. P A T E N T A N S P R Ü C H E # Verfahren zum Ätzen von Halbleiterianordnungen, die mittels eines Lotes auf einem Sockel befestigt sind und mit diesem in ein Ätzmittel eingetaucht werden, dadurch gekennzeichnet, daß alle großflächig mit dem Ätzmittel in Berührung gelangenden Metallteile der zu ätzenden Anordnung so gewählt werden, daß ihr jeweiliger Standard-Bezugs-EMK-Wert zwischen 0 und - 0,5 Volt liegt.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Sockelmaterialien Stahl-Verbindungen, Eisen-Kobalt-Nickel-Verbindungen und vernickelte Kupfermaterialien verwendet werden.
  3. 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Lötmaterialien zum Befestigen des Halbleiterkörpers auf dem Sockel Blei-Zinn-Verbindungen oder Silber-Zinn-und Gold-Zinn-Verbindungen in geeignetem Mischungsverhältnis verwendet werden. Verfahren nach einem oder mehreren der Ansprüche 1 - 3, dadurch gekennzeichnet, daß ein Halbleiterkörper aus Silizium-mit einem Blei-Zinn-Lot auf einen vernickelten Kupfersockel gelötet und anschließend in Kalilauge geätzt wird.
DE19631464687 1963-04-08 1963-04-08 Verfahren zum AEtzen von Haibleiteranordnungen Pending DE1464687A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEJ0023509 1963-04-08
DEI0023509 1963-04-08

Publications (2)

Publication Number Publication Date
DE1464687A1 true DE1464687A1 (de) 1968-11-28
DE1464687B2 DE1464687B2 (de) 1970-03-19

Family

ID=25981280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631464687 Pending DE1464687A1 (de) 1963-04-08 1963-04-08 Verfahren zum AEtzen von Haibleiteranordnungen

Country Status (1)

Country Link
DE (1) DE1464687A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466860A1 (fr) * 1979-10-05 1981-04-10 Radiotechnique Compelec Procede de soudure d'un cristal semi-conducteur sur un support metallique et dispositif semi-conducteur comportant un cristal de silicium et un support nickele reunis par ce procede
EP0048768B1 (de) * 1980-09-29 1986-01-22 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem auf einem metallischen Substrat gelöteten Halbleiterelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466860A1 (fr) * 1979-10-05 1981-04-10 Radiotechnique Compelec Procede de soudure d'un cristal semi-conducteur sur un support metallique et dispositif semi-conducteur comportant un cristal de silicium et un support nickele reunis par ce procede
EP0048768B1 (de) * 1980-09-29 1986-01-22 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem auf einem metallischen Substrat gelöteten Halbleiterelement

Also Published As

Publication number Publication date
DE1464687B2 (de) 1970-03-19

Similar Documents

Publication Publication Date Title
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE1952578A1 (de) Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE1126516B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE1258941B (de) Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten
DE1614995B1 (de) Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen
DE1160547B (de) Verfahren zum elektrolytischen AEtzen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen Halbleiterkoerper und einem an die Oberflaeche tretenden pn-UEbergang
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1464687A1 (de) Verfahren zum AEtzen von Haibleiteranordnungen
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1947026B2 (de) Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE1071846B (de)
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE1196793B (de) Verfahren zum Kontaktieren von Halbleiter-koerpern fuer Halbleiterbauelemente
DE826175C (de) Verfahren zur Herstellung von Trockengleichrichtern, insbesondere Selengleichrichtern
DE1107830B (de) Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen
DE1152195B (de) Verfahren zum Kontaktieren von mit Aluminium legierten Halbleiter-anordnungen
DE2104804A1 (de) Verfahren zum Atzen eines passivier baren Metalls
DE1489017C2 (de) Verfahren zum Herstellen ohmscher Kontakelektroden für Halbleiterbauelemente
DE2125420A1 (de) Halter fur elektrochemische Bearbei tungsverfahren
DE2057204B2 (de) Verfahren zur Herstellung von Metall -Halbleiterkontakten

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971