JPS58196031A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58196031A JPS58196031A JP57079670A JP7967082A JPS58196031A JP S58196031 A JPS58196031 A JP S58196031A JP 57079670 A JP57079670 A JP 57079670A JP 7967082 A JP7967082 A JP 7967082A JP S58196031 A JPS58196031 A JP S58196031A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- organic substance
- wafer
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体ウェーハからダイシング加工によって
多数の半導体ペレットを製造する方法に関する。
多数の半導体ペレットを製造する方法に関する。
トランジスタ、ダイオード等の半導体装置は、一般に第
１図に示すように、５０−１００１ＥＩ程度の直径の半
導体ウェーハ１に拡散等によって多数の半導体素子２を
形成し、この半導体ウェーハ１の裏面に接層テープ３を
貼着し、表面からグイシングソウ４によってダイシング
加工して溝５を形成し、次いでこの半導体ウェーハ１を
表面を下側にしてゴム板等の弾性板の上に載置し、接着
テープ３の上刃・ら鋼製ローラを押し当て転動させて、
前記溝５部分から破断する。いわゆるブレーキング工程
を経て多数の半導体ペレットを製造するようにしている
。
１図に示すように、５０−１００１ＥＩ程度の直径の半
導体ウェーハ１に拡散等によって多数の半導体素子２を
形成し、この半導体ウェーハ１の裏面に接層テープ３を
貼着し、表面からグイシングソウ４によってダイシング
加工して溝５を形成し、次いでこの半導体ウェーハ１を
表面を下側にしてゴム板等の弾性板の上に載置し、接着
テープ３の上刃・ら鋼製ローラを押し当て転動させて、
前記溝５部分から破断する。いわゆるブレーキング工程
を経て多数の半導体ペレットを製造するようにしている
。
ところで、上記の方法では、ダイシング加丁時に溝５が
半導体ウェーハ１を完全に切断する深さに形成しようと
すると、半導体ウェーハ１の残り厚さが薄くなったとき
、接層テープ３０弾性力によって半導体ウェーハ１の溝
５の紙部にグイシングソウ４の加圧による曲げ応力が作
用し、溝５の底部が曲げ応力に負けて、半導体ウェーハ
］の水平方向に亀裂が入ってほとんどの半導体素子２が
特性不良になる。そこで、従来は第１図に示すように、
溝５の深さを半導体ウェーハ１を完全に切断しないよう
に厚さｔの残り代を設けるように形成している。
半導体ウェーハ１を完全に切断する深さに形成しようと
すると、半導体ウェーハ１の残り厚さが薄くなったとき
、接層テープ３０弾性力によって半導体ウェーハ１の溝
５の紙部にグイシングソウ４の加圧による曲げ応力が作
用し、溝５の底部が曲げ応力に負けて、半導体ウェーハ
］の水平方向に亀裂が入ってほとんどの半導体素子２が
特性不良になる。そこで、従来は第１図に示すように、
溝５の深さを半導体ウェーハ１を完全に切断しないよう
に厚さｔの残り代を設けるように形成している。
しかしながら、上記のように残り代を設けて溝５を形成
し、ブレーキング工程を経て半導体ペレットを製造する
場合、得られる半導体ペレット２は、第２図に示すよう
に、下端周縁に破断による凹凸面２＆が形成される。こ
の結果、この半導体ペレット２を、第３図に示すように
、一対のスラグリード６．６によって挾持し、ガラスバ
ルブ７で封止したＤＨＤ型ダイオードを製造するような
場合、前記凹凸面２ａが機械的Ｑζ脆弱′Ｉｘため、ガ
ラスバルブ７内に半導体ペレット２を落し込む際に、前
記凹凸面２ａが崩扛て微細なシリコン屑が発生し、この
シリコン屑が半導体ペレット２とともにガラスバルブ７
内に入り込むので、シリコン屑によって短絡や絶縁抵抗
、耐電圧等の不良が発生しやすかった。
し、ブレーキング工程を経て半導体ペレットを製造する
場合、得られる半導体ペレット２は、第２図に示すよう
に、下端周縁に破断による凹凸面２＆が形成される。こ
の結果、この半導体ペレット２を、第３図に示すように
、一対のスラグリード６．６によって挾持し、ガラスバ
ルブ７で封止したＤＨＤ型ダイオードを製造するような
場合、前記凹凸面２ａが機械的Ｑζ脆弱′Ｉｘため、ガ
ラスバルブ７内に半導体ペレット２を落し込む際に、前
記凹凸面２ａが崩扛て微細なシリコン屑が発生し、この
シリコン屑が半導体ペレット２とともにガラスバルブ７
内に入り込むので、シリコン屑によって短絡や絶縁抵抗
、耐電圧等の不良が発生しやすかった。
それゆえ、この発明の主たる目的は、半導体ウェーハを
水平方向の亀裂を生じさせることなくグイシングソウに
よって完全に切断できる方法を提この発明は要約すると
、半導体ウェーへの裏面に液状有機物質を塗布し加熱硬
化して有機物質層を形成し、この有機物質層側主面に接
着テープを貼着し、前記有機物質層の形成された側と反
対側主面からダイシング加工して有機物質層に達する溝
を形成することを特徴とする。
水平方向の亀裂を生じさせることなくグイシングソウに
よって完全に切断できる方法を提この発明は要約すると
、半導体ウェーへの裏面に液状有機物質を塗布し加熱硬
化して有機物質層を形成し、この有機物質層側主面に接
着テープを貼着し、前記有機物質層の形成された側と反
対側主面からダイシング加工して有機物質層に達する溝
を形成することを特徴とする。
以下、この発明の実施例を図面により説明する。
まず、第４図に示すように、半導体ウェーハｌＯに拡散
等によって多数の半導体素子１１を形成し、この半導体
ウェーハ１０の裏面に、液状有機物質の一例としてフォ
トレジストＯＭＲ−８３を粘度１５００Ｐに調製して、
回転数３５０ＯＲＰＭのスピンナによって厚さ３〜５μ
程度の均一に塗布し１こｎを窒素雰囲気中で１６０℃で
４０分間加熱して焼きしめ処理して硬質かつ均一な厚さ
の有機物質層１２を形成する。次に、この半導体ウェー
ハ１０の前記有機物質層１２側主面に接着テープ１３を
貼着し、接着テープ１３の下面を真空吸着によって加工
台上に固定する。そして、半導体ウェーハ１０の有機物
質層１２が形成されている側とは反対側の主面から、グ
イシングソウ１４［よってダイシング加工を行なって、
半導体ウェーハｌｏを完全に切断し前記有機物質層１２
に達する溝１５を形成する。こののち、接着テープ１３
を剥離し、有機物質層１２を溶解除去すると、第９図に
示すように、端面１１ａが平滑面である半導体ペレット
１１が得られる。この半導体ペレット１１を、第６図に
示すように、一対のスラグリード１６ 、１６で挾持し
て、ガラスバルブ１７で封止する。
等によって多数の半導体素子１１を形成し、この半導体
ウェーハ１０の裏面に、液状有機物質の一例としてフォ
トレジストＯＭＲ−８３を粘度１５００Ｐに調製して、
回転数３５０ＯＲＰＭのスピンナによって厚さ３〜５μ
程度の均一に塗布し１こｎを窒素雰囲気中で１６０℃で
４０分間加熱して焼きしめ処理して硬質かつ均一な厚さ
の有機物質層１２を形成する。次に、この半導体ウェー
ハ１０の前記有機物質層１２側主面に接着テープ１３を
貼着し、接着テープ１３の下面を真空吸着によって加工
台上に固定する。そして、半導体ウェーハ１０の有機物
質層１２が形成されている側とは反対側の主面から、グ
イシングソウ１４［よってダイシング加工を行なって、
半導体ウェーハｌｏを完全に切断し前記有機物質層１２
に達する溝１５を形成する。こののち、接着テープ１３
を剥離し、有機物質層１２を溶解除去すると、第９図に
示すように、端面１１ａが平滑面である半導体ペレット
１１が得られる。この半導体ペレット１１を、第６図に
示すように、一対のスラグリード１６ 、１６で挾持し
て、ガラスバルブ１７で封止する。
上記の製造方法によると、半導体ウェーハｌＯをグイシ
ングソウ１４によってダイシング加工しても、硬質の有
機物質層１２によって補強されているため、半導体ウェ
ーハ１０の残り厚さが薄くなっても半導体ウェーハｌＯ
の溝の底部に曲げ応力が作用せず、かつ従って半導体ウ
ェーハｌＯを水平方向の亀裂を発生せしめることなく完
全に切断できる。このため、半導体ベレツ）１１の端面
１１ａけ平滑面となって、第２図に示す凹凸面２ａは形
成されないので、第６図に示すようなりＨＤ型ダイオー
ドを製造した場合、ガラスバルブ１７内にシリコン屑が
入り込むことがなくなり、シリコン屑に基因する短絡や
絶縁抵抗、耐電圧の劣化等の不良がなくなる。
ングソウ１４によってダイシング加工しても、硬質の有
機物質層１２によって補強されているため、半導体ウェ
ーハ１０の残り厚さが薄くなっても半導体ウェーハｌＯ
の溝の底部に曲げ応力が作用せず、かつ従って半導体ウ
ェーハｌＯを水平方向の亀裂を発生せしめることなく完
全に切断できる。このため、半導体ベレツ）１１の端面
１１ａけ平滑面となって、第２図に示す凹凸面２ａは形
成されないので、第６図に示すようなりＨＤ型ダイオー
ドを製造した場合、ガラスバルブ１７内にシリコン屑が
入り込むことがなくなり、シリコン屑に基因する短絡や
絶縁抵抗、耐電圧の劣化等の不良がなくなる。
なお、有機物質層１２は上記フォトレジストの他種々の
フォトレジストについても同１様の結果が得られた。フ
ォトレジスト上用いることは一見もったいないかのよう
ではあるが、必ずしも新しいフォトレジストを使用しな
くてもよく、例えば通常のスオトレジスト塗布工程で遠
心力によって振り飛ばされたフォトレジストを用いるこ
ともできる。また、焼きしめによって硬化する他の物質
例えばポリイミド樹脂（Ｐ工Ｑ）等を用いてもよい。
フォトレジストについても同１様の結果が得られた。フ
ォトレジスト上用いることは一見もったいないかのよう
ではあるが、必ずしも新しいフォトレジストを使用しな
くてもよく、例えば通常のスオトレジスト塗布工程で遠
心力によって振り飛ばされたフォトレジストを用いるこ
ともできる。また、焼きしめによって硬化する他の物質
例えばポリイミド樹脂（Ｐ工Ｑ）等を用いてもよい。
この有機物質１ｉｌｌｚの厚さ／／′ｉ３μ以上であｎ
ばよいが、厚くすると材料費も嵩むので３〜１０μ程度
が適当である。
ばよいが、厚くすると材料費も嵩むので３〜１０μ程度
が適当である。
この発明は以上のように、半導体ウェーハの裏面に液状
有機物質を塗布し加熱硬化して有機物質層を形成するこ
とにより、半導体ウェーノーを水平方向の亀裂を生せし
めることなく完全に切断できるという効果を奏する。
有機物質を塗布し加熱硬化して有機物質層を形成するこ
とにより、半導体ウェーノーを水平方向の亀裂を生せし
めることなく完全に切断できるという効果を奏する。
第１図ないし第３図は従来の半導体装置の製造方法を説
明するための各工程の断面図を示し、第１図はダイシン
グ工程の要部断面図、第２図は半導体ペレットの断面図
、第３図はＤＨＤ型ダイオードの断面図である。第４図
ないし第６図はこの発明の半導体装置の製造方法を説明
するための各工程の断面図を示し、第４図はダイシング
工程の断面図、第５図は半導体ペレットの断面図、第６
図はＤＨＤ型ダイオードの断面図であるＯｌＯ・・・・
・・半導体ウェーハ、 １１・・・・・・半導体素子（半導体ペレット）、１２
・・・・・・有機物質層、 １３・・・・・・接着テー
プ、１４・・・・・・ダイシングソウ、 １５・・・・・・溝、 １６・・・・・・スラグリー
ド、１７・・・・・・ガラスパルプ。 第１図 第２図 第３図
明するための各工程の断面図を示し、第１図はダイシン
グ工程の要部断面図、第２図は半導体ペレットの断面図
、第３図はＤＨＤ型ダイオードの断面図である。第４図
ないし第６図はこの発明の半導体装置の製造方法を説明
するための各工程の断面図を示し、第４図はダイシング
工程の断面図、第５図は半導体ペレットの断面図、第６
図はＤＨＤ型ダイオードの断面図であるＯｌＯ・・・・
・・半導体ウェーハ、 １１・・・・・・半導体素子（半導体ペレット）、１２
・・・・・・有機物質層、 １３・・・・・・接着テー
プ、１４・・・・・・ダイシングソウ、 １５・・・・・・溝、 １６・・・・・・スラグリー
ド、１７・・・・・・ガラスパルプ。 第１図 第２図 第３図
Claims (1)
- 多数の半導体素子を形成した半導体ウェーハの裏面に液
状有機物質を塗布し加熱硬化して有機物質層を形成し、
この有機物質層側主面に接着テープを貼着し、前記有機
物質層の形成さ扛た側と反対側主面からダイシング加工
して有機物質層に達する溝を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079670A JPS58196031A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079670A JPS58196031A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196031A true JPS58196031A (ja) | 1983-11-15 |
Family
ID=13696610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079670A Pending JPS58196031A (ja) | 1982-05-11 | 1982-05-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196031A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904610A (en) * | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
| JPH02229008A (ja) * | 1989-03-02 | 1990-09-11 | Fujitsu Ltd | セラミック基板切断時のチッピング防止法 |
| CN1298046C (zh) * | 2002-08-21 | 2007-01-31 | 南茂科技股份有限公司 | 在晶粒表面形成结合粘性的晶圆处理方法 |
| USRE42349E1 (en) | 2002-12-24 | 2011-05-10 | Chipmos Technologies (Bermuda) | Wafer treating method for making adhesive dies |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157046A (en) * | 1980-05-07 | 1981-12-04 | Ricoh Co Ltd | Nest plate |
| JPS5715439A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Dicing method |
-
1982
- 1982-05-11 JP JP57079670A patent/JPS58196031A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157046A (en) * | 1980-05-07 | 1981-12-04 | Ricoh Co Ltd | Nest plate |
| JPS5715439A (en) * | 1980-06-30 | 1982-01-26 | Nec Home Electronics Ltd | Dicing method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904610A (en) * | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
| JPH02229008A (ja) * | 1989-03-02 | 1990-09-11 | Fujitsu Ltd | セラミック基板切断時のチッピング防止法 |
| CN1298046C (zh) * | 2002-08-21 | 2007-01-31 | 南茂科技股份有限公司 | 在晶粒表面形成结合粘性的晶圆处理方法 |
| USRE42349E1 (en) | 2002-12-24 | 2011-05-10 | Chipmos Technologies (Bermuda) | Wafer treating method for making adhesive dies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5972154A (en) | Methods of dicing flat workpieces | |
| US5863813A (en) | Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips | |
| KR0135609B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4722130A (en) | Method of manufacturing a semiconductor device | |
| US3699644A (en) | Method of dividing wafers | |
| JP4364535B2 (ja) | 半導体装置の製造方法 | |
| JPH07106285A (ja) | 半導体製造方法 | |
| JP5050374B2 (ja) | 半導体装置の製造方法 | |
| JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPS58196031A (ja) | 半導体装置の製造方法 | |
| TWI685556B (zh) | 被加工物的切割加工方法 | |
| US6291316B1 (en) | Method for fabricating passivated semiconductor devices | |
| JPH076982A (ja) | 薄層半導体基板の分割方法 | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JP3310576B2 (ja) | 半導体装置の製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| JP3173464B2 (ja) | 半導体装置の製造方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| JPS633774Y2 (ja) | ||
| JPH0595046A (ja) | センサー形成済基板のダイシング方法 | |
| JPS622767Y2 (ja) | ||
| JPS5835982A (ja) | 半導体圧力センサの製造方法 | |
| JPH0557796A (ja) | 常温接着方法 |