JP5259336B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5259336B2
JP5259336B2 JP2008273141A JP2008273141A JP5259336B2 JP 5259336 B2 JP5259336 B2 JP 5259336B2 JP 2008273141 A JP2008273141 A JP 2008273141A JP 2008273141 A JP2008273141 A JP 2008273141A JP 5259336 B2 JP5259336 B2 JP 5259336B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat sink
manufacturing
cutting
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008273141A
Other languages
English (en)
Other versions
JP2010103297A (ja
JP2010103297A5 (ja
Inventor
祐子 佐藤
武彦 前田
史義 川城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008273141A priority Critical patent/JP5259336B2/ja
Priority to US12/588,542 priority patent/US20100105170A1/en
Publication of JP2010103297A publication Critical patent/JP2010103297A/ja
Priority to US12/929,291 priority patent/US20110104872A1/en
Publication of JP2010103297A5 publication Critical patent/JP2010103297A5/ja
Priority to US13/610,460 priority patent/US20130005090A1/en
Application granted granted Critical
Publication of JP5259336B2 publication Critical patent/JP5259336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の一形態として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプがある。図１には、半導体パッケージの一例として、ＢＧＡタイプの半導体装置が記載されている。この半導体装置は、配線基板１と、半導体チップ２と、放熱板５（ヒートスプレッダ）と、ボール状電極群８とを備えている。半導体チップは、配線基板１の主面上に配置されており、ワイヤ３を介して配線基板１と電気的に接続されている。また、半導体チップ２は、封止樹脂４によって封止されている。放熱板５は、封止樹脂４上に配置されており、材質は例えば熱伝導率の高い銅などが用いられる。ボール状電極群８は、配線基板の裏面に形成されている。
半導体パッケージの製造方法として、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式が知られている。図２乃至図５を参照して、ＭＡＰ方式の一例について説明する。まず、図２に示されるように、配線基板１を用意する。配線基板１の主面上には、製品エリア２０が設定される。製品エリア２０には、複数の単位製品エリア２１が設定される。複数の単位製品エリア２１の各々は、最終的に一つの半導体パッケージとなるエリアである。図３に示されるように、各単位製品エリア２１に、半導体チップ２を搭載する。その後、図４に示されるように、ワイヤボンディングにより、半導体チップ２と配線基板１とを電気的に接続する。その後、図５に示されるように、製品エリア２０の上方に放熱板５を配置し、放熱板５と配線基板１との間に封止樹脂４を供給する。封止樹脂４により、製品エリア２０において、半導体チップ２が一括して封止される。
その後、得られた樹脂封止体は、各単位製品エリア２１に対応して切断される。これにより、複数の半導体装置が得られる。
ＭＡＰ方式に関連する技術として、特許文献１（特開平１１−２１４５９６号公報）が挙げられる。また、特許文献２（特開２００６−２９４８３２号公報）には、ヒートスプレッダの形成方法に関する技術が記載されている。
ところで、図５で示したような構造体を切断するにあたっては、円盤状のブレードが用いられる。関連して、特許文献３（特開２００３−２４９５１２号公報）の段落［００５５］には、封止部及び基板を集合体（放熱体）ごと切断することが記載されている。
また、特許文献４（特開２０００−１８３２１８号公報）、特許文献５（特開２００３−３７２３６号公報）、及び特許文献６（特開平４−３０７９６１号公報）にも、切断に関する技術が記載されている。
特開平１１−２１４５９６号公報 特開２００６−２９４８３２号公報 特開２００３−２４９５１２号公報 特開２０００−１８３２１８号公報 特開２００３−３７２３６号公報 特開平４−３０７９６１号公報
しかしながら、特許文献３（特開２００３−２４９５１２号公報）に記載の切断方法では以下の問題があることを発明者らは見いだした。配線基板、封止樹脂層、及び放熱板の積層体をブレードによって配線基板側から一度に切断した場合、放熱板（例えば、銅）は軟らかく展性があるため、切断面（端部）にはバリが発生してしまうことがある（図６）。このバリは導電性のため、バリまたは剥がれたバリの破片が半導体装置に付着したまま実装ボードに実装すると電極間や実装ボードの配線間でショートする可能性がある。
以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明に係る半導体装置の製造方法は、配線基板（１）の主面上に複数の半導体チップを実装する工程（Ｓ１０）と、複数の半導体チップの上方に放熱板（５）を配置する工程（Ｓ２０）と、放熱板（５）と配線基板（１）との間に封止樹脂（４）を供給して複数の半導体チップを封止し、樹脂封止体（１０）を作製する工程（Ｓ３０）と、樹脂封止体（１０）を切断する工程（Ｓ５０）とを具備する。切断する工程（Ｓ５０）は、樹脂封止体（１０）を放熱板（５）側から削る工程（Ｓ５１）と、樹脂封止体（１０）を配線基板（１）側から削る工程（Ｓ５２）とを備える。
樹脂封止体（１０）を配線基板（１）側から一度に切断した場合には、放熱板（５）に対して、支えのない方向である、封止樹脂（４）と反対側に力が加わる。そのため、放熱板（５）の端面にバリが発生し易くなる。
これに対して、上述の発明によれば、放熱板（５）側から削る工程（Ｓ５１）により、放熱板（５）の少なくとも一部が削られる。この工程において、放熱板（５）が引っ張られる方向には、封止樹脂（４）が設けられている。封止樹脂（４）により、放熱板（５）が押さえられるので、放熱板（５）の変形は抑えられる。また、配線基板（１）側から削る工程（Ｓ５２）では、放熱板（５）は、全く削られる必要がないか、一部が削られるだけでよい。放熱板（５）において、支えの無い方向に向かって削られる量を少なくすることができる。その結果、バリの発生を抑えることができる。
また、逆に、樹脂封止体（１０）を放熱板（５）側から一度に切断した場合について考える。この場合、ブレードは、先端部分で放熱板（１）に接触してから、少なくとも配線基板の裏側（封止樹脂とは反対側）に達するまで、樹脂封止体（１０）に押し込まれる。この間、放熱板（５）は、ブレードとの摩擦力により引っ張られることになる。その結果、放熱板（５）の展性により、放熱板（５）が配線基板方向に一部変形してしまうことがある。
これに対して、上述の発明によれば、配線基板（１）側から削る工程（Ｓ５２）により、樹脂封止体（１０）の板厚方向における少なくとも一部が、配線基板（１）側から削られる。従って、放熱板（５）側からは、板厚方向における一部を削るだけでよい。放熱板（５）が切断時に引っ張られることもなく、放熱板（５）の変形が抑制される。
本発明によれば、放熱板にバリが発生することを抑制することのできる、半導体装置及び半導体装置の製造方法が提供される。
（第１の実施形態）
以下、図面を参照しつつ、第１の実施形態について説明する。
本実施形態によって製造される半導体装置は、図１で示した半導体装置と同様の構造である。すなわち、本実施形態に係る半導体装置は、配線基板１と、配線基板１の主面上に実装された半導体チップ２と、半導体チップ２を封止する封止樹脂４と、封止樹脂４上に載置された放熱板５とを備えている。また、配線基板１の裏面には、ボール状電極群８が形成されている。
配線基板１としては、例えば、ガラス繊維に樹脂を含浸させた絶縁層と銅配線層とが積層されたガラスエポキシ基板、などが用いられる。配線基板１の板厚は、例えば、０．３ｍｍ〜０．６ｍｍである。
封止樹脂４は、半導体チップ２を保護し、放熱板５を接着する役割を果たしている。封止樹脂４の厚みは、例えば、０．３〜１．２ｍｍである。
放熱板５は、半導体チップ２により発生した熱を放熱する為に設けられている。放熱板５としては、熱伝導性の観点から、金属製の板が好ましく用いられる。より具体的には、放熱板５として、銅、アルミニウム、鉄などが用いられる。放熱板５の厚みは、例えば、０．１〜０．５ｍｍである。また、放熱板表面は被膜を施したものでも良い。例えば、塗膜を施したり、アルマイト処理等の表面処理を行ったものでも良い。
続いて、半導体装置の製造方法について説明する。図７は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。また、図８Ａ乃至図８Ｇは、この半導体装置の製造方法を示す工程断面図である。
ステップＳ１０；半導体チップの実装
まず、図８Ａに示されるように、配線基板１を用意し、配線基板１の主面上に複数の半導体チップ２を搭載する。
ステップＳ１５；ワイヤボンディング
続いて、図８Ｂに示されるように、ワイヤボンディングを行い、複数の半導体チップ２の各々を、ワイヤ３を介して配線基板１に電気的に接続する。
ステップＳ２０；放熱板の配置
続いて、図８Ｃに示されるように、放熱板５を半導体チップの上方に、配線基板１の主面と対向するように配置する。
ステップＳ３０；封止
そして、配線基板１と放熱板５との間に、封止樹脂４を供給し、硬化する。これにより、複数の半導体チップ２が封止樹脂４により一括して封止される。
ステップＳ４０；ボールマウント
続いて、図８Ｄに示されるように、配線基板１の裏面に、ボール状電極群８を形成する。これにより、樹脂封止体１０が得られる。
ステップＳ５０；切断
続いて、円盤状のブレードを回転させて樹脂封止体１０に当接させ、樹脂封止体１０を切断する。
具体的には、まず、図８Ｅに示されるように、ブレード６を用いて、樹脂封止体１０を、放熱板５側から削る（Ｓ５１）。このとき、樹脂封止体１０は、例えば、放熱板５側が上側となるようにステージ（図示せず）上に配置された状態で、削られる。削る深さは、放熱板の少なくとも一部が削られていればよい。ボール状電極群８により、樹脂封止体１０が位置的に不安定になることがある。そこで、樹脂封止体１０を安定させる為、ステージと樹脂封止体１０との間に、ボール状電極群８よりも低弾性シート１２を配置することが好ましい。弾性シート１２を配置すれば、ブレード６により加えられる力により、ボール状電極群８がつぶれてしまうことも防止できる。
放熱板５側から削る工程（Ｓ５１）の後に、図８Ｆに示されるように、樹脂封止体１０を、裏面（ボール状電極群８が形成された面）が上向きになるように、配置する。円盤状のブレード９を用いて、樹脂封止体１０を、配線基板１側から削る（Ｓ５２）。本ステップにより、図８Ｇに示されるように、樹脂封止体１０から複数の半導体装置１１が切り分けられる。この際、放熱板５の表面に傷が付かないように、ステップＳ５１と同様に、ステージと放熱板５との間に弾性シートを配置することが望ましい。
以上のステップＳ１０〜Ｓ５０までの工程により、本実施形態に係る半導体装置が得られる。本実施形態によれば、樹脂封止体１０を切断する工程（Ｓ５０）において、放熱板５側から削る工程（Ｓ５１）と、配線板側から削る工程（Ｓ５２）との双方が実施されるので、バリが抑制される。この理由について、以下に詳述する。
樹脂封止体を配線基板側から一度に切断した場合について考える。図９Ａは、樹脂封止体を配線基板側から一度に切断した場合の様子を示す説明図である。樹脂封止体において、放熱板はブレード１５との摩擦力により、放熱板を封止樹脂とは反対側に向かう応力が働く。放熱板の封止樹脂と反対側には放熱板の変形を遮るものがないため、放熱板にバリが形成され易くなる。
これに対して、本実施形態によれば、放熱板５側から削る工程（Ｓ５１）により、放熱板５の少なくとも一部が削られる。この工程において、放熱板５が引っ張られる方向には、封止樹脂４が設けられている。封止樹脂４により、放熱板５が押さえられるので、放熱板５の変形は少ない。また、放熱板５側から削る工程（Ｓ５１）において放熱板５の一部が削られるので、配線基板１側から削る工程（Ｓ５２）では、放熱板５は、全く削られる必要がないか、一部が削られるだけでよい。従って、放熱板５において、遮るものが無い方向（配線基板１から放熱板１に向かう方向）に向かって削られる量を少なくすることができる。その結果、バリの発生を抑えることができる。
逆に、樹脂封止体を放熱板側から一度に切断した場合について考える。図９Ｂ及び図９Ｃは、樹脂封止体を放熱板側から一度に切断した場合の様子を示す説明図である。この場合、ブレード１５は、先端部分で放熱板に接触してから（図９Ｂ）、配線基板の封止樹脂とは反対側の面に達するまで（図９Ｃ）、押し込まれる。この間、放熱板には、ブレード１５との摩擦力により引っ張られる応力が働く。ブレード１５は深く押し込まれるので、放熱板に加わる力の量も大きくなる。そのため、放熱板が引っ張られる方向には封止樹脂が設けられているにも関わらず、放熱板が変形し、バリが発生してしまうことがある。
これに対して、本実施形態によれば、配線基板側から削る工程（Ｓ５２）により、樹脂封止体１０の板厚方向における少なくとも一部が、配線基板１側から削られる。従って、放熱板５側から削る工程（Ｓ５１）では、板厚方向における一部を削るだけでよい。放熱板５に加わる力（引っ張り力）の量を小さくすることができ、バリを抑制することができる。通常バリが発生すると、製品安全性の観点からバリを除去する必要があるが、本発明ではバリの発生が抑制されるため、バリの除去工程が不要となる。そのため、ブレードでの切断工程が２工程となるが、バリ除去工程が不要のため工程数増加とはならない。
続いて、切断する工程（Ｓ５０）で用いられる円盤状のブレードについて説明する。
放熱板側から削る工程（Ｓ５１）で用いられるブレード６（以下、放熱板用ブレード６）に対しては、展性のある放熱板５を削ることが求められる。展性があるため、ブレード６の目詰まりを防ぐために、刃先に、粗い（サイズが大きい）砥粒（例えば、ダイアモンド粒）が配置されたブレードが用いられる。また、砥粒が熱硬化性樹脂により刃先に結着したタイプのブレードが用いられる。
これに対して、配線板側から削る工程（Ｓ５２）で用いられるブレード９（以下、配線板用ブレード９）に対しては、配線基板１及び封止樹脂４を削ることが求められる。配線板ブレード９として放熱板用ブレード６と同じタイプのブレードを用いると、砥粒が粗いため封止樹脂４の切断面が粗くなってしまう。そのため、配線板用ブレード９としては、放熱板用ブレード６よりも細かい（サイズが小さい）砥粒（例えば、ダイアモンド粒）が配置されたブレードが、好ましく用いられる。
また、放熱板用ブレード６と配線板用ブレード９とは、ブレードの厚みが異なっていることが好ましい。具体的には、後の工程で用いられるブレードの方が、先の工程で用いられるブレードよりも、刃厚が薄いことが好ましい。すなわち、本実施形態の場合、放熱板用ブレード６の厚みの方が、配線板用ブレード９よりも厚いことが好ましい。図１０Ａに示されるように、放熱板用ブレード６の厚みがａであるとする。このとき、放熱板５側から削る工程（Ｓ５１）により、溝幅がほぼａの溝が形成される（図１０Ｂ参照）。また、図１０Ｂに示されるように、配線板用ブレード９の厚みがｂであるとする。厚みｂが厚みａよりも小さい場合、配線板側から削る工程（Ｓ５２）において配線板用ブレード９の位置が多少ずれていたとしても、バリを発生させずに樹脂封止体１０を切断することができる。この場合の出来上がり構造を図１３Ｄに示す。放熱板の切断面は、配線基板の切断面よりも内側にある。そのため、放熱板と配線基板の切断面がそろっている場合よりも、放熱板が剥がれにくいという効果が得られる。
また、図１０Ａに示すように、放熱板用ブレード６の刃先の形状は、丸くなっていてもよい。この場合、切断後の形状は図１０Ｃのようになる。さらに、ブレードの先端が先鋭形状であってもよい。例えば、図１１Ａに示されるように、先端がＶ字形状に先鋭となっている事が好ましい。先端形状が先鋭であるブレード６を用いれば、図１１Ｂに示されるように、Ｖ字状の溝７が形成される。刃先の先端が先鋭であるブレード６を用いれば、図１１Ｃに示されるように、放熱板５の切断面と放熱板の上面とのなす部分の角度は緩やかになっており、自動的に放熱板端部で面取り加工したのと同じ効果が得られる。
続いて、放熱板５側から削る工程（Ｓ５１）において樹脂封止体１０が削られる深さ（以下、第１深さｔ）について説明する。
図１２Ａ及び図１２Ｂを参照して、好ましい第１深さｔについて説明する。第１深さｔは、放熱板５が完全に分断されるような深さであることが好ましい。すなわち、第１深さｔは、放熱板５の板厚以上であることが好ましい。第１深さｔが放熱板の板厚よりも浅い場合、図１２Ａに示されるように、放熱板５の一部が残存することになる。従って、配線基板１側から削る工程（Ｓ５２）において、放熱板５の一部を削らなければならない。放熱板５の全てを配線基板１側から削る場合と比較すればバリの発生は抑制されるものの、押さえるものが無い方向に放熱板５が引っ張られることになるので、多少のバリの発生は懸念される。これに対して、第１深さｔが放熱板５が完全に分断されるような深さであれば、配線基板１側から削る工程（Ｓ５２）において、放熱板５を削る必要がない。従って、放熱板５が押さえるものが無い方向に引っ張られることがなく、より確実にバリの発生を抑えることができる。
また、第１深さｔは、配線基板１に到達しないような深さであることが好ましい。放熱板５側から削る工程（Ｓ５１）において、樹脂封止体１０を配線基板１に達するまで削った場合、図１２Ｂに示されるように、ブレード６に引っ張られた放熱板５が配線基板１に接触してしまうことが懸念される。放熱板５が配線基板１に接触した場合、配線基板１上に形成された配線パターンがショートすることも懸念される。第１深さｔが配線基板１に到達しないような深さであれば、このような懸念は解消される。
より好ましくは、第１深さｔは、「放熱板５の板厚＋０．２ｍｍ」以下の深さである。既述のように、放熱板用ブレード６としては、砥粒が密に配置されたブレードが用いることが好ましい。そのようなブレード６を用いて、封止樹脂４を大量に削ると、ブレード６が目詰まりしてしまうことがある。第１深さｔが、「放熱板５の板厚＋０．２ｍｍ」以下であれば、放熱板用ブレード６により封止樹脂４が削られる量を十分に少なくすることができ、ブレード６の目詰まりを防止できる。
尚、本実施形態では、放熱板５側から削る工程（Ｓ５１）を先に実施し、配線基板１側から削る工程（Ｓ５２）を後に実施した。但し、放熱板５側から削る工程（Ｓ５１）と配線基板１側から削る工程（Ｓ５２）との順番は、限定されるものではない。例えば、先に配線基板１側から削る工程（Ｓ５２）が実施され、その後、放熱板５側から削る工程（Ｓ５１）が実施されてもよい。
また、本実施形態では、半導体装置として、図１で例示した半導体チップ２と配線基板１とをワイヤで接続したＢＧＡタイプの半導体装置を例に挙げて説明した。しかし、半導体装置の構造は、図１に示した例に限定されるものではない。例えば、図１３Ａに示される、複数の半導体チップ２を配線基板１に積層したスタックドＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）であってもよいし、複数の半導体チップ２を配線基板１に平置きした平面ＭＣＰであってもよい。スタックド／平面ＭＣＰでは、一つの半導体装置内に複数の半導体チップ２が設けられる。複数の半導体チップ２の各々は、ワイヤ３を介して配線基板１に接続される。また、本実施形態における半導体装置は、図１３Ｂに例示される、ＦＣＢＧＡ（Ｆｌｉｐｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）であってもよい。ＦＣＢＧＡでは、半導体チップ２は、電極形成面が配線基板１と対向するように配置される。また、本実施形態における半導体装置は、図１３Ｃに例示される、ＣＯＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）／ワイヤ混載タイプの半導体装置であってもよい。ＣＯＣ／ワイヤ混載タイプの半導体装置内には、複数の半導体チップ２が設けられる。複数の半導体チップ２は、ワイヤ３を介して配線基板１と接続された第１の半導体チップと、第１の半導体チップ上に形成された第２の半導体チップとを備えている。第２の半導体チップは、電極形成面が第１の半導体チップと対向するように配置される。ＦＣＢＧＡやＣＯＣ／ワイヤ搭載タイプの半導体装置の場合、放熱板５は半導体チップ２の裏面と接していても、また接していなくてもよいが、接していた方が放熱性の観点から好ましい。
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。図１４は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。本実施形態では、第１の実施形態に対して、ボールマウント工程（Ｓ４０）の順番が異なっている。それ以外の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
図１５Ａ乃至図１５Ｄは、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
第１の実施形態と同様に、ステップＳ１０〜ステップＳ３０までの処理を行う。ステップＳ３０の終了後に、放熱板側から削る工程（Ｓ５１）が実施される（図１５Ａ参照）。その後に、ボールマウント工程（Ｓ４０）が実施される（図１５Ｂ参照）。その後、配線基板１側から削る工程（Ｓ５２）が実施される（図１５Ｃ参照）。配線基板１側から削る工程（Ｓ５２）の終了後に、半導体装置の個片が得られる（図１５Ｄ参照）。
本実施形態によれば、ボールマウント工程が、放熱板側から削る工程（Ｓ５１）の後に行われる。従って、放熱板側から削る工程（Ｓ５１）においては、ボール状電極群８が形成されていない。よって、第１の実施形態のように弾性シート１２などを用いなくても、樹脂封止体１０を安定させることができる。
（第３の実施形態）
続いて、本発明の第３の実施形態について説明する。本実施形態では、既述の実施形態に対して、放熱板５側から削る工程（Ｓ５１）における動作が工夫されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
図１６Ａ乃至図１６Ｂは、放熱板５側から削る工程（Ｓ５１）の動作を示す工程断面図である。
まず、図１６Ａに示されるように、樹脂封止体１０の放熱板５上に、レジスト１３を塗布する。そして、レジスト１３に、切断予定部分に沿って開口を形成する。
続いて、図１６Ｂに示されるように、レジスト１３をマスクとして、エッチング液により、放熱板５をケミカルエッチングする。その後、レジスト１３を除去する（図示せず）。
その後は、既述の実施形態と同様に、配線基板１側から削る工程（Ｓ５２）等を経て、複数の半導体装置１１が得られる。
本実施形態によれば、放熱板５は、ブレードで機械的に削るのではなく、エッチング液により削られる。ケミカルエッチングを用いれば、放熱板５がブレードにより引っ張られることは無い。従って、放熱板５にバリが形成されることを、より確実に防止することができる。
ＢＧＡタイプの半導体装置を示す概略図である。 半導体装置の製造方法を示す説明図である。 半導体装置の製造方法を示す説明図である。 半導体装置の製造方法を示す説明図である。 半導体装置の製造方法を示す説明図である。 放熱板のバリを説明するための説明図である。 第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。 放熱板にバリが形成される様子を示す説明図である。 放熱板にバリが形成される様子を示す説明図である。 放熱板にバリが形成される様子を示す説明図である。 ブレードの厚みの違いを説明する為の説明図である。 ブレードの厚みの違いを説明する為の説明図である。 ブレードの厚みの違いを説明する為の説明図である。 先端が先鋭な形状であるブレードを説明する為の説明図である。 先端が先鋭な形状であるブレードを説明する為の説明図である。 先端が先鋭な形状であるブレードを説明する為の説明図である。 第１深さｔを説明する為の説明図である。 第１深さｔを説明する為の説明図である。 半導体装置の構造を示す概略図である。 半導体装置の構造を示す概略図である。 半導体装置の構造を示す概略図である。 半導体装置の構造を示す概略図である。 第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
符号の説明
１ 配線基板
２ 半導体チップ
３ ワイヤ
４ 封止樹脂
５ 放熱板
６ 第１のブレード
７ 溝
８ ボール電極
９ 第２のブレード
１０ 樹脂封止体
１１ 半導体装置
１２ 弾性シート
１３ レジストマスク
１４ バリ
１５ ブレード
２０ 製品エリア
２１ 単位製品エリア

Claims (11)

  1. 配線基板の主面上に複数の半導体チップを搭載する工程と、
    前記複数の半導体チップの上方に放熱板を配置する工程と、
    前記放熱板と前記配線基板との間に封止樹脂を供給して前記複数の半導体チップを封止し、樹脂封止体を作製する工程と、
    前記樹脂封止体を切断する工程と、
    を具備し、
    前記切断する工程は、
    前記樹脂封止体を放熱板側から削る工程と、
    前記樹脂封止体を前記配線基板側から削る工程とを備え、
    前記配線基板側から削る工程は、前記放熱板側から削る工程よりも後に実施され、
    前記配線基板側から削る工程により、前記樹脂封止体が切断され、
    更に、
    前記配線基板側から削る工程及び前記放熱板側から削る工程よりも前に、前記配線基板の裏面にボール状の電極群を実装する工程
    を具備する
    半導体装置の製造方法。
  2. 請求項１に記載された半導体装置の製造方法であって、
    前記樹脂封止体が前記放熱板側から削る工程により削られる部分の溝幅は、前記配線基板側から削る工程により削られる部分の溝幅よりも、広い
    半導体装置の製造方法。
  3. 請求項１に記載された半導体装置の製造方法であって、
    前記放熱板側から削る工程は、第１のブレードにより前記樹脂封止体を削る工程を含む半導体装置の製造方法。
  4. 請求項３に記載された半導体装置の製造方法であって、
    前記第１のブレードは、刃先の形状が先鋭である
    半導体装置の製造方法。
  5. 前記第１のブレードは、刃先の形状が丸くなっていることを特徴とする、請求項３に記載の半導体装置の製造方法。
  6. 請求項１乃至５のいずれかに記載された半導体装置の製造方法であって、
    前記放熱板側から削る工程では、前記放熱板が完全に分断される
    半導体装置の製造方法。
  7. 請求項３に記載された半導体装置の製造方法であって、
    前記配線基板側から削る工程は、第２のブレードにより前記樹脂封止体を削る工程を含む
    半導体装置の製造方法。
  8. 請求項７に記載された半導体装置の製造方法であって、
    前記第１のブレードは、前記第２のブレードよりも粗い砥粒が配置されていることを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれかに記載された半導体装置の製造方法であって、
    前記放熱板は、金属製である
    半導体装置の製造方法。
  10. 請求項９に記載された半導体装置の製造方法であって、
    前記放熱板は、被膜が表面に施されている
    半導体装置の製造方法。
  11. 配線基板上に搭載された複数の半導体チップと、前記複数の半導体チップの上方に配置された放熱板と、前記配線基板と前記放熱板との間隙に充填された封止樹脂とで、少なくとも構成された樹脂封止体を複数の個片に切断する半導体装置の製造方法であって、
    前記樹脂封止体を前記放熱板側から削る工程と、
    前記樹脂封止体を前記配線基板側から削る工程と、
    を具備する
    半導体装置の製造方法。
JP2008273141A 2008-10-23 2008-10-23 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5259336B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008273141A JP5259336B2 (ja) 2008-10-23 2008-10-23 半導体装置及び半導体装置の製造方法
US12/588,542 US20100105170A1 (en) 2008-10-23 2009-10-19 Method for manufacturing a semiconductor device having a heat spreader
US12/929,291 US20110104872A1 (en) 2008-10-23 2011-01-12 Method of manufacturing a semiconductor device having a heat spreader
US13/610,460 US20130005090A1 (en) 2008-10-23 2012-09-11 Method for manufacturing a semiconductor device having a heat spreader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008273141A JP5259336B2 (ja) 2008-10-23 2008-10-23 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010103297A JP2010103297A (ja) 2010-05-06
JP2010103297A5 JP2010103297A5 (ja) 2011-11-17
JP5259336B2 true JP5259336B2 (ja) 2013-08-07

Family

ID=42117912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008273141A Expired - Fee Related JP5259336B2 (ja) 2008-10-23 2008-10-23 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (3) US20100105170A1 (ja)
JP (1) JP5259336B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716403B2 (ja) * 2016-09-09 2020-07-01 株式会社ディスコ 積層ウェーハの加工方法
TWI772160B (zh) * 2021-08-25 2022-07-21 慧榮科技股份有限公司 半導體封裝元件的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器
JP3425378B2 (ja) * 1998-10-21 2003-07-14 沖電気工業株式会社 半導体装置の製造方法
TWI228780B (en) * 2000-05-11 2005-03-01 Disco Corp Semiconductor wafer dividing method
JP4672201B2 (ja) * 2001-07-26 2011-04-20 ローム株式会社 半導体装置の製造方法
JP3888439B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2006114636A (ja) * 2004-10-13 2006-04-27 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication

Also Published As

Publication number Publication date
US20100105170A1 (en) 2010-04-29
JP2010103297A (ja) 2010-05-06
US20130005090A1 (en) 2013-01-03
US20110104872A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
US8174117B2 (en) Semiconductor device and method of manufacturing the same
JP3143888U (ja) 部品内蔵モジュール
JP5057221B2 (ja) 放熱部付き金属ベースプリント基板及びその製造方法
JP2011187659A (ja) 半導体装置及び半導体装置の製造方法
JP6887326B2 (ja) 半導体パッケージの形成方法
CN100438719C (zh) 混合集成电路装置及其制造方法
JP2005191149A (ja) 混成集積回路装置の製造方法
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
JP5435428B2 (ja) 箔状放熱フィンを備えた放熱器及びその形成方法
CN1310316C (zh) 混合集成电路装置
JP5259336B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP2009064806A (ja) 回路基板及びその製造方法並びに半導体モジュール
US20170367213A1 (en) Method of manufacturing semiconductor device
US20050161781A1 (en) Hybrid integrated circuit device and manufacturing method thereof
CN100521167C (zh) 混合集成电路装置的制造方法
CN1677667A (zh) 混合集成电路装置及其制造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP6899980B1 (ja) 半導体装置モジュールおよびその製造方法
JP2006100750A (ja) 回路装置およびその製造方法
TWI776768B (zh) 散熱貼片及薄膜覆晶封裝結構
JP7771606B2 (ja) 回路基板およびその製造方法
JP2003318334A (ja) 混成集積回路装置
JP6779088B2 (ja) 配線基板の製造方法
JP4498966B2 (ja) 金属−セラミックス接合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees