JP4672201B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4672201B2 JP4672201B2 JP2001225673A JP2001225673A JP4672201B2 JP 4672201 B2 JP4672201 B2 JP 4672201B2 JP 2001225673 A JP2001225673 A JP 2001225673A JP 2001225673 A JP2001225673 A JP 2001225673A JP 4672201 B2 JP4672201 B2 JP 4672201B2
- Authority
- JP
- Japan
- Prior art keywords
- cut
- cutting
- semiconductor device
- lead frame
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、樹脂パッケージの底面から端子部が露出して面実装型として構成された半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
この種の半導体装置の一例を図８に示す。この半導体装置１００は、樹脂パッケージ１０４の底面１０４ｂから端子部１２０，１３０（第１端子部１２０および第２端子部１３０）が露出した形態を有している。
【０００３】
この半導体装置１００は、半導体チップ１をマウントするためのダイパッド部１０３と、半導体チップ１にワイヤＷを介して接続された２つのリード部１０２とを備えており、これらは同一平面上に配置されている。上記第１端子部１２０は、この半導体装置１００に２つ形成されており、各リード部１０２における所定部位の厚みを部分的に大とすることによって形成されている。上記第２端子部１３０は、ダイパッド部１０３における所定部位の厚みを部分的に大とすることによって形成されるが、この半導体装置１００を外部の回路基板などに半田付けする際に、半導体装置１００を強固に固定し、かつ半田の使用量が必要以上に多くなるのを防止するために、物理的に２つに分割されたものとして用意されている。すなわち、ダイパッド部１０３には、２つの第２端子部１３０が形成されている。なお、リード部１０２およびダイパッド部１０３はそれぞれ、端子部１２０，１３０を形成した領域外が薄肉部２２および薄肉部３２とされるが、これら薄肉部２２，３２を樹脂パッケージ１０４内に埋設することにより、リード部１０２およびダイパッド部１０３が樹脂パッケージ１０４から脱落するのを防止している。
【０００４】
このような半導体装置１００は、図９にその一例を示すように、上記リード部１０２とダイパッド部１０３とを含んで構成された複数の単位領域７が複数行複数列に配列形成されたリードフレーム７０を用いて製造される。このリードフレーム７０において、各単位領域７のリード部１０２およびダイパッド部１０３は、最終的に不要となる耳部７１に対して支持部７２を介して支持されている。
【０００５】
このリードフレーム７０を用いて上記半導体装置１００を製造するには、図１０に示すように、まず、各単位領域７のダイパッド部１０３に半導体チップ１をそれぞれマウントし、各半導体チップ１とリード部１０２とをワイヤＷで接続する。次いで、上記樹脂パッケージ１０４の元となる樹脂モールド部４０を、各単位領域７にまたがるように一体的に形成する。このとき、図１１（ａ）に示すように、各リード部１０２の第１端子部１２０およびダイパッド部１０３の各第２端子部１３０が樹脂モールド部４０の底面から露出するようにする。そして、このようにして得られた中間体Ａ′を、図１１（ｂ）に示すように、回転ブレードなどの切断体５により各単位領域７ごとに切断して単位半導体装置１００を切り出す。
【０００６】
【発明が解決しようとする課題】
上記中間体Ａ′を各単位領域７ごとに切断する際、各ダイパッド部１０３および各リード部１０２は、上記支持部７２および耳部７１が切断体５によって切削されるようにして除去されることによりリードフレーム７０から分断されるが、支持部７２（リードフレーム７０）は、金属製であり、展性を有するため、図１１（ｂ）に示すように、切断体５との間に作用する摩擦力によってその一部が切断バリ９として、端子部１２０，１３０上の切断部分近傍に残ってしまう。これにより、この半導体装置１００を外部の回路基板などに実装する際に、端子部１２０，１３０と外部の回路基板の表面に形成した導体パッドとを充分に接触させることができず、接触不良となることがあった。
【０００７】
このような切断バリ９は、金属部分の被削量、すなわち上記支持部７２の厚みが大となるほど増加する傾向にあるので、切断バリ９の発生を抑制するため、リードフレーム７０に、エッチング処理を行うなどして、図１２に示すように、厚みが部分的に小とされた支持部２７２を予め形成しておく場合がある。
【０００８】
しかしながら、このような支持部２７２は、脆弱であるため、リードフレーム７０を各工程に移送して行う半導体装置の製造過程において、外力により変形しやすく、これにより半導体装置１００の製造を困難なものとしていた。たとえば、支持部２７２の変形により上記リード部１０２あるいはダイパッド部１０３がリードフレーム７０の表面から起立した状態となった場合などでは、これらを同一平面内に配置することができず、上記第１端子部１２０および第２端子部１３０の双方を樹脂パッケージ１０４（樹脂モールド部４０）の底面から露出させることが困難となる。
【０００９】
本願発明は、上記した事情のもとで考え出されたものであって、容易な手段により切断バリが生じるのを抑制することができる半導体装置の製造方法を提供することをその課題とする。
【００１０】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１１】
すなわち、本願発明により提供される半導体装置の製造方法は、導体からなるリード部を含んで構成された複数の単位領域が規則的に配列されたリードフレームを用いて樹脂パッケージ型半導体装置を製造する方法であって、上記リードフレームの上記各単位領域の所定部位に半導体チップを搭載するとともにこれら各半導体チップを上記リード部に電気的に接続する工程と、上記各半導体チップを封止する樹脂モールド部を平面視で上記各単位領域よりも広くなるように形成し、上記各単位領域において、上記各リード部の第１の面の少なくとも一部が端子部として上記樹脂モールド部の底面から露出してなる中間体を形成する工程と、上記中間体を上記各単位領域ごとに切断して単位半導体装置を切り出す切断工程とを含んでおり、上記切断工程において、上記中間体を上記リードフレームとともに切断するに際しては、所定厚みを有する第１切断体と、この第１切断体よりも大の厚みを有する第２切断体とを用い、上記第１切断体による切断の際には上記中間体をその厚み方向全体にわたって切断するとともに、上記第２切断体による切断の際には上記リードフレームをその露出面側から厚さ方向中間位置まで切断し、かつ、上記第１切断体による切断を行った後、上記第２切断体による切断を行うことを特徴としている。
【００１４】
好ましい実施の形態においては、上記第１切断体および第２切断体が、回転ブレードである構成とすることができる。
【００１６】
一般に、リード部は、リードフレームに対して、最終的に不要となる部分と一体的に形成されることによって支持されている。このリード部を支持する部分が、上記切断工程において切断されることによって、リード部がリードフレームから分断される。
【００１７】
本願発明において、上記中間体をリードフレームとともに切断するに際しては、上記第１切断体によって、上記中間体をその厚み方向全体にわたって切断するとともに、上記第２切断体によって、リードフレームをその露出面側から厚さ方向中間位置まで切断する。ここで、第２切断体は、第１切断体よりも大の厚みを有するので、第２切断体による切断によって、上記単位半導体装置の底面における端部（および上記したリード部を支持する部分）が切削される。
【００１８】
第１切断体による切断を行った後、第２切断体による切断を行うので、第１切断体による切断時に、従来例のように、リードフレームの一部、すなわち上記したリード部を支持する部分が切断バリとなり、単位半導体装置の底面における端部に残るものの、第２切断体による切断時に、この切断バリを除去することができる。
【００２０】
このように、本願発明によれば、従来例のように、上記したリード部を支持する部分の厚みを小とする必要がないため、従来例のように、この部分が製造過程において変形するのを防止することができる。したがって、半導体装置を容易に製造することができる。
【００２１】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２２】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２３】
図１は、本願発明方法によって製造される半導体装置の一例を示す概略斜視図、図２は、図１の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。図３および図４は、本願発明に係る半導体装置の製造方法を説明するための概略平面図、図５は、図４のＶ−Ｖ線に沿う断面図である。また、図６（ａ）および図６（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の一例を説明するための概略断面図、図７（ａ）および図７（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の他の例を説明するための概略断面図である。なお、これらの図において、従来例を示す図８ないし図１２に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２４】
図１に表れているように、この半導体装置Ａは、面実装型の半導体装置として構成されたものであり、半導体チップ１と、２つのリード部２と、ダイパッド部３と、樹脂パッケージ４とを備えている。
【００２５】
上記半導体チップ１は、たとえばトランジスタであり、その表裏面にエミッタ、コレクタおよびベースの３つの電極（図示略）が備えられている。この半導体チップ１は、上記ダイパッド部３の一面３ａ上に搭載されているとともに、上記各リード部２の一面２ａに対してワイヤＷを介して接続されている。
【００２６】
上記各リード部２は、平面視長矩形状を呈しており、その一面２ａが平坦面とされている。各リード部２の他面側には、凸部２１が設けられており、その表面が端子部２０（第１端子部２０）として樹脂パッケージ４の底面４ｂから露出している。また、各リード部２は、上記凸部２１に対して厚みが小とされた薄肉部２２を先端部分に有しており、この薄肉部２２が樹脂パッケージ４内に埋設されることにより、樹脂パッケージ４から脱落するのが防止される。
【００２７】
上記ダイパッド部３は、上記半導体チップ１が直接マウントされ１つの導体部として形成されている。このダイパッド部３は、平面視矩形状を呈しており、その一面３ａが平坦面とされているとともに、その他面側には凸部３１が設けられている。凸部３１の表面は、樹脂パッケージ４の底面から露出して端子部３０（第２端子部３０）をなしている。この半導体装置Ａは、外部の回路基板などに実装される場合、第２端子部３０（および第１端子部２０）と外部の回路基板上に形成されたパッドとを半田付けするなどして実装されるが、この際に、半導体装置Ａを強固に固定し、かつ半田の使用量が必要以上に多くなるのを防止するために、ダイパッド部３に形成した端子部として、物理的に２つに分割したものを採用している。すなわち、ダイパッド部３には、２つの第２端子部３０（凸部３１）が形成されている。
【００２８】
また、ダイパッド部３には、リード部２と同様に、上記凸部３１に対して厚みが小とされた薄肉部３２が形成されており、ダイパッド部３が樹脂パッケージ４から容易に脱落しないように構成されている。
【００２９】
上記ダイパッド部３とリード部２とは、同一平面上において一定間隔隔てて互いに対向して配置されており、それらの端面が樹脂パッケージ４の長手方向両端面側に露出している。
【００３０】
上記樹脂パッケージ４は、半導体チップ１を封止するためのものであり、たとえばエポキシ樹脂などにより形成されている。また、この樹脂パッケージ４は、後述するようにして形成された樹脂モールド部４０の一部として形成されたものであり、樹脂モールド部４０を切断することにより形成される。
【００３１】
次に、上記半導体装置Ａの製造方法を説明する。
【００３２】
この半導体装置Ａは、図２にその一例を示すように、上記リード部２とダイパッド部３とを含んで構成された複数の単位領域７が複数行複数列に配列形成されたリードフレーム７０を用いて製造される。このリードフレーム７０は、互いに平行に延びる一対の横フレーム（図示略）と、各横フレームの端部どうしを掛け渡すように配置された縦フレーム７３とから形成される外枠を有しており、この外枠内において、各単位領域７は、互いに所定の間隔を空けて配列されている。より詳細には、各単位領域７間の間隔は、後述する第１切断体５の厚みと略同等とされている。これにより、後述するようにして各単位領域７に沿って切断する際に、各単位半導体装置Ａ間をそれぞれ一度の切断により分断することができる。このようなリードフレーム７０において、各単位領域７のリード部２およびダイパッド部３は、最終的に不要となる耳部７１に対して支持部７２を介して支持されている。このリードフレーム７０は、たとえば、ＣｕあるいはＮｉなどにより形成された金属板に対して、エッチング処理を施したり、あるいは打ち抜き加工を行うなどして形成される。
【００３３】
上記リードフレーム７０を用いて上記半導体装置Ａを製造する際には、各リード部２および各ダイパッド部３にそれぞれ、第１端子部２０および第２端子部３０を予め形成しておく。第１端子部２０および第２端子部３０は、それぞれ、たとえば、リード部２およびダイパッド部３における第１端子部２０および第２端子部３０となる領域以外の領域（図２の斜線部分）に対してハーフエッチング処理を施すなどして形成される。
【００３４】
上記半導体装置Ａを製造するには、まず、図３に示すように、リードフレーム７０の上面７０ａ（すなわちリードフレーム７０における上記第１端子部２０および第２端子部３０が形成されている面７０ｂ（図２参照）の裏面）における各単位領域７のダイパッド部３に半導体チップ１を搭載し、各半導体チップ１を各リード部に電気的に接続する。この半導体装置Ａでは、各半導体チップ１は、ダイパッド部３に半田付けされており、各リード部２に対してワイヤＷを介して接続されている。各半導体チップ１の半田付けに際しては、たとえばリフローソルダリングの手法が用いられ、ワイヤＷによる接続は、公知のワイヤボンダなどを用いて行なわれる。
【００３５】
次いで、図４に示すように、各半導体チップ１を封止する樹脂モールド部４０を平面視で上記各単位領域７よりも広くなるように形成する。具体的には、樹脂モールド部４０は、本実施形態では、各単位領域７にまたがるような広さに一体的に形成されている。このとき、上記各単位領域７において、上記第１端子部２０および第２端子部３０を樹脂モールド部４０の底面から露出させる。樹脂モールド部４０の形成に際しては、たとえばトランスファーモールド法が採用される。この方法では、樹脂モールド部４０を形成するためのキャビティを有する一対の金型が用いられ、この一対の金型間に上記リードフレーム７０を挟み込んで、キャビティ内に溶融した樹脂を充填し、これを冷却・固化することによって、樹脂モールド部４０が得られる。このようにして、リードフレーム７０に樹脂モールド部４０が形成された中間体Ａ′が得られる。
【００３６】
次いで、上記中間体Ａ′を各単位領域７ごとに切断して単位半導体装置（すなわち半導体装）Ａを切り出す。具体的には、中間体Ａ′は、図４に示すように、各単位領域７の幅方向に沿う横切断線Ｌ1および各単位領域の長手方向に沿う縦切断線Ｌ2に沿って切断される。この切断工程において、横切断線Ｌ1に沿って切断する場合、中間体Ａ′は、図５に示すように、樹脂モールド部４０がリードフレーム７０の上記支持部７２（および耳部７１）とともに切断される。この横切断線Ｌ1に沿った切断では、所定厚みを有する第１切断体５と、この第１切断体５よりも大の厚みを有する第２切断体６とが用いられる。これら第１切断体５および第２切断体６としては、具体的には、回転ブレードが用いられ、第１切断体５による切断の際には上記中間体Ａ′をその厚み方向全体にわたって切断し、上記第２切断体６による切断の際には上記リードフレーム７０をその露出面側から厚さ方向中間位置まで切断する。
【００３７】
上記第１切断体５および第２切断体６を用いて、上記横切断線Ｌ1に沿って切断する手順は、以下のとおりである。
【００３８】
すなわち、まず、図６（ａ）に示すように、第１切断体５による一次切断を行う。これにより、単位半導体装置Ａの全体としての外観が所定の形状に形成される。次いで、図６（ｂ）に示すように、第２切断体６による二次切断を行う。これにより、単位半導体装置Ａの底面における長手方向両端部が切削される。
【００３９】
この場合、第１切断体５による一次切断において、リードフレーム７０（支持部７２および耳部７１）が切断される際には、従来例と同様に、リードフレーム７０と第１切断体５との間に作用する摩擦力によって、リードフレーム７０の一部が切断バリ９として端子部２０，３０上の切断部分近傍に残る。しかしながら、第２切断体６による二次切断によって、単位半導体装置Ａの底面における長手方向両端部、すなわち第１切断体５の切断部分近傍が切削されるので、これにより一次切断時に発生した切断バリ９を除去することができる。なお、この二次切断時には、リードフレーム７０がその厚さ方向中間位置までしか切断されず、金属部分の被削量が小となるため、二次切断時における切断バリの発生を抑制することができる。
【００４０】
図７（ａ）（ｂ）は、上記第１切断体５および第２切断体６を用いた切断手順の参考例である。まず、図７（ａ）に示すように、第２切断体６による一次切断を行う。これにより、リードフレーム７０における支持部７２および耳部７１の厚みが小とされる。次いで、図７（ｂ）に示すように、第１切断体５による二次切断を行う。これにより、単位半導体装置Ａの全体としての外観が所定の形状に形成される。
【００４１】
この場合、第１切断体５による二次切断の際には、その切断部分近傍において、リードフレーム７０（支持部７２および耳部７１）の厚みが、一次切断により予め小とされた状態となっているので、切断バリの発生が抑制されうる。なお、一次切断時には、リードフレーム７０がその厚さ方向中間位置までしか切断されないので、一次切断時における切断バリの発生もまた抑制された状態となっている。
【００４２】
このように、本願発明に係る半導体装置の製造方法では、従来例のように、予めリードフレームに対して部分的に厚みが小とされた領域、すなわち上記支持部２７２を形成しておかなくとも、切断バリが生じるのを抑制することができる。これにより、製造過程において、支持部が変形するのを防止することができるので、上記リード部２およびダイパッド部３を同一平面内に配置させておくことができる。したがって、第１端子部２０および第２端子部３０の双方を樹脂パッケージ４の底面から確実に露出させることができ、半導体装置Ａを容易に製造することができる。
【００４３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施の形態では、ダイパッド部３は、樹脂パッケージ４の底面から露出する第２端子部３０を有しているが、これを、単に半導体チップ１を搭載するためにのみ形成されたものとして構成してもよい。
【００４４】
また、上記実施の形態では、半導体チップ１は、リード部２に対してワイヤＷを介して接続されているがこれに限ることはない。
【図面の簡単な説明】
【図１】 本願発明方法によって製造される半導体装置の一例を示す概略斜視図である。
【図２】 図１の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。
【図３】 本願発明に係る半導体装置の製造方法を説明するための概略平面図である。
【図４】 本願発明に係る半導体装置の製造方法を説明するための概略平面図である。
【図５】 図４のＶ−Ｖ線に沿う断面図である。
【図６】 （ａ）および（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の一例を説明するための概略断面図である。
【図７】 （ａ）および（ｂ）は、本願発明に係る半導体装置の製造方法の参考例に係る切断工程を説明するための概略断面図である。
【図８】 従来の半導体装置の製造方法により製造された半導体装置の一例を示す概略斜視図である。
【図９】 図８の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。
【図１０】 従来の半導体装置の製造方法を説明するための概略平面図である。
【図１１】 （ａ）および（ｂ）は、従来の半導体装置の製造方法における切断工程の一例を説明するための概略断面図である。
【図１２】 従来の半導体装置の製造方法の他の例を説明するための概略断面図である。
【符号の説明】
１ 半導体チップ
２ リード部
４ 樹脂パッケージ
５ 第１切断体
６ 第２切断体
７ 単位領域
２０，３０ 端子部
４０ 樹脂モールド部
７０ リードフレーム
Ａ 半導体装置
Ａ′ 中間体
【発明の属する技術分野】
本願発明は、樹脂パッケージの底面から端子部が露出して面実装型として構成された半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
この種の半導体装置の一例を図８に示す。この半導体装置１００は、樹脂パッケージ１０４の底面１０４ｂから端子部１２０，１３０（第１端子部１２０および第２端子部１３０）が露出した形態を有している。
【０００３】
この半導体装置１００は、半導体チップ１をマウントするためのダイパッド部１０３と、半導体チップ１にワイヤＷを介して接続された２つのリード部１０２とを備えており、これらは同一平面上に配置されている。上記第１端子部１２０は、この半導体装置１００に２つ形成されており、各リード部１０２における所定部位の厚みを部分的に大とすることによって形成されている。上記第２端子部１３０は、ダイパッド部１０３における所定部位の厚みを部分的に大とすることによって形成されるが、この半導体装置１００を外部の回路基板などに半田付けする際に、半導体装置１００を強固に固定し、かつ半田の使用量が必要以上に多くなるのを防止するために、物理的に２つに分割されたものとして用意されている。すなわち、ダイパッド部１０３には、２つの第２端子部１３０が形成されている。なお、リード部１０２およびダイパッド部１０３はそれぞれ、端子部１２０，１３０を形成した領域外が薄肉部２２および薄肉部３２とされるが、これら薄肉部２２，３２を樹脂パッケージ１０４内に埋設することにより、リード部１０２およびダイパッド部１０３が樹脂パッケージ１０４から脱落するのを防止している。
【０００４】
このような半導体装置１００は、図９にその一例を示すように、上記リード部１０２とダイパッド部１０３とを含んで構成された複数の単位領域７が複数行複数列に配列形成されたリードフレーム７０を用いて製造される。このリードフレーム７０において、各単位領域７のリード部１０２およびダイパッド部１０３は、最終的に不要となる耳部７１に対して支持部７２を介して支持されている。
【０００５】
このリードフレーム７０を用いて上記半導体装置１００を製造するには、図１０に示すように、まず、各単位領域７のダイパッド部１０３に半導体チップ１をそれぞれマウントし、各半導体チップ１とリード部１０２とをワイヤＷで接続する。次いで、上記樹脂パッケージ１０４の元となる樹脂モールド部４０を、各単位領域７にまたがるように一体的に形成する。このとき、図１１（ａ）に示すように、各リード部１０２の第１端子部１２０およびダイパッド部１０３の各第２端子部１３０が樹脂モールド部４０の底面から露出するようにする。そして、このようにして得られた中間体Ａ′を、図１１（ｂ）に示すように、回転ブレードなどの切断体５により各単位領域７ごとに切断して単位半導体装置１００を切り出す。
【０００６】
【発明が解決しようとする課題】
上記中間体Ａ′を各単位領域７ごとに切断する際、各ダイパッド部１０３および各リード部１０２は、上記支持部７２および耳部７１が切断体５によって切削されるようにして除去されることによりリードフレーム７０から分断されるが、支持部７２（リードフレーム７０）は、金属製であり、展性を有するため、図１１（ｂ）に示すように、切断体５との間に作用する摩擦力によってその一部が切断バリ９として、端子部１２０，１３０上の切断部分近傍に残ってしまう。これにより、この半導体装置１００を外部の回路基板などに実装する際に、端子部１２０，１３０と外部の回路基板の表面に形成した導体パッドとを充分に接触させることができず、接触不良となることがあった。
【０００７】
このような切断バリ９は、金属部分の被削量、すなわち上記支持部７２の厚みが大となるほど増加する傾向にあるので、切断バリ９の発生を抑制するため、リードフレーム７０に、エッチング処理を行うなどして、図１２に示すように、厚みが部分的に小とされた支持部２７２を予め形成しておく場合がある。
【０００８】
しかしながら、このような支持部２７２は、脆弱であるため、リードフレーム７０を各工程に移送して行う半導体装置の製造過程において、外力により変形しやすく、これにより半導体装置１００の製造を困難なものとしていた。たとえば、支持部２７２の変形により上記リード部１０２あるいはダイパッド部１０３がリードフレーム７０の表面から起立した状態となった場合などでは、これらを同一平面内に配置することができず、上記第１端子部１２０および第２端子部１３０の双方を樹脂パッケージ１０４（樹脂モールド部４０）の底面から露出させることが困難となる。
【０００９】
本願発明は、上記した事情のもとで考え出されたものであって、容易な手段により切断バリが生じるのを抑制することができる半導体装置の製造方法を提供することをその課題とする。
【００１０】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１１】
すなわち、本願発明により提供される半導体装置の製造方法は、導体からなるリード部を含んで構成された複数の単位領域が規則的に配列されたリードフレームを用いて樹脂パッケージ型半導体装置を製造する方法であって、上記リードフレームの上記各単位領域の所定部位に半導体チップを搭載するとともにこれら各半導体チップを上記リード部に電気的に接続する工程と、上記各半導体チップを封止する樹脂モールド部を平面視で上記各単位領域よりも広くなるように形成し、上記各単位領域において、上記各リード部の第１の面の少なくとも一部が端子部として上記樹脂モールド部の底面から露出してなる中間体を形成する工程と、上記中間体を上記各単位領域ごとに切断して単位半導体装置を切り出す切断工程とを含んでおり、上記切断工程において、上記中間体を上記リードフレームとともに切断するに際しては、所定厚みを有する第１切断体と、この第１切断体よりも大の厚みを有する第２切断体とを用い、上記第１切断体による切断の際には上記中間体をその厚み方向全体にわたって切断するとともに、上記第２切断体による切断の際には上記リードフレームをその露出面側から厚さ方向中間位置まで切断し、かつ、上記第１切断体による切断を行った後、上記第２切断体による切断を行うことを特徴としている。
【００１４】
好ましい実施の形態においては、上記第１切断体および第２切断体が、回転ブレードである構成とすることができる。
【００１６】
一般に、リード部は、リードフレームに対して、最終的に不要となる部分と一体的に形成されることによって支持されている。このリード部を支持する部分が、上記切断工程において切断されることによって、リード部がリードフレームから分断される。
【００１７】
本願発明において、上記中間体をリードフレームとともに切断するに際しては、上記第１切断体によって、上記中間体をその厚み方向全体にわたって切断するとともに、上記第２切断体によって、リードフレームをその露出面側から厚さ方向中間位置まで切断する。ここで、第２切断体は、第１切断体よりも大の厚みを有するので、第２切断体による切断によって、上記単位半導体装置の底面における端部（および上記したリード部を支持する部分）が切削される。
【００１８】
第１切断体による切断を行った後、第２切断体による切断を行うので、第１切断体による切断時に、従来例のように、リードフレームの一部、すなわち上記したリード部を支持する部分が切断バリとなり、単位半導体装置の底面における端部に残るものの、第２切断体による切断時に、この切断バリを除去することができる。
【００２０】
このように、本願発明によれば、従来例のように、上記したリード部を支持する部分の厚みを小とする必要がないため、従来例のように、この部分が製造過程において変形するのを防止することができる。したがって、半導体装置を容易に製造することができる。
【００２１】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２２】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２３】
図１は、本願発明方法によって製造される半導体装置の一例を示す概略斜視図、図２は、図１の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。図３および図４は、本願発明に係る半導体装置の製造方法を説明するための概略平面図、図５は、図４のＶ−Ｖ線に沿う断面図である。また、図６（ａ）および図６（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の一例を説明するための概略断面図、図７（ａ）および図７（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の他の例を説明するための概略断面図である。なお、これらの図において、従来例を示す図８ないし図１２に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２４】
図１に表れているように、この半導体装置Ａは、面実装型の半導体装置として構成されたものであり、半導体チップ１と、２つのリード部２と、ダイパッド部３と、樹脂パッケージ４とを備えている。
【００２５】
上記半導体チップ１は、たとえばトランジスタであり、その表裏面にエミッタ、コレクタおよびベースの３つの電極（図示略）が備えられている。この半導体チップ１は、上記ダイパッド部３の一面３ａ上に搭載されているとともに、上記各リード部２の一面２ａに対してワイヤＷを介して接続されている。
【００２６】
上記各リード部２は、平面視長矩形状を呈しており、その一面２ａが平坦面とされている。各リード部２の他面側には、凸部２１が設けられており、その表面が端子部２０（第１端子部２０）として樹脂パッケージ４の底面４ｂから露出している。また、各リード部２は、上記凸部２１に対して厚みが小とされた薄肉部２２を先端部分に有しており、この薄肉部２２が樹脂パッケージ４内に埋設されることにより、樹脂パッケージ４から脱落するのが防止される。
【００２７】
上記ダイパッド部３は、上記半導体チップ１が直接マウントされ１つの導体部として形成されている。このダイパッド部３は、平面視矩形状を呈しており、その一面３ａが平坦面とされているとともに、その他面側には凸部３１が設けられている。凸部３１の表面は、樹脂パッケージ４の底面から露出して端子部３０（第２端子部３０）をなしている。この半導体装置Ａは、外部の回路基板などに実装される場合、第２端子部３０（および第１端子部２０）と外部の回路基板上に形成されたパッドとを半田付けするなどして実装されるが、この際に、半導体装置Ａを強固に固定し、かつ半田の使用量が必要以上に多くなるのを防止するために、ダイパッド部３に形成した端子部として、物理的に２つに分割したものを採用している。すなわち、ダイパッド部３には、２つの第２端子部３０（凸部３１）が形成されている。
【００２８】
また、ダイパッド部３には、リード部２と同様に、上記凸部３１に対して厚みが小とされた薄肉部３２が形成されており、ダイパッド部３が樹脂パッケージ４から容易に脱落しないように構成されている。
【００２９】
上記ダイパッド部３とリード部２とは、同一平面上において一定間隔隔てて互いに対向して配置されており、それらの端面が樹脂パッケージ４の長手方向両端面側に露出している。
【００３０】
上記樹脂パッケージ４は、半導体チップ１を封止するためのものであり、たとえばエポキシ樹脂などにより形成されている。また、この樹脂パッケージ４は、後述するようにして形成された樹脂モールド部４０の一部として形成されたものであり、樹脂モールド部４０を切断することにより形成される。
【００３１】
次に、上記半導体装置Ａの製造方法を説明する。
【００３２】
この半導体装置Ａは、図２にその一例を示すように、上記リード部２とダイパッド部３とを含んで構成された複数の単位領域７が複数行複数列に配列形成されたリードフレーム７０を用いて製造される。このリードフレーム７０は、互いに平行に延びる一対の横フレーム（図示略）と、各横フレームの端部どうしを掛け渡すように配置された縦フレーム７３とから形成される外枠を有しており、この外枠内において、各単位領域７は、互いに所定の間隔を空けて配列されている。より詳細には、各単位領域７間の間隔は、後述する第１切断体５の厚みと略同等とされている。これにより、後述するようにして各単位領域７に沿って切断する際に、各単位半導体装置Ａ間をそれぞれ一度の切断により分断することができる。このようなリードフレーム７０において、各単位領域７のリード部２およびダイパッド部３は、最終的に不要となる耳部７１に対して支持部７２を介して支持されている。このリードフレーム７０は、たとえば、ＣｕあるいはＮｉなどにより形成された金属板に対して、エッチング処理を施したり、あるいは打ち抜き加工を行うなどして形成される。
【００３３】
上記リードフレーム７０を用いて上記半導体装置Ａを製造する際には、各リード部２および各ダイパッド部３にそれぞれ、第１端子部２０および第２端子部３０を予め形成しておく。第１端子部２０および第２端子部３０は、それぞれ、たとえば、リード部２およびダイパッド部３における第１端子部２０および第２端子部３０となる領域以外の領域（図２の斜線部分）に対してハーフエッチング処理を施すなどして形成される。
【００３４】
上記半導体装置Ａを製造するには、まず、図３に示すように、リードフレーム７０の上面７０ａ（すなわちリードフレーム７０における上記第１端子部２０および第２端子部３０が形成されている面７０ｂ（図２参照）の裏面）における各単位領域７のダイパッド部３に半導体チップ１を搭載し、各半導体チップ１を各リード部に電気的に接続する。この半導体装置Ａでは、各半導体チップ１は、ダイパッド部３に半田付けされており、各リード部２に対してワイヤＷを介して接続されている。各半導体チップ１の半田付けに際しては、たとえばリフローソルダリングの手法が用いられ、ワイヤＷによる接続は、公知のワイヤボンダなどを用いて行なわれる。
【００３５】
次いで、図４に示すように、各半導体チップ１を封止する樹脂モールド部４０を平面視で上記各単位領域７よりも広くなるように形成する。具体的には、樹脂モールド部４０は、本実施形態では、各単位領域７にまたがるような広さに一体的に形成されている。このとき、上記各単位領域７において、上記第１端子部２０および第２端子部３０を樹脂モールド部４０の底面から露出させる。樹脂モールド部４０の形成に際しては、たとえばトランスファーモールド法が採用される。この方法では、樹脂モールド部４０を形成するためのキャビティを有する一対の金型が用いられ、この一対の金型間に上記リードフレーム７０を挟み込んで、キャビティ内に溶融した樹脂を充填し、これを冷却・固化することによって、樹脂モールド部４０が得られる。このようにして、リードフレーム７０に樹脂モールド部４０が形成された中間体Ａ′が得られる。
【００３６】
次いで、上記中間体Ａ′を各単位領域７ごとに切断して単位半導体装置（すなわち半導体装）Ａを切り出す。具体的には、中間体Ａ′は、図４に示すように、各単位領域７の幅方向に沿う横切断線Ｌ1および各単位領域の長手方向に沿う縦切断線Ｌ2に沿って切断される。この切断工程において、横切断線Ｌ1に沿って切断する場合、中間体Ａ′は、図５に示すように、樹脂モールド部４０がリードフレーム７０の上記支持部７２（および耳部７１）とともに切断される。この横切断線Ｌ1に沿った切断では、所定厚みを有する第１切断体５と、この第１切断体５よりも大の厚みを有する第２切断体６とが用いられる。これら第１切断体５および第２切断体６としては、具体的には、回転ブレードが用いられ、第１切断体５による切断の際には上記中間体Ａ′をその厚み方向全体にわたって切断し、上記第２切断体６による切断の際には上記リードフレーム７０をその露出面側から厚さ方向中間位置まで切断する。
【００３７】
上記第１切断体５および第２切断体６を用いて、上記横切断線Ｌ1に沿って切断する手順は、以下のとおりである。
【００３８】
すなわち、まず、図６（ａ）に示すように、第１切断体５による一次切断を行う。これにより、単位半導体装置Ａの全体としての外観が所定の形状に形成される。次いで、図６（ｂ）に示すように、第２切断体６による二次切断を行う。これにより、単位半導体装置Ａの底面における長手方向両端部が切削される。
【００３９】
この場合、第１切断体５による一次切断において、リードフレーム７０（支持部７２および耳部７１）が切断される際には、従来例と同様に、リードフレーム７０と第１切断体５との間に作用する摩擦力によって、リードフレーム７０の一部が切断バリ９として端子部２０，３０上の切断部分近傍に残る。しかしながら、第２切断体６による二次切断によって、単位半導体装置Ａの底面における長手方向両端部、すなわち第１切断体５の切断部分近傍が切削されるので、これにより一次切断時に発生した切断バリ９を除去することができる。なお、この二次切断時には、リードフレーム７０がその厚さ方向中間位置までしか切断されず、金属部分の被削量が小となるため、二次切断時における切断バリの発生を抑制することができる。
【００４０】
図７（ａ）（ｂ）は、上記第１切断体５および第２切断体６を用いた切断手順の参考例である。まず、図７（ａ）に示すように、第２切断体６による一次切断を行う。これにより、リードフレーム７０における支持部７２および耳部７１の厚みが小とされる。次いで、図７（ｂ）に示すように、第１切断体５による二次切断を行う。これにより、単位半導体装置Ａの全体としての外観が所定の形状に形成される。
【００４１】
この場合、第１切断体５による二次切断の際には、その切断部分近傍において、リードフレーム７０（支持部７２および耳部７１）の厚みが、一次切断により予め小とされた状態となっているので、切断バリの発生が抑制されうる。なお、一次切断時には、リードフレーム７０がその厚さ方向中間位置までしか切断されないので、一次切断時における切断バリの発生もまた抑制された状態となっている。
【００４２】
このように、本願発明に係る半導体装置の製造方法では、従来例のように、予めリードフレームに対して部分的に厚みが小とされた領域、すなわち上記支持部２７２を形成しておかなくとも、切断バリが生じるのを抑制することができる。これにより、製造過程において、支持部が変形するのを防止することができるので、上記リード部２およびダイパッド部３を同一平面内に配置させておくことができる。したがって、第１端子部２０および第２端子部３０の双方を樹脂パッケージ４の底面から確実に露出させることができ、半導体装置Ａを容易に製造することができる。
【００４３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施の形態では、ダイパッド部３は、樹脂パッケージ４の底面から露出する第２端子部３０を有しているが、これを、単に半導体チップ１を搭載するためにのみ形成されたものとして構成してもよい。
【００４４】
また、上記実施の形態では、半導体チップ１は、リード部２に対してワイヤＷを介して接続されているがこれに限ることはない。
【図面の簡単な説明】
【図１】 本願発明方法によって製造される半導体装置の一例を示す概略斜視図である。
【図２】 図１の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。
【図３】 本願発明に係る半導体装置の製造方法を説明するための概略平面図である。
【図４】 本願発明に係る半導体装置の製造方法を説明するための概略平面図である。
【図５】 図４のＶ−Ｖ線に沿う断面図である。
【図６】 （ａ）および（ｂ）は、本願発明に係る半導体装置の製造方法における切断工程の一例を説明するための概略断面図である。
【図７】 （ａ）および（ｂ）は、本願発明に係る半導体装置の製造方法の参考例に係る切断工程を説明するための概略断面図である。
【図８】 従来の半導体装置の製造方法により製造された半導体装置の一例を示す概略斜視図である。
【図９】 図８の半導体装置を製造する際に用いられるリードフレームの一例を示す概略平面図である。
【図１０】 従来の半導体装置の製造方法を説明するための概略平面図である。
【図１１】 （ａ）および（ｂ）は、従来の半導体装置の製造方法における切断工程の一例を説明するための概略断面図である。
【図１２】 従来の半導体装置の製造方法の他の例を説明するための概略断面図である。
【符号の説明】
１ 半導体チップ
２ リード部
４ 樹脂パッケージ
５ 第１切断体
６ 第２切断体
７ 単位領域
２０，３０ 端子部
４０ 樹脂モールド部
７０ リードフレーム
Ａ 半導体装置
Ａ′ 中間体
Claims (2)
- 導体からなるリード部を含んで構成された複数の単位領域が規則的に配列されたリードフレームを用いて樹脂パッケージ型半導体装置を製造する方法であって、
上記リードフレームの上記各単位領域の所定部位に半導体チップを搭載するとともにこれら各半導体チップを上記リード部に電気的に接続する工程と、
上記各半導体チップを封止する樹脂モールド部を平面視で上記各単位領域よりも広くなるように形成し、上記各単位領域において、上記各リード部の第１の面の少なくとも一部が端子部として上記樹脂モールド部の底面から露出してなる中間体を形成する工程と、
上記中間体を上記各単位領域ごとに切断して単位半導体装置を切り出す切断工程とを含んでおり、
上記切断工程において、上記中間体を上記リードフレームとともに切断するに際しては、所定厚みを有する第１切断体と、この第１切断体よりも大の厚みを有する第２切断体とを用い、上記第１切断体による切断の際には上記中間体をその厚み方向全体にわたって切断するとともに、上記第２切断体による切断の際には上記リードフレームをその露出面側から厚さ方向中間位置まで切断し、かつ、上記第１切断体による切断を行った後、上記第２切断体による切断を行うことを特徴とする、半導体装置の製造方法。 - 上記第１切断体および第２切断体は、回転ブレードである、請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225673A JP4672201B2 (ja) | 2001-07-26 | 2001-07-26 | 半導体装置の製造方法 |
| US10/206,515 US6624007B2 (en) | 2001-07-26 | 2002-07-25 | Method of making leadframe by mechanical processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225673A JP4672201B2 (ja) | 2001-07-26 | 2001-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037236A JP2003037236A (ja) | 2003-02-07 |
| JP4672201B2 true JP4672201B2 (ja) | 2011-04-20 |
Family
ID=19058626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225673A Expired - Lifetime JP4672201B2 (ja) | 2001-07-26 | 2001-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672201B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5401059B2 (ja) * | 2008-08-28 | 2014-01-29 | 新電元工業株式会社 | 半導体装置、端子用リードフレーム、接続子用フレーム、及び、半導体装置の製造方法 |
| JP5217800B2 (ja) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP5259336B2 (ja) * | 2008-10-23 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5555065B2 (ja) * | 2010-06-11 | 2014-07-23 | ローム株式会社 | 半導体装置およびその製造方法 |
| CN105845816A (zh) | 2010-11-02 | 2016-08-10 | 大日本印刷株式会社 | 附有树脂引线框及半导体装置 |
| JP5527450B2 (ja) * | 2013-03-06 | 2014-06-18 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP2013145908A (ja) * | 2013-03-06 | 2013-07-25 | Nichia Chem Ind Ltd | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP2015142088A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社ディスコ | パッケージ基板の分割方法 |
| US9601415B2 (en) * | 2014-03-27 | 2017-03-21 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
| KR102096329B1 (ko) * | 2017-11-16 | 2020-04-06 | 한국생산기술연구원 | 알루미늄 금형 및 이의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163007A (ja) * | 1997-11-28 | 1999-06-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
2001
- 2001-07-26 JP JP2001225673A patent/JP4672201B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163007A (ja) * | 1997-11-28 | 1999-06-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037236A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6608366B1 (en) | Lead frame with plated end leads | |
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
| EP1187202A2 (en) | Semiconductor package | |
| JP2927660B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JPH11195733A (ja) | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 | |
| JP4672201B2 (ja) | 半導体装置の製造方法 | |
| US6821820B2 (en) | Lead frame manufacturing method | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3994095B2 (ja) | 面実装型電子部品 | |
| WO2007009024A2 (en) | Folded frame carrier for mosfet bga | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JP5178648B2 (ja) | パッケージの製造方法、及び半導体装置 | |
| JP4889169B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP7136767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3650970B2 (ja) | 半導体装置の製造方法 | |
| US7199455B2 (en) | Molded resin semiconductor device having exposed semiconductor chip electrodes | |
| CN219226285U (zh) | 半导体封装框架及半导体封装结构 | |
| JP4004445B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3766312B2 (ja) | 半導体装置及びその製造方法 | |
| WO2023286720A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4672201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |