JP2015142088A - パッケージ基板の分割方法 - Google Patents

パッケージ基板の分割方法 Download PDF

Info

Publication number
JP2015142088A
JP2015142088A JP2014015449A JP2014015449A JP2015142088A JP 2015142088 A JP2015142088 A JP 2015142088A JP 2014015449 A JP2014015449 A JP 2014015449A JP 2014015449 A JP2014015449 A JP 2014015449A JP 2015142088 A JP2015142088 A JP 2015142088A
Authority
JP
Japan
Prior art keywords
cutting
package substrate
cutting blade
width
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014015449A
Other languages
English (en)
Inventor
敦嗣 久保
Atsushi Kubo
敦嗣 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014015449A priority Critical patent/JP2015142088A/ja
Publication of JP2015142088A publication Critical patent/JP2015142088A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】電極のバリを抑え、隣接する電極端子同士の短絡を防止しうるパッケージ基板の分割方法を提供する。【解決手段】第一の幅１１を有する第一切削ブレード１０をパッケージ基板１の厚み方向にパッケージ基板１を完全切断しない第一の高さ１２に位置付け、第一切削ブレード１０で分割予定ラインＳに沿ってパッケージ基板１を切削して第一切削溝１３を形成する第一切削ステップと、第一切削ステップを実施した後、第一の幅１１より狭い第二の幅２１を有する第二切削ブレード２０をパッケージ基板１の厚み方向にパッケージ基板１を完全切断する第二の高さ２２に位置付け、第二切削ブレード２０で第一切削溝１３の形成された分割予定ラインＳに沿ってパッケージ基板１を切削する第二切削ステップとを備え、１度で電極の厚み方向にパッケージ基板を完全切断するのに比べてバリの発生を小さく抑える。【選択図】図３

Description

本発明は、パッケージ基板の分割方法に関する。
パッケージ基板の一種であるＱＦＮ（Quad Flat Non-Leaded Package）には、分割予定ラインからデバイス側に向かって伸びる所定厚みの電極が形成されており、切削ブレードで分割予定ラインに沿って切削すると、電極の破断面にバリが発生する。このバリが大きく発生すると、隣接する電極同士が短絡するという問題がある。例えば下記の特許文献１では、バリの発生を抑えるべく特殊な切削水供給手段を備えた切削装置が提案されている。
この切削装置は、被加工物を保持するチャックテーブルと、円形の切削ブレードとこれをカバーするブレードカバーとを有する切削手段とを備えており、ブレードカバーには、切削ブレードの切り刃の根元部分に切削水を噴射する切削水噴射孔が切り刃の円周に沿って複数形成されている。このように構成される切削装置では、切削水噴射孔から切削ブレードの切り刃の根元部分に向けて切削水を噴射しながら被加工物を切削できるため、切削水が遠心力によって切り刃の先端に至るとともに、回転する切り刃に連れ回ることによって切削水を被加工物の切削ポイントに十分に供給でき、電極の延性による伸びが抑制されて隣接する電極同士が短絡するのを防止している。
特開２０１１−０２０２３１号公報
しかしながら、上記のような切削装置を用いたとしても、被加工物の切削時には、電極を切断するときにバリの発生を低減することは依然として難しく、更なる改善が切望されている。
本発明は、電極の切断するときのバリの発生を抑え、隣接する電極端子同士の短絡を防止しうることに発明の解決すべき課題を有している。
本発明は、交差する複数の分割予定ラインによって区画された各領域にデバイスが配設されるとともに該分割予定ラインからデバイス側に突出した所定厚みの電極が形成され、該デバイスが封止材で封止されたパッケージ基板を該分割予定ラインに沿って分割して複数のパッケージを形成するパッケージ基板の分割方法であって、第一の幅を有する第一切削ブレードをパッケージ基板の該電極を厚み方向に完全切断しない第一の高さに位置付け、該第一切削ブレードで該分割予定ラインに沿ってパッケージ基板を切削して切削溝を形成する第一切削ステップと、該第一切削ステップを実施した後、該第一の幅より狭い第二の幅を有する第二切削ブレードをパッケージ基板を厚み方向に完全切断する第二の高さに位置付け、該第二切削ブレードで該切削溝の形成された該分割予定ラインに沿ってパッケージ基板を切削する第二切削ステップと、を備える。
また、本発明では、上記第一切削ステップを実施した後、上記第二切削ステップを実施する前に、上記第一の幅より狭く上記第二の幅より広い第三の幅を有する第三切削ブレードを上記電極を厚み方向に完全切断しない上記第一の高さよりも低い第三の高さに位置付け、該第三切削ブレードで上記切削溝の形成された上記分割予定ラインに沿ってパッケージ基板を切削する第三切削ステップを更に備える構成としてもよい。
上記第一切削ブレードは、上記第二切削ブレードに比べて含有する砥粒の平均砥粒サイズが小さいことを特徴としている。
本発明にかかる分割方法は、第一切削ステップとして第一の幅を有する第一切削ブレードで電極を厚み方向に完全切断することなく切削して切削溝を形成した後、第二切削ステップとして第一の幅よりも狭い第二の幅を有する第二切削ブレードでパッケージ基板を完全切断するように構成したため、第一切削ステップではパッケージ基板の電極の一部を切削することによりパッケージ基板上面や側面に発生するバリが、１度で電極の厚み方向にパッケージ基板を完全切断するのに比べて小さく抑えることができる。
また、第一切削ステップにおいて切削されずに残った電極の切り残し部分は、第二切削ステップにおいて第二切削ブレードによって完全に切削されるとともに、第二切削ブレードで切削することにより発生したバリは当該切削溝の溝底に発生するため、パッケージ基板の上面にまで至らない。したがって、電極端子同士の短絡を防ぐことができる。
上記第一切削ブレードの第一の幅よりも狭く、かつ上記第二切削ブレードの第二の幅よりも広い第三の幅を有する第三切削ステップを、上記第一切削ステップを実施した後、上記第二切削ステップを実施する前に実施すると、電極を除去する部分を段階的に少なくしつつパッケージ基板を完全に切断できるため、それぞれの切削ステップで発生するバリを更に抑えることができる。
上記第一切削ブレードとして、上記第二切削ブレードと比べて含有する砥粒の平均砥粒サイズが小さいものを使用することにより、パッケージ基板の上面方向においてバリが発生するのをより抑制することができる。
パッケージ基板の構成を示す平面図である。 パッケージ基板の構成を示す断面図である。 第一切削ステップを示す断面図である。 第二切削ステップを示す断面図である。 第三切削ステップを示す断面図である。 第三切削ステップを実施した後に第二切削ステップを実施する状態を示す断面図である。
１ パッケージ基板の構成
図１及び図２に示すパッケージ基板１は、ＱＦＮ(Quad Flat Non-leaded Package)と称される技術により形成された被加工物の一例であり、延性材である金属からなる矩形板状の金属枠２を備えている。
図１に示すパッケージ基板１の表面１ａには、複数のデバイス形成部３（図示の例では３つ）が形成されており、各デバイス形成部３には、縦横に交差する複数の分割予定ラインＳによって区画されて複数のデバイス領域４が形成され、個々のデバイス領域４から分割予定ラインＳ側に向けて所定の厚みを有する複数の電極５が突出した状態で形成されている。デバイス領域４には、デバイスを配設するための矩形状のダイパッド６が形成されている。分割予定ラインＳ側を縦横に切削することにより、側面に電極５が露出したデバイスを備えるパッケージが形成される。
一方、図２に示すパッケージ基板１の裏面１ｂであって、デバイス形成部３の裏面側にはダイパッド６にデバイスＤが配設されており、デバイスＤに備える電極端子と電極５とがボンディングワイヤ７によって連結されている。また、各デバイス形成部３に対応する位置には、延性材である樹脂からなる封止材によって樹脂封止部８が形成されており、各デバイスＤは樹脂封止部８によって封止されている。以下では、パッケージ基板１を個々のパッケージに分割する方法について添付の図面を参照しながら説明する。
２ 分割方法の第一例
（１）第一切削ステップ
図３に示すように、第一の幅１１を有する第一切削ブレード１０を用いてパッケージ基板１に対して切削を行う。第一の幅１１は、分割予定ラインＳの幅の範囲内であればよい。このように構成される第一切削ブレード１０を図示しないモータによって回転させながら、第一切削ブレード１０をパッケージ基板１に接近する方向に下降させ、パッケージ基板１に形成された電極５に切り込ませる。 このときの第一切削ブレード１０の切り込み深さは、第一切削ブレード１０の刃先の位置が、切削ブレード１０によってパッケージ基板１の電極５を厚み方向に完全に切断しない第一の高さ１２となる深さとする。
こうして第一切削ブレード１０によって、分割予定ラインＳに沿ってパッケージ基板１を切削して電極５に溝底１４を有する第一切削溝１３を形成する。このようにして、図１で示した縦横に交差する全ての分割予定ラインＳに沿ってパッケージ基板１を切削し、各電極５の厚み方向に切り残しが残るように第一切削溝１３を形成する。
（２）第二切削ステップ
第一切削ステップを実施した後、図４に示すように、第二の幅２１を有する第二切削ブレード２０を用いてパッケージ基板１に対して切削を行う。第二の幅２１は、図３に示す第一切削ブレード１０の第一の幅１１よりも狭い幅となっている。このように構成される第二切削ブレード２０の下方にパッケージ基板１を移動させたら、第二切削ブレード２０を図示しないモータによって回転させながら、第二切削ブレード２０をパッケージ基板１に接近する方向に下降させ、電極５に切り込ませる。
このとき、第二切削ブレード２０の刃先を、第二切削ブレード２０によって厚み方向に電極５及び樹脂封止部８を完全に切断する第二の高さ２２に位置付ける。こうして第二切削ブレード２０によって、図３に示す第一切削溝１３が形成された分割予定ラインＳに沿ってパッケージ基板１を切削して第一切削溝１３よりも幅が狭い第二切削溝２３を形成し、この第二切削溝２３を起点にしてパッケージ基板１を破断してデバイスＤを備えるパッケージ１００を形成する。そして、第二切削ブレード２０によって、縦横に交差するすべての分割予定ラインＳに沿ってパッケージ基板１を切削し、パッケージ１００を複数形成する。その後、搬送手段等によって個々のパッケージ１００をピックアップする。
このように、パッケージ基板の分割方法では、第一の幅１１を有する第一切削ブレード１０でパッケージ基板１を完全切断しない第一切削溝１３を形成する第一切削ステップを実施するため、第一切削ブレード１０によって除去された電極５の破断面には、バリが発成するものの、第一切削ブレード１０でパッケージ基板１を完全に切断しないため、１度でパッケージ基板１を完全に切断する場合に比べてパッケージ基板１の上面方向に発生するバリを小さくすることが可能となる。
また、第一切削ステップを実施した後は、第一の幅１１よりも狭い第二の幅２１を有する第二切削ブレード２０で電極５の厚み方向にパッケージ基板１を完全切断する第二切削ステップを実施するため、電極５を除去する部分も少なくなり、電極５の破断面に発生するバリを小さくすることができるとともに、除去されずに残った第一切削溝１３の溝底１４においてバリが発生するため、パッケージ基板１の表面１ａにバリが至ることがない。
第一切削ステップで用いられる図３に示す第一切削ブレード１０は、第二切削ステップで用いられる図４に示す第二切削ブレード２０と比べて含有する砥粒の平均砥粒サイズが小さくなっていることが望ましい。このように構成される第一切削ブレード１０で第一切削ステップを実施すれば、パッケージ基板１の上面方向においてバリが発生するのをより抑制することができる。
３ 分割方法の第二例
パッケージ基板１を分割する方法としては、上記した例のほか、切削ブレードの厚みを切削ステップ毎に徐々に小さくして切削ステップを３段階以上にしてもよい。以下では、切削ステップを３段階にした場合のパッケージ基板１の分割する方法について説明する。
（１）第一切削ステップ
まず、図３で示した第一切削ステップを実施する。すなわち、図３に示す第一切削ブレード１０を図示しないモータによって回転させながら、第一切削ブレード１０をパッケージ基板１に接近する方向に下降させパッケージ基板１に形成された電極５に切り込ませる。このとき、第一切削ブレード１０の刃先を、パッケージ基板１の電極５の厚み方向にパッケージ基板１を完全切断しない第一の高さ１２に位置付け、第一切削ブレード１０により、分割予定ラインＳに沿ってパッケージ基板１を切削して電極５に第一切削溝１３を形成する。
（２）第三切削ステップ
第一切削ステップを実施した後、後記の第二切削ステップを実施する前に、図５に示す第三の幅３１を有する第三切削ブレード３０を用いてパッケージ基板１に対して切削を行う。第三の幅３１は、図３に示す第一切削ブレード１０の第一の幅１１よりも狭く、後記の第二切削ステップで用いられる図５に示す第二切削ブレード２０ａの第二の幅２４よりも広い幅となっている。このように構成される第三切削ブレード３０を図示しないモータによって回転させながら、第三切削ブレード３０をパッケージ基板１に接近する方向に下降させパッケージ基板１に形成された電極５に切り込ませる。
このとき、第三切削ブレード３０の刃先を、第三切削ブレード３０によって厚み方向にパッケージ基板１の電極５を完全に切断しない第三の高さ３２に位置付ける。こうして第三切削ブレード２０によって、図３に示す第一切削溝１３が形成された分割予定ラインＳに沿ってパッケージ基板１を切削し、第一切削溝１３よりも幅が狭く、第一切削溝１３の溝底１４よりも低い位置に、溝底３４を有する第三切削溝３３を形成する。このようにして、図１で示した縦横に交差する全ての分割予定ラインＳに沿ってパッケージ基板１を切削し、各電極５に形成された第一切削溝１３よりも下層の位置に第三切削溝３３を形成する。
（３）第二切削ステップ
第三切削ステップを実施した後、図６に示すように、第二の幅２４を有する第二切削ブレード２０ａを用いてパッケージ基板１に対して切削を行う。第二の幅２４は、図３に示す第一切削ブレード１０の第一の幅１１及び図５に示す第三切削ブレード３０の第三の幅３１よりも狭い幅となっている。このように構成される第二切削ブレード２０ａの下方にパッケージ基板１を移動させたら、第二切削ブレード２０ａを図示しないモータによって回転させながら、第二切削ブレード２０ａをパッケージ基板１に接近する方向に下降させ電極５に切り込ませる。
このとき、第二切削ブレード２０ａの刃先を、第二切削ブレード２０ａによって厚み方向にパッケージ基板１の電極５及び樹脂封止部８を完全に切断する第二の高さ２５に位置付ける。こうして第二切削ブレード２０ａによって、図５に示す第一切削溝１３と第三切削溝３３とが形成された分割予定ラインＳに沿ってパッケージ基板１を切削し、第三切削溝３３よりも幅が狭い第二切削溝２６を形成する。この第二切削溝２６を起点にしてパッケージ基板１を破断してデバイスＤを備えるパッケージ１００ａを形成する。そして、第二切削ブレード２０ａによって、縦横に交差するすべての分割予定ラインＳに沿ってパッケージ基板１を切削し、パッケージ１００ａを複数形成する。その後、搬送手段等によって個々のパッケージ１００ａをピックアップする。
以上のとおり、それぞれの切削ステップで用いられる切削ブレードの厚みを段階的に薄くして３段階による切削ステップを実施することにより、電極５を除去する部分を段階的に少なくして、各切削ステップで発生するバリをより小さくすることができる。
１：パッケージ基板 １ａ：表面 １ｂ：裏面
２：金属枠 ３：デバイス形成部 ４：デバイス領域 ５：電極 ６：ダイパッド
７：ボンディングワイヤ ８：樹脂封止部
Ｄ：デバイス Ｓ：分割予定ライン １００，１００ａ：パッケージ
１０：第一切削ブレード １１：第一の幅
１２：第一の高さ １３：第一切削溝 １４：溝底
２０，２０ａ：第二切削ブレード ２１：第二の幅 ２２：第二の高さ
２３：第二切削溝 ２４：第二の幅 ２５：第二の高さ ２６：第二切削溝
３０：第三切削ブレード ３１：第三の幅 ３２：第三の高さ ３３：第二切削溝
３４：溝底

Claims (3)

  1. 交差する複数の分割予定ラインによって区画された各領域にデバイスが配設されるとともに該分割予定ラインからデバイス側に突出した所定厚みの電極が形成され、該デバイスが封止材で封止されたパッケージ基板を該分割予定ラインに沿って分割して複数のパッケージを形成するパッケージ基板の分割方法であって、
    第一の幅を有する第一切削ブレードをパッケージ基板の該電極を厚み方向に完全切断しない第一の高さに位置付け、該第一切削ブレードで該分割予定ラインに沿ってパッケージ基板を切削して切削溝を形成する第一切削ステップと、
    該第一切削ステップを実施した後、該第一の幅より狭い第二の幅を有する第二切削ブレードをパッケージ基板を厚み方向に完全切断する第二の高さに位置付け、該第二切削ブレードで該切削溝の形成された該分割予定ラインに沿ってパッケージ基板を切削する第二切削ステップと、を備えたパッケージ基板の分割方法。
  2. 前記第一切削ステップを実施した後、前記第二切削ステップを実施する前に、前記第一の幅より狭く前記第二の幅より広い第三の幅を有する第三切削ブレードを前記電極を厚み方向に完全切断しない前記第一の高さよりも低い第三の高さに位置付け、該第三切削ブレードで前記切削溝の形成された前記分割予定ラインに沿ってパッケージ基板を切削する第三切削ステップを更に備えた、請求項１に記載のパッケージ基板の分割方法。
  3. 前記第一切削ブレードは、前記第二切削ブレードに比べて含有する砥粒の平均砥粒サイズが小さいことを特徴とする、請求項１または２に記載のパッケージ基板の分割方法。
JP2014015449A 2014-01-30 2014-01-30 パッケージ基板の分割方法 Pending JP2015142088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014015449A JP2015142088A (ja) 2014-01-30 2014-01-30 パッケージ基板の分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015449A JP2015142088A (ja) 2014-01-30 2014-01-30 パッケージ基板の分割方法

Publications (1)

Publication Number Publication Date
JP2015142088A true JP2015142088A (ja) 2015-08-03

Family

ID=53772242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015449A Pending JP2015142088A (ja) 2014-01-30 2014-01-30 パッケージ基板の分割方法

Country Status (1)

Country Link
JP (1) JP2015142088A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129425A (ja) * 2017-02-09 2018-08-16 株式会社ディスコ 板状物の加工方法
JP2019036660A (ja) * 2017-08-18 2019-03-07 株式会社ディスコ パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020161615A (ja) * 2019-03-26 2020-10-01 株式会社ディスコ パッケージチップの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044229A (ja) * 1999-07-30 2001-02-16 Sharp Corp 樹脂封止型半導体装置及びその製造方法
JP2001077263A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2003037236A (ja) * 2001-07-26 2003-02-07 Rohm Co Ltd 半導体装置の製造方法、およびこの方法により製造された半導体装置
JP2005093559A (ja) * 2003-09-12 2005-04-07 Ars Denshi Kk 半導体パッケージ及びその製造方法
JP2009095962A (ja) * 2007-10-19 2009-05-07 Seiko Epson Corp 薄膜半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044229A (ja) * 1999-07-30 2001-02-16 Sharp Corp 樹脂封止型半導体装置及びその製造方法
JP2001077263A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2003037236A (ja) * 2001-07-26 2003-02-07 Rohm Co Ltd 半導体装置の製造方法、およびこの方法により製造された半導体装置
JP2005093559A (ja) * 2003-09-12 2005-04-07 Ars Denshi Kk 半導体パッケージ及びその製造方法
JP2009095962A (ja) * 2007-10-19 2009-05-07 Seiko Epson Corp 薄膜半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129425A (ja) * 2017-02-09 2018-08-16 株式会社ディスコ 板状物の加工方法
JP2019036660A (ja) * 2017-08-18 2019-03-07 株式会社ディスコ パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材
JP7031962B2 (ja) 2017-08-18 2022-03-08 株式会社ディスコ パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP7190295B2 (ja) 2018-09-13 2022-12-15 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020161615A (ja) * 2019-03-26 2020-10-01 株式会社ディスコ パッケージチップの製造方法
JP7391465B2 (ja) 2019-03-26 2023-12-05 株式会社ディスコ パッケージチップの製造方法

Similar Documents

Publication Publication Date Title
JP2015142088A (ja) パッケージ基板の分割方法
JP6143468B2 (ja) リードフレーム
EP2985785B1 (en) Method of manufacturing a semiconductor device with prevention of adhesive climbing up and corresponding semiconductor device
US20120049335A1 (en) Singulation method for semiconductor package with plating on side of connectors
JP2014036129A (ja) リードフレーム
CN110323182A (zh) 板状物的加工方法
JP2016181569A (ja) パッケージ基板の切削方法
JP7391465B2 (ja) パッケージチップの製造方法
JP2007172473A (ja) メモリーカードの製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
TW201701409A (zh) 製造裝置及製造方法
JP2003249616A (ja) 電子部品のリード切断方法
JP2014090126A (ja) 切削方法
CN105449113A (zh) 一种屏体封装盖、屏体及屏体封装与切割方法
US20090098682A1 (en) Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body
CN220155538U (zh) 一种封装器件及电子器件
TWI829258B (zh) 半導體裝置以及其製造方法
JP2019036660A (ja) パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材
TW201725105A (zh) 加工方法
JP2015032770A (ja) パッケージ基板の分割方法
JP7179411B2 (ja) パッケージデバイスの製造方法
JP2023098764A (ja) パッケージ基板の加工方法
US20160339603A1 (en) Method for splitting circles
US9786585B2 (en) Lead-frame
CN204088291U (zh) 用于保护芯片的密封环结构和芯片单元

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306