JP2005191149A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP2005191149A
JP2005191149A JP2003428412A JP2003428412A JP2005191149A JP 2005191149 A JP2005191149 A JP 2005191149A JP 2003428412 A JP2003428412 A JP 2003428412A JP 2003428412 A JP2003428412 A JP 2003428412A JP 2005191149 A JP2005191149 A JP 2005191149A
Authority
JP
Japan
Prior art keywords
substrate
hybrid integrated
integrated circuit
circuit board
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003428412A
Other languages
English (en)
Other versions
JP4488733B2 (ja
Inventor
Masaru Kanakubo
優 金久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003428412A priority Critical patent/JP4488733B2/ja
Priority to TW93136244A priority patent/TWI302425B/zh
Priority to KR20040107683A priority patent/KR100574725B1/ko
Priority to CNB2004101021548A priority patent/CN100461353C/zh
Priority to US10/905,238 priority patent/US7253027B2/en
Publication of JP2005191149A publication Critical patent/JP2005191149A/ja
Application granted granted Critical
Publication of JP4488733B2 publication Critical patent/JP4488733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 表面に電気回路が形成される回路基板の外形寸法を正確にすることができる混成集積回路装置の製造方法を提供する。
【解決手段】 本発明の混成集積回路装置の製造方法は、金属から成る金属基板１９の表面に導電パターン１８から成るユニット３２を複数個形成する工程と、金属基板１９の各ユニット３２の境界に溝２０を形成する工程と、各ユニット３２の導電パターン１９に回路素子１４を電気的に接続する工程と、溝２０に沿って金属基板１９Ｂを分割することに個々の回路基板１６を分離する工程と、回路基板１６の側面部を押圧することにより側面を平坦化する工程とを具備する。
【選択図】図７

Description

本発明は混成集積回路装置の製造方法に関し、特に、表面に複数個の電気回路を組み込んだ後に基板の分割を行う工程を有する混成集積回路装置の製造方法に関するものである。
図１２を参照して、従来の混成集積回路装置の構成を説明する（例えば、特許文献１を参照）。図１２（Ａ）は混成集積回路装置１００の斜視図であり、図１２（Ｂ）は図１２（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は次のような構成を有する。矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７上に形成された導電パターン１０８と、導電パターン１０８上に固着された回路素子１０４と、回路素子１０４と導電パターン１０８とを電気的に接続する金属線１０５と、導電パターン１０８と電気的に接続されたリード１０１とで、混成集積回路装置１００は構成されている。以上のように、混成集積回路装置１００は全体が封止樹脂１０２で封止されている。封止樹脂１０２で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
次に、図１３以降を参照して、上記した従来型の混成集積回路装置１００の製造方法を説明する。
図１３を参照して、大判の金属基板１１６Ａを細長に分割する工程を説明する。同図に於いて、図１３（Ａ）は大判の金属基板１１６Ａの平面図である。図１３（Ｂ）は大判の金属基板１１６Ａの断面図である。
図１３（Ａ）を参照して、大判の金属基板１１６Ａを細長に分割する方法を説明する。ここでは、大判の金属基板１１６Ａを、ダイシングラインＤ１０により細長に分割する。この分割は、剪断力によるシャーリングにより行う。さらに細長に分割された金属基板は、その後のボンディン工程等の作業性が考慮されて、２つまたはそれ以上に分割されても良い。
図１３（Ｂ）を参照して、金属基板１１６Ａの構成を説明する。ここでは、金属基板１１６Ａはアルミから成る基板であり、両面はアルマイト処理されている。また、混成集積回路が形成される面に於いては、金属基板１１６Ａと導電パターンとの絶縁を行うために、絶縁層１０７が設けられている。そして、絶縁層１０７には、導電パターンとなる銅箔１１８が圧着されている。
図１４を参照して、細長に分割された金属基板６６Ｂの表面に混成集積回路１１７を形成する工程を説明する。この図に於いて、図１４（Ａ）は、複数の混成集積回路１１７が形成された細長の金属基板１１６Ｂの平面図である。そして、図１４（Ｂ）は、図１４（Ａ）の断面図である。
先ず、絶縁層１０７上に圧着された銅箔をエッチングすることにより、導電パターン１０８を形成する。ここでは、細長の金属基板１１６Ｂに、複数の混成集積回路を形成するように導電パターン１０８をパターニングする。
次に、半田等のロウ材を用いて、導電パターン１０８上の所定の箇所に回路素子１０４を固着する。回路素子１０４としては、受動素子や能動素子を全般的に採用することができる。また、パワー系の素子を実装する場合には、導電パターン上に固着されたヒートシンク上に素子が実装される場合もある。
図１５を参照して、複数の混成集積回路１１７が形成された金属基板１１６Ｂを個々の回路基板１０６に分割する方法を説明する。表面に混成集積回路１１７が形成された個々の回路基板１０６は、プレス機を用いて回路基板１０６の部分を打ち抜くことにより、金属基板１１６Ｂから分割される。ここで、プレス機は、混成集積回路１１７が形成される面から金属基板１１６Ｂを打ち抜く。従って、回路基板１０６の周端部は、導電パターンや回路素子が形成されないマージンとなっている。
以上の工程で個々に分離された回路基板１０６は、混成集積回路１１７を封止する工程等を経て、製品として完成する。
特開平６−１７７２９５号公報（第４頁、第１図）
しかしながら、上述したような混成集積回路装置の製造方法は以下に示すような問題を有していた。
打ち抜きにより形成される基板１０６の外形寸法はバラツキがあるので、打ち抜き工程以降の工程にて、基板１０６の外形を基準として正確な位置合わせが困難である問題があった。更に、打ち抜きにより分離される各基板１０６の周辺部にはバリが形成され、このバリが脱落して基板上に載ることにより混成集積回路がショートしてしまう危険があった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、表面に電気回路が形成される回路基板の外形寸法を正確にすることができる混成集積回路装置の製造方法を提供することにある。
本発明の混成集積回路装置は、基板の表面に導電パターンから成るユニットを複数個形成する工程と、前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、前記ユニットの境界で前記基板を分割することに個々の回路基板を分離する工程と、前記回路基板の側面部を押圧することにより前記側面を平坦化する工程とを具備することを特徴とする。
更に、本発明の混成集積回路装置は、金属から成る基板の表面に導電パターンから成るユニットを複数個形成する工程と、前記基板の前記各ユニットの境界に溝を形成する工程と、前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、前記溝に沿って前記基板を分割することに個々の回路基板を分離する工程と、前記回路基板の側面部を押圧することにより前記側面を平坦化する工程とを具備することを特徴とする。
更に、本発明の混成集積回路装置の製造方法は、金属から成る基板の表面に導電パターンから成るユニットを複数個形成する工程と、前記基板の前記各ユニットの境界に溝を形成する工程と、前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、前記溝に沿って前記基板を曲折することにより、個々の回路基板を分離する工程とを具備することを特徴とする。
本発明の混成集積回路装置の製造方法によれば、各回路基板の側面部を平坦化することができることから、回路基板の外形寸法を均一化することができる。従って、回路基板の分離を行った後の工程にて、回路基板の外形を用いた位置合わせを精度良く行うことができる。
更に、金属基板である回路基板の側面を押圧することにより、分離を行う工程にて回路基板の側面にバリが発生した場合でも、そのバリを回路基板の側面と一体化させることができる。従って、バリに起因したショート等の不具合の発生を抑止することができる。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’断面での断面図である。
本発明の混成集積回路装置１０は、導電パターン１８と回路素子１４とから成る電気回路が表面に形成された回路基板１６と、この電気回路を封止して、少なくとも回路基板１６の表面を被覆する封止樹脂１２とを有する。このような各構成要素を以下にて説明する。
回路基板１６は、アルミや銅等の金属から成る基板である。１例として回路基板１６としてアルミより成る基板を採用した場合、回路基板１６とその表面に形成される導電パターン１８とを絶縁させる方法は２つの方法がある。１つは、アルミ基板の表面をアルマイト処理する方法である。もう１つの方法は、アルミ基板の表面に絶縁層１７を形成して、絶縁層１７の表面に導電パターン１８を形成する方法である。ここでは、回路基板１６の表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また、装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。
更に、回路基板１６の側面部は、外側に突出するような傾斜部を有する形状になっている。具体的には、回路基板１６の表面から連続する第1の傾斜部Ｓ１と、回路基板１６の裏面から連続する第２の傾斜部Ｓ３とを有する。また、第1の傾斜部Ｓ１と、第２の傾斜部Ｓ３とは、垂直部Ｓ２を介して連続しても良い。このように回路基板１６の側面に傾斜部を設けることにより、回路基板１６の側面を封止樹脂１２との密着強度を向上させることができる。
回路素子１４は導電パターン１８上に固着され、回路素子１４と導電パターン１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、導電パターン１８と電気的に接続される。
導電パターン１８は銅等の金属から成り、回路基板１６と絶縁して形成される。また、リード１１が導出する辺に、導電パターン１８からなるパッド１８Ａが形成される。ここでは、回路基板１６の一つの辺付近に、整列したパッド１８Ａが複数個設けられる。更に、導電パターン１８は、絶縁層１７を接着剤として、回路基板１６の表面に接着されている。
リード１１は、回路基板１６の周辺部に設けられたパッド１８Ａに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられている。リード１１とパッド１８Ａとの接着は、半田（ロウ材）等の導電性接着剤を介して行われている。また、回路基板１６の対向する辺にパッド１８Ａを設け、このパッドにリード１１を固着することもできる。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。
図２以降を参照して、混成集積回路装置の製造方法を説明する。本発明の混成集積回路装置の製造方法は、金属から成る金属基板１９の表面に導電パターン１８から成るユニット３２を複数個形成する工程と、金属基板１９の各ユニット３２の境界に溝２０を形成する工程と、各ユニット３２の導電パターン１９に回路素子１４を電気的に接続する工程と、溝２０に沿って金属基板１９Ｂを分割することに個々の回路基板１６を分離する工程と、回路基板１６の側面部を押圧することにより側面を平坦化する工程とを具備する。この様な各工程の詳細を以下に説明する。
第１工程：図３参照
本工程は、大判の金属基板１９Ａを分割することにより、中板の金属基板１９Ｂを形成する工程である。
先ず、図２（Ａ）を参照して、大判の金属基板１９Ａを用意する。例えば、大判の金属基板１９Ａの大きさは、例えば約１メートル四方の正方形である。ここでは、金属基板１９Ａは、両面がアルマイト処理されたアルミ基板である。そして、金属基板１９Ａの表面には絶縁層が設けられている。更に、絶縁層の表面には、導電パターンとなる銅箔が形成してある。
次に、図２（Ｂ）を参照して、カットソー３１によりダイシングラインＤ１に沿って、金属基板１９Ａを分割する。ここでは、複数の金属基板１９Ａを重ね合わせることで、複数枚の金属基板１９Ａを同時に分割している。カットソー３１は高速に回転しながら、ダイシングラインＤ１に沿って金属基板１９Ａを分割している。分割の方法としては、ここでは、正方形の形状を有する大判の金属基板１９Ａを、ダイシングラインＤ１に沿って８分割することにより、細長の中板の金属基板１９Ｂとしている。
図２（Ｃ）を参照して、カットソー３１の刃先の形状等について説明する。図２（Ｃ）はカットソー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの端部は平坦に形成されており、ダイヤモンドが埋め込まれている。このような刃先を有するカットソーを高速で回転させることで、ダイシングラインＤ１に沿って金属基板１９Ａを分割することができる。
この工程により製造された中板の金属基板１９Ｂは、エッチングを行って銅箔を部分的に除去することにより、導電パターン１８が形成される。形成される導電パターン１８の個数は、金属基板１９Ｂの大きさや混成集積回路の大きさにもよるが、数十個から数百個の混成集積回路を形成する導電パターンを１枚の金属基板１９Ｂに形成することができる。
またここでは、一枚の金属基板１９Ａに、導電パターン１８から成るユニットが、マトリックス状に形成されている。ここで、ユニットとは、１つの混成集積回路装置を構成する単位を指す。
ここで、金属基板１９Ａの分離は、打ち抜きで行ってもよい。具体的には、数個（例えば２から８程度）の回路基板に相当する大きさを有する金属基板１９Ｂを、打ち抜きにより形成しても良い。この場合においても、回路基板の側面に発生するバリは後の工程で処理される。
第２工程：図３および図４参照
本工程は、中板の金属基板１９Ｂの表面および裏面に格子状に第１の溝２０Ａおよび第２の溝２０Ｂを形成する工程である。図３（Ａ）は前工程にて分割された中板の金属基板１９Ｂの平面図であり、図３（Ｂ）はＶカットソー３５を用いて金属基板１９Ａに溝を形成する状態を示す斜視図であり、図３（Ｃ）は刃先３５Ａの拡大図である。
図３（Ａ）および図３（Ｂ）を参照して、Ｖカットソー３５を高速で回転させて、ダイシングラインＤ２に沿って金属基板の表面および裏面に第１の溝２０Ａおよび第２の溝２０Ｂを形成する。ダイシングラインＤ２は格子状に設けられている。そして、ダイシングラインＤ２は、絶縁層１１上に形成された個々のユニット３２の境界線に対応している。
図３（Ｃ）を参照して、Ｖカットソー３５の形状について説明する。Ｖカットソー３５には、同図に示すような形状を有する刃先３５Ａが多数設けられている。ここで、刃先３５Ａの形状は、金属基板１９Ａに設けられる溝の形状に対応している。ここでは、Ｖ型の断面を有する溝が、金属基板の両面に形成される。従って、刃先３５Ａの形状もまたＶ型となっている。なお、刃先３５Ａにはダイヤモンドが埋め込まれている。
次に、図４（Ａ）および図４（Ｂ）を参照して、溝２０が形成された金属基板１９Ｂの形状を説明する。図４（Ａ）はカットソー３１により溝が形成された金属基板１９Ｂの斜視図であり、図４（Ｂ）は金属基板１９Ｂの断面図である。
図４（Ａ）を参照して、金属基板１９Ｂの表面および裏面には、第１の溝２０Ａおよび第２の溝２０Ｂが格子状に形成されている。ここで、第１の溝２０Ａと第２の溝２０Ｂとの平面的な位置は対応している。本実施の形態では、Ｖ型の形状の刃先３５Ａを有するＶカットソー３５を用いて溝を形成するので、溝２０はＶ型の断面となる。また、溝２０の中心線は、絶縁層１１上に形成された個々のユニット３２の境界線に対応している。ここでは、樹脂層１１が形成された面に第１の溝２０Ａが形成され、その反対面に第２の溝２０Ｂが形成されている。
図４（Ｂ）を参照して、溝２０の形状等を説明する。ここでは、溝２０はほぼＶ型の断面に形成されている。そして、第１の溝２０Ａおよび第２の溝２０Ｂの深さは、金属基板１９Ｂの厚さの半分よりも浅く成っている。従って、本工程では各ユニット３２は個々の回路基板１６に分割されない。即ち、個々のユニット３２は、溝２０の部分に対応する金属基板１９Ｂの残りの厚み部分で連結されている。従って、個々の回路基板１６として分割するまでは、金属基板１９Ｂは１枚のシートとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
ここで、第１および第２の溝２０Ａ、２０Ｂの広さや深さは、調節することができる。具体的には、第１の溝２０Ａが開口する角度を小さくすることにより、導電パターン１８が形成可能な有効面積を大きくすることができる。また、第1の溝２０Ａの深さを浅くすることでも、同様の効果を奏することができる。
第１の溝２０Ａおよび第２の溝２０Ｂの大きさを同様にすることもできる。このことにより、格子状に溝２０が形成された金属基板１６Ｂに反りが発生してしまうのを抑止することができる。
第３工程：図５参照
本工程は、導電パターン１８上に回路素子１４を実装し、回路素子１４と導電パターン１８との電気的接続を行う工程である。
先ず、図５（Ａ）を参照して、回路素子１４は、半田等のロウ材を介して導電パターン１８の所定の箇所に実装される。
次に、図５（Ｂ）を参照して、回路素子１４と導電パターン１８との電気的接続を行う。ここでは、１枚の金属基板１９Ｂに形成された数十から数百個の各ユニット３２について、一括してワイヤボンドを行う。
図６を参照して、金属基板１９Ｂに形成された各ユニット３２の混成集積回路を説明する。図６は金属基板１９Ｂに形成された混成集積回路１７の１部分の平面図であり、実際は更に多数個のユニットである混成集積回路１７が形成される。また、金属基板１９Ｂを個々の回路基板１６に分割するダイシングラインＤ３を、同図では点線で示している。同図から明らかなように、個々の混成集積回路を形成する導電パターン１８とダイシングラインＤ３は、極めて接近している。このことから、金属基板１９Ｂの表面には全面的に導電パターン１８が形成されることが分かる。
上記の説明では、細長の形状を有する基板１０Ｂの表面に一括して混成集積回路を形成した。ここで、ダイボンドやワイヤボンドを行う製造装置に制約が有る場合は、本工程の前の工程で金属基板１９Ｂを所望のサイズに分割することもできる。
第４工程：図７から図９を参照
本工程は、金属基板１９Ｂを溝２０が形成された箇所で分割することにより個々のユニットである回路基板１６を分離する工程である。ここのユニットを分離数方法としては数々の方法があるが、ここでは、折り曲げにより分離する方法と、カッターを用いて分離を行う方法を説明する。
図７を参照して、金属基板１９Ｂを折り曲げることにより、個々の回路基板１６に分割する方法を説明する。図７（Ａ）は分離を行う前の金属基板１９Ｂの斜視図であり、図７（Ｂ）は図７（Ａ）のＸ−Ｘ’線での断面図であり、図７（Ｃ）は図７（Ａ）のＹ−Ｙ’線での断面図である。この方法では、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所が折り曲がるように、金属基板１９Ｂを部分的に折り曲げる。第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所は、溝２０が形成されていない厚み部分のみで連結されているので、この箇所で折り曲げることにより、この連結部分から容易に分離することができる。また、金属基板１９Ｂがアルミニウムから成る基板である場合は、アルミニウムは粘りのある金属であることから、分離されるまで複数回の曲折を行う。
図７（Ａ）を参照して、本工程では、先ず分割線Ｄ３に沿って分割を行い、その後に、分割線Ｄ４に沿って分割を行う。換言すると、複数枚のユニット３２がマトリックス状に連結された金属基板１９Ｂを一方方向に分割することで、複数枚の回路基板１６が一つの方向に連なった短冊状の金属基板１９Ｃを得る。その後に、短冊形の金属基板１９Ｃを他方の方向に分割することで個々の回路基板１６を得る。ここでは、分割線Ｄ３の方向にすべての分割を行うことで３つの短冊形の金属基板１９Ｃに分割される。実際には更に多数この回路基板１６が形成されている。金属基板１９Ｂの曲折は、図示する固定方向Ｆ１から金属基板１９Ｂを固定しつつ行われる。
図７（Ｂ）を参照して、分割線Ｄ３に沿って分割を行っている状態のＸ−Ｘ’での断面を説明する。ここでは、最も左側に位置する回路基板１６と、それに隣接する回路基板１６との間の境界で曲折が行われている。この曲折は、図７（Ａ）に示す曲折方向Ｂ１の方向に連続して行う。金属基板１６Ｂの材料であるアルミニウムは、粘りを有する材料であるので、複数回の曲折を行うことにより分離を行っている。
図７（Ｃ）を参照して、金属基板１９Ｂの曲折は、金属基板１９Ｂの側面部を固定部３６で固定してから行われる。本工程では、回路基板１６の側面が外側に凸状に傾斜している。このことから、この凸状の側面を固定部３６Ａで横方向から押圧することで、金属基板１９Ｂの固定を行うことができる。従って、金属基板１９Ｂの表面に固定部３６Ａは接触しないことから、金属基板１９Ｂの表面の全域に導電パターンや回路素子１４を形成することが可能となる。
次に図８を参照して、短冊状の金属基板１９Ｃを分割することにより各ユニット３２を互いに分離する。図８（Ａ）は金属基板１９Ｃの斜視図であり、図８（Ｂ）は図８（Ａ）のＹ−Ｙ’断面での断面図であり、図８（Ｃ）は図８（Ａ）のＸ−Ｘ’断面での断面図である。
図８（Ａ）および図８（Ｂ）を参照して、分割線Ｄ４から曲折を行うことにより、最端部に位置する回路基板１６を金属基板１９Ｃから分離を行う。ここでの分離の原理は、図７を参照して説明したものと同様であり、分離を行う方向が相違するのみである。ここでは、固定方向Ｆ２から金属基板１９Ｃの側面を固定することにより、金属基板１９Ｃの固定しつつ分離を行っている。
図８（Ｃ）を参照して、回路基板１６の側面を固定部３６にて固定しつつ分離を行っている。ここでも、固定部３６は回路基板１６の表面に接触しないので、回路基板１６の表面全域に電気回路を形成可能なメリットがある。
図９を参照して、丸カッター４１により、金属基板１９Ｂの分割を行う方法を説明する。図９（Ａ）を参照して、丸カッター４１を用いてダイシングライン沿いに金属基板１９Ｂを押し切る。このことにより金属基板１９Ｂは個々の回路基板１６に分割される。丸カッター４１は、金属基板１９Ｂの溝２０が形成されていない厚み部分の、溝２０の中心線に対応する部分を押し切る。
図９（Ｂ）を参照して、丸カッター４１の詳細について説明する。丸カッター４１は円板状の形状を有しており、その周端部は鋭角に形成してある。丸カッター４１の中心部は、丸カッター４１が自由回転できるように支持部４２に固定してある。丸カッター４１は駆動力を有さない。即ち、丸カッター４１の一部を金属基板１９Ｂに押し当てながら、ダイシングラインに沿って移動させることで、丸カッター４１は回転する。
また、上述した方法の他にも、レーザーを用いて、第１および第２の溝２０Ａ、２０Ｂが設けられた箇所の、基板の残りの厚み部分を削除して個々の回路基板に分離する方法も考えられる。更に、高速で回転するカットソーを用いて、基板の残りの厚み部分を削除することも可能である。
第５工程：図１０を参照
本工程では、前行程で個別に分離した回路基板１６の側面を押圧する。図１０（Ａ）は本工程を示す斜視図であり、図１０（Ｂ）はその断面図である。
図１０（Ａ）および図１０（Ｂ）を参照して、先ず押圧方向Ｐ１から回路基板１６の一方の対向する側面を押圧する。曲折あるいは切断等の分離方法により分離された回路基板１６の側面には、多少なりともバリＢが形成されている。そして、このバリを回路基板１６の側面に付着させたまま後の行程を行った場合、従来例が含有する問題が発生する。本工程では、バリに起因する問題を克服するために、回路基板１６の側面に押圧力を加えている。回路基板１６の材料であるアルミニウムは他の金属と比較すると柔らかい材料である。従って、回路基板１６の側面に押圧力を加えた場合、バリは回路基板１６の側面と一体化される。また、所定の寸法になるまで押圧力を加えることにより、回路基板１６の外形を所定の大きさにすることができる。従って、本工程では、回路基板１６の大きさを均一化できると同時に、バリと回路基板１６の側面とを一体化できる利点を有する。また、押圧方向Ｐ１の押圧が終了した後に、押圧方向Ｐ２の押圧を行う。
回路基板１６の外形を所定の大きさにすることにより、回路基板１６の外形を用いて様々な行程で位置合わせを行うことができる。すなわち、モールド行程、リードを固着する行程、リードを加工する工程、装置全体の特性を測定する行程等にて、別段の位置検出手段をもうけることなく、回路基板１６の外形を用いて正確な位置合わせを行うことができる。また、上記した分割方法は、アルミニウムからなる基板以外にも適用可能である。具体的には、アルミニウム以外の金属からなる基板、樹脂からなる基板、フレキシブルシート等に、上記した分割方法を適用させることが可能である。
第６工程：図１１参照
図１１を参照して、回路基板１６を封止樹脂１２で封止する工程を説明する。図１１は、金型５０を用いて回路基板１６を封止樹脂１２で封止する工程を示す断面図である。
先ず、下金型５０Ｂに回路基板１６を載置する。次に、ゲート５３より封止樹脂１２を注入する。封止を行う手法としては、熱硬化性樹脂を用いるトランスファーモールド、若しくは熱硬化性樹脂を用いるインジェクションモールドを採用することができる。そして、ゲート５３から注入される封止樹脂１２の量に応じたキャビティ内部の気体がエアベント５４を介して外部に放出される。
上述したように、回路基板１６の側面部には傾斜部が設けられている。従って、絶縁性樹脂で封止することにより、傾斜部に封止樹脂１２が回り込む。このことから、封止樹脂１２と傾斜部との間にアンカー効果が発生し、封止樹脂１２と回路基板１６との接合が強化される。本工程により樹脂封止が行われた回路基板１６は、リードカットの工程等を経て製品として完成する。
本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する平面図である。 本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図である。 従来の混成集積回路装置を説明する斜視図（Ａ）、断面図（Ｂ）である。 従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。 従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。 従来の混成集積回路装置の製造方法を説明する平面図である。
符号の説明
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７ 絶縁層

Claims (10)

  1. 基板の表面に導電パターンから成るユニットを複数個形成する工程と、
    前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、
    前記ユニットの境界で前記基板を分割することに個々の回路基板を分離する工程と、
    前記回路基板の側面部を押圧することにより前記側面を平坦化する工程とを具備することを特徴とする混成集積回路装置の製造方法。
  2. 金属から成る基板の表面に導電パターンから成るユニットを複数個形成する工程と、
    前記基板の前記各ユニットの境界に溝を形成する工程と、
    前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、
    前記溝に沿って前記基板を分割することに個々の回路基板を分離する工程と、
    前記回路基板の側面部を押圧することにより前記側面を平坦化する工程とを具備することを特徴とする混成集積回路装置の製造方法。
  3. 前記溝は、前記基板の表面に形成された第1の溝と、前記基板の裏面に形成された第２の溝から成ることを特徴とする請求項２記載の混成集積回路装置の製造方法。
  4. 前記溝が形成された箇所で前記基板を曲折することにより前記基板の分離を行うことを特徴とする請求項２記載の混成集積回路装置の製造方法。
  5. 前記基板の側面を狭持して前記基板を曲折することを特徴とする請求項４記載の混成集積回路装置の製造方法。
  6. 前記ユニットはマトリックス状に複数個が形成されることを特徴とする請求項１または請求項２記載の混成集積回路装置の製造方法。
  7. 金属から成る基板の表面に導電パターンから成るユニットを複数個形成する工程と、
    前記基板の前記各ユニットの境界に溝を形成する工程と、
    前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、
    前記溝に沿って前記基板を曲折することにより、個々の回路基板を分離する工程とを具備することを特徴とする混成集積回路装置の製造方法。
  8. 前記溝は、前記基板の表面に形成された第1の溝と、前記基板の裏面に形成された第２の溝から成ることを特徴とする請求項７記載の混成集積回路装置の製造方法。
  9. 前記基板の側面を狭持して前記基板を曲折することを特徴とする請求項７記載の混成集積回路装置の製造方法。
  10. 前記ユニットはマトリックス状に複数個が形成されることを特徴とする請求項７記載の混成集積回路装置の製造方法。
JP2003428412A 2003-12-24 2003-12-24 回路基板の製造方法および混成集積回路装置の製造方法。 Expired - Fee Related JP4488733B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003428412A JP4488733B2 (ja) 2003-12-24 2003-12-24 回路基板の製造方法および混成集積回路装置の製造方法。
TW93136244A TWI302425B (en) 2003-12-24 2004-11-25 Method for making a hybrid integrated circuit device
KR20040107683A KR100574725B1 (ko) 2003-12-24 2004-12-17 혼성 집적 회로 장치의 제조 방법
CNB2004101021548A CN100461353C (zh) 2003-12-24 2004-12-20 混合集成电路装置的制造方法
US10/905,238 US7253027B2 (en) 2003-12-24 2004-12-22 Method of manufacturing hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428412A JP4488733B2 (ja) 2003-12-24 2003-12-24 回路基板の製造方法および混成集積回路装置の製造方法。

Publications (2)

Publication Number Publication Date
JP2005191149A true JP2005191149A (ja) 2005-07-14
JP4488733B2 JP4488733B2 (ja) 2010-06-23

Family

ID=34787393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428412A Expired - Fee Related JP4488733B2 (ja) 2003-12-24 2003-12-24 回路基板の製造方法および混成集積回路装置の製造方法。

Country Status (5)

Country Link
US (1) US7253027B2 (ja)
JP (1) JP4488733B2 (ja)
KR (1) KR100574725B1 (ja)
CN (1) CN100461353C (ja)
TW (1) TWI302425B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008135475A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 金属プリント基板
KR100889317B1 (ko) 2007-09-03 2009-03-18 유트로닉스주식회사 백라이트 유닛용 연성회로기판 타발 방법
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
JP2010278309A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 回路基板の製造方法および回路装置の製造方法
KR101280250B1 (ko) * 2010-09-30 2013-07-05 주식회사 케이씨씨 금속접합 세라믹기판
JP2016009870A (ja) * 2014-06-25 2016-01-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 基板及び半導体パッケージの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP5475363B2 (ja) * 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
WO2011078349A1 (ja) * 2009-12-24 2011-06-30 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
AU2011222908B2 (en) * 2010-06-15 2014-09-18 Esg Edelmetall-Service Gmbh & Co. Kg Bar made of noble metal, and production method
JP5062302B2 (ja) * 2010-06-29 2012-10-31 株式会社デンソー 冷却器への電子部品内蔵配線基板の取付構造及びその取付方法
CN103152977B (zh) * 2013-03-27 2016-03-02 深圳索瑞德电子有限公司 一体化电路板及其制作方法
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
EP3780087A4 (en) * 2018-03-26 2022-01-12 Mitsubishi Materials Corporation METHOD OF MANUFACTURE OF CONNECTED BODY FOR INSULATION OF A CIRCUIT BOARD AND CONNECTED BODY FOR INSULATION OF A CIRCUIT BOARD
US11848243B2 (en) * 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589360A (ja) 1981-07-10 1983-01-19 Hitachi Ltd 混成集積回路の製造方法
JPS6150350A (ja) 1984-08-18 1986-03-12 Nichicon Capacitor Ltd 混成集積回路基板
JPH0256987A (ja) 1988-02-23 1990-02-26 Mitsubishi Electric Corp 混成集積回路の実装方法
JPH04142760A (ja) * 1990-10-03 1992-05-15 Nec Corp 混成集積回路の製造方法
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JPH0715137A (ja) * 1993-01-22 1995-01-17 Dainippon Printing Co Ltd 回路基板の製造方法
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
TW418776U (en) 1998-11-20 2001-01-11 Li Mu Bin Board bending machine structure for circuit board
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2000294521A (ja) * 1999-04-09 2000-10-20 Daido Steel Co Ltd 電子素子の製造方法
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP4234270B2 (ja) * 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置の製造方法
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP2002043356A (ja) * 2000-07-31 2002-02-08 Nec Corp 半導体ウェーハ、半導体装置及びその製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100786179B1 (ko) * 2002-02-02 2007-12-18 삼성전자주식회사 비금속 기판 절단 방법 및 장치
US6841414B1 (en) * 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP4560645B2 (ja) * 2005-09-20 2010-10-13 Ｄｏｗａメタルテック株式会社 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008135475A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 金属プリント基板
KR100889317B1 (ko) 2007-09-03 2009-03-18 유트로닉스주식회사 백라이트 유닛용 연성회로기판 타발 방법
JP2010219385A (ja) * 2009-03-18 2010-09-30 Mitsubishi Electric Corp 半導体装置
JP2010278309A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 回路基板の製造方法および回路装置の製造方法
KR101280250B1 (ko) * 2010-09-30 2013-07-05 주식회사 케이씨씨 금속접합 세라믹기판
JP2016009870A (ja) * 2014-06-25 2016-01-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 基板及び半導体パッケージの製造方法

Also Published As

Publication number Publication date
TW200522825A (en) 2005-07-01
JP4488733B2 (ja) 2010-06-23
TWI302425B (en) 2008-10-21
US7253027B2 (en) 2007-08-07
CN1645579A (zh) 2005-07-27
KR20050065322A (ko) 2005-06-29
US20050176175A1 (en) 2005-08-11
CN100461353C (zh) 2009-02-11
KR100574725B1 (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
JP4488733B2 (ja) 回路基板の製造方法および混成集積回路装置の製造方法。
JP5108496B2 (ja) 回路基板およびその製造方法、回路装置およびその製造方法
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
US8338234B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP3896029B2 (ja) 混成集積回路装置の製造方法
KR100637819B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
US7250352B2 (en) Methods for manufacturing a hybrid integrated circuit device
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP2009147094A (ja) 半導体装置
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP2004006585A (ja) 混成集積回路装置の製造方法
JP6324479B1 (ja) 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
JP4850216B2 (ja) 混成集積回路装置の製造方法
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP5522225B2 (ja) 電子装置の製造方法
JP2018098521A (ja) 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
JP4862875B2 (ja) 熱伝導性基板の製造方法
JP2006156722A (ja) 熱伝導性基板の製造方法
JP2000294710A (ja) 接着テープ付き多ピンリードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4488733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees